JPS6359111B2 - - Google Patents

Info

Publication number
JPS6359111B2
JPS6359111B2 JP58000402A JP40283A JPS6359111B2 JP S6359111 B2 JPS6359111 B2 JP S6359111B2 JP 58000402 A JP58000402 A JP 58000402A JP 40283 A JP40283 A JP 40283A JP S6359111 B2 JPS6359111 B2 JP S6359111B2
Authority
JP
Japan
Prior art keywords
circuit
output
power
current
frequency conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58000402A
Other languages
Japanese (ja)
Other versions
JPS59126262A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58000402A priority Critical patent/JPS59126262A/en
Publication of JPS59126262A publication Critical patent/JPS59126262A/en
Publication of JPS6359111B2 publication Critical patent/JPS6359111B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、電力に比例した周波数のパルスを
発生させ、このパルスをカウンタあるいは計量装
置により計数して電力量を計量するようにした電
力量計に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power meter that generates pulses with a frequency proportional to electric power and counts the pulses with a counter or a measuring device to measure the amount of electric power.

この種の電力量計としては、負荷電圧と負荷電
流とを掛算して電力を検出し、この検出電力を電
力に比例した周波数のパルスに変換するよう構成
したものが知られている。しかしながらこのよう
に構成された電子式電力量計においては、誘導形
電力量計のような摩擦の影響が無いため、軽負荷
の特性は非常に良好となるが、逆に負荷が0のと
きに出力すなわち電圧クリープを発生し易い。し
かるに、誘導形電力量計では、回転円板にクリー
プホールを設けることにより、前述した電圧クリ
ープを防止しているが、電子式電力量計の場合は
回路部品の経年変化(特に演算増幅器のオフセツ
トの変化)等により電圧クリープが発生する。こ
のため、従来においては、軽負荷の特性をマイナ
ス状態に設定して演算増幅器のオフセツト等が経
年変化しても電圧クリープを発生しないように構
成したものも知られているが、この場合特性面に
おいて負荷特性を悪化させる難点があつた。
As this type of watt-hour meter, one is known that is configured to detect power by multiplying a load voltage and a load current, and convert the detected power into a pulse having a frequency proportional to the power. However, in an electronic watt-hour meter configured in this way, there is no effect of friction like in an inductive watt-hour meter, so the characteristics at light loads are very good, but conversely, when the load is 0, Easily causes output or voltage creep. However, while inductive watt-hour meters prevent the aforementioned voltage creep by providing a creep hole in the rotating disk, electronic watt-hour meters prevent aging of circuit components (particularly the offset of the operational amplifier). Voltage creep occurs due to changes in Therefore, in the past, it has been known to set the light load characteristics to a negative state so that voltage creep does not occur even if the offset of the operational amplifier changes over time, but in this case, the characteristics However, there was a problem that the load characteristics deteriorated.

また、電子式電力量計は、一般に負荷電力に比
例した頻度で発光ダイオードの点滅もしくはステ
ツプモータの回転動作等により動作表示が行われ
る。一方、誘導形電力量計は、回転円板を有して
いるため、この円板を確認することにより負荷の
状態を確認することができるため、例えば無負荷
状態では円板が停止していること、また漏電チエ
ツク等では円板が回転しているか否かにより判定
可能である。しかしながら、前述した動作を行う
電子式電力量計では、定格負荷に近い場合に動作
表示の頻度が高いため、動作状態の確認が簡単で
あるが、無負荷もしくはそれに近い状態では発光
ダイオードの点滅ないしはステツプモータの回転
動作が数分ないしそれ以上の頻度となり、無負荷
であるか微少電流が流れているかを判定するのは
非常に困難である。
Further, electronic watt-hour meters generally provide an operation indication by blinking a light emitting diode or rotating a step motor at a frequency proportional to the load power. On the other hand, inductive watt-hour meters have a rotating disk, so the load status can be checked by checking this disk. In addition, it can be determined by checking whether the disk is rotating or not in an earth leakage check or the like. However, with electronic watt-hour meters that operate as described above, the operation status is often displayed when the load is close to the rated load, so it is easy to check the operating status. Since the step motor rotates frequently for several minutes or more, it is extremely difficult to determine whether there is no load or a small amount of current is flowing.

そこで、本発明者は、前述した従来の電子式電
力量計の問題点を全て克服すべく種々検討を重ね
た結果、負荷電圧と負荷電流とから電力を検出し
て電力に比例した周波数のパルスを発生する電力
−パルス変換部と、この電力−パルス変換部から
のパルスを計数して電力量として表示するカウン
タとを備えた電子式電力量計において、電力−パ
ルス変換部からのパルスの周期を所定の長さの周
期と比較し、前記電力−パルス変換部からのパル
スの周期の方が長くなつた場合に電力−パルス変
換部に微少なマイナスオフセツト電流を発生させ
るよう構成することにより、負荷電流が0の場合
にパルスの発生を防止して電圧クリープによる誤
計量を確実に防止し得ることを突き止めた。
Therefore, as a result of various studies in order to overcome all the problems of the conventional electronic watt-hour meters mentioned above, the inventor of the present invention detected power from the load voltage and load current, and developed a pulse generator with a frequency proportional to the power. In an electronic watt-hour meter that includes a power-pulse converter that generates a power-to-pulse converter and a counter that counts the pulses from the power-pulse converter and displays them as electric energy, the period of the pulses from the power-pulse converter is is compared with a period of a predetermined length, and when the period of the pulse from the power-pulse converter is longer, the power-pulse converter is configured to generate a slight negative offset current. It was discovered that when the load current is 0, the generation of pulses can be prevented and erroneous measurements due to voltage creep can be reliably prevented.

また、このように構成した電力−パルス変換部
に電荷平衡形AC−DCコンバータを備えている場
合、前記AC−DCコンバータの出力側に負荷電流
が0もしくはマイナスとなつた時に達する飽和点
と通常動作域との中間に位置する基準レベルを設
定したレベル判別回路を設けることにより、無負
荷の検出と表示とを簡便に達成することができ、
前記問題点を解消し得ることが判つた。
In addition, when the power-pulse converter configured in this manner is equipped with a charge-balanced AC-DC converter, the saturation point reached when the load current becomes 0 or negative on the output side of the AC-DC converter and the normal By providing a level discrimination circuit that sets a reference level located midway between the operating range, no-load detection and display can be easily achieved.
It has been found that the above problems can be solved.

従つて、本発明の目的は、無負荷状態における
電圧クリープの発生による誤計量を確実に防止し
得ると共に、無負荷状態を判別して表示すること
ができ、さらに前記電圧クリープの発生を検出す
るための手段が故障しても電力量の適正な計量を
維持することができる電子式電力量計を提供する
にある。
Therefore, an object of the present invention is to be able to reliably prevent erroneous measurements due to the occurrence of voltage creep in a no-load state, to be able to determine and display the no-load state, and to detect the occurrence of the voltage creep. An object of the present invention is to provide an electronic watt-hour meter that can maintain proper measurement of electric energy even if a means for measuring electric power is out of order.

前記の目的を達成するため、本発明において
は、負荷電圧と負荷電流とから電力を検出する電
力検出回路と、この電力に比例した周波数のパル
スを発生する周波数変換回路と、前記パルスを計
数し電力量として表示するカウンタとを備えた電
子式電力量計において、 微分回路を介しての周波数変換回路の出力パル
スによつてクリヤされ、前記クリヤされることに
より発振回路の出力信号を計数し、前記計数を完
了した際所定の出力をするバイナリカウンタと、 前記バイナリカウンタからの出力によりオフセ
ツト信号を前記周波数変換回路の入力側に与える
微少信号発生回路とを備えたことを特徴とする。
In order to achieve the above object, the present invention includes a power detection circuit that detects power from load voltage and load current, a frequency conversion circuit that generates pulses with a frequency proportional to this power, and a frequency conversion circuit that counts the pulses. An electronic watt-hour meter equipped with a counter that displays the amount of electric power, which is cleared by the output pulse of the frequency conversion circuit via the differentiating circuit, and counts the output signal of the oscillation circuit by being cleared, The present invention is characterized by comprising a binary counter that outputs a predetermined output when the counting is completed, and a minute signal generation circuit that applies an offset signal to the input side of the frequency conversion circuit based on the output from the binary counter.

次に、本発明に係る電子式電力量計の実施例に
つき添付図面を参照しながら以下詳細に説明す
る。
Next, embodiments of the electronic watt-hour meter according to the present invention will be described in detail below with reference to the accompanying drawings.

第1図は、本発明に係る電子式電力量計の一実
施例を示すブロツク回路図である。すなわち、第
1図において、参照符号10は電力−周波数変換
回路を示し、負荷電圧Vと負荷電流Iとを入力し
て電力を検出し、この電力に比例したパルス列f
を出力するよう構成される。この電力−周波数変
換回路10から出力されるパルス列fは分周回路
12で分周されカウンタ14によりカウントされ
て電力量の表示を行うことができる。しかるに、
本発明においては、前記電力−周波数変換回路1
0の出力側に周期比較回路16を接続配置し、前
記パルス列fが所定の周期より大きい場合に微少
信号発生回路18を動作させて、前記電力−周波
数変換回路10へ所定の微少信号をパルス列fが
小さくなる方向に印加するよう構成する。なお、
周期比較回路16で設定される周期は、負荷電流
Iが0の場合でさらに微少信号を加えない場合
に、電力−周波数変換回路10が出力するパルス
列fの周期より僅かに大きく設定する。また、微
少信号発生回路18から電力−周波数変換回路1
0に印加されるマイナスの微少信号は、周期比較
回路16で設定される周期と同じ周期のパルス列
fを発生する電力が、電力−周波数変換回路10
に入力している場合に微少信号を印加したことに
より、パルス列fが0となるような値に略等しく
設定される。すなわち、電力−周波数変換回路1
0に大きなマイナス信号を印加すればパルス列f
は発生しなくなるが、この場合のパルス列fが0
というのは、パルスが出るか出ないかの臨界状態
をいう。
FIG. 1 is a block circuit diagram showing an embodiment of an electronic watt-hour meter according to the present invention. That is, in FIG. 1, reference numeral 10 indicates a power-frequency conversion circuit, which inputs a load voltage V and a load current I to detect power, and generates a pulse train f proportional to this power.
is configured to output. The pulse train f outputted from the power-frequency conversion circuit 10 is frequency-divided by a frequency dividing circuit 12 and counted by a counter 14, so that the amount of power can be displayed. However,
In the present invention, the power-frequency conversion circuit 1
A period comparison circuit 16 is connected to the output side of the pulse train f, and when the pulse train f is larger than a predetermined period, the minute signal generation circuit 18 is operated to send a predetermined minute signal to the power-frequency conversion circuit 10. The configuration is such that the voltage is applied in the direction in which the voltage decreases. In addition,
The period set by the period comparison circuit 16 is set to be slightly larger than the period of the pulse train f output by the power-frequency conversion circuit 10 when the load current I is 0 and no minute signal is added. Further, from the minute signal generation circuit 18 to the power-frequency conversion circuit 1
The minus minute signal applied to the frequency converter circuit 10 has the power to generate a pulse train f having the same period as the period set by the period comparator circuit 16.
By applying a minute signal when the pulse train f is being input to 0, the pulse train f is set substantially equal to a value such that it becomes 0. That is, the power-frequency conversion circuit 1
If a large negative signal is applied to 0, the pulse train f
will no longer occur, but if the pulse train f in this case is 0
This refers to the critical state in which a pulse is generated or not.

このように回路構成した本実施例の電子式電力
量計によれば、負荷電流が0の時、電力−周波数
変換回路10はマイナスオフセツト電流を与えら
れ、パルス列fは全く出力されなくなる。この結
果、分周回路12およびカウンタ14は機能せ
ず、電圧クリープによる誤計量は確実に防止され
る。
According to the electronic watt-hour meter of this embodiment having the circuit configuration as described above, when the load current is 0, the power-frequency conversion circuit 10 is given a negative offset current, and the pulse train f is not outputted at all. As a result, the frequency divider circuit 12 and the counter 14 do not function, and erroneous measurements due to voltage creep are reliably prevented.

第2図は、本発明に係る電子式電力量計の別の
実施例を示すブロツク回路図である。すなわち、
第2図において、参照符号20は電力検出回路、
21は周波数変換回路をそれぞれ示す。電力検出
回路は、負荷電圧Vと負荷電流Iとから電力を検
出し、この電力に比例した電流Ip(または電圧)
を出力するよう構成される。また、周波数変換回
路21は、電力検出回路20の出力Ipをこの出力
に比例したパルス列fに変換するよう構成され
る。そこで、この周波数変換回路21で出力され
たパルス列fは分周回路22で分周されカウンタ
(図示せず)によりカウントされて電力量の表示
が行われる。しかるに、本実施例においては、前
記周波数変換回路21から出力されるパルス列f
を微分回路24を介してバイナリカウンタ26の
クリヤ入力端CLに入力される。一方、バイナリ
カウンタ26のクロツク入力端CKには、発振回
路28からの信号がNORゲート30を介して入
力される。この場合、バイナリカウンタ26の出
力は、出力端Qoより前記NORゲート30の入力
端とインバータ32へそれぞれ入力される。従つ
て、インバータ32の出力が低レベルLの場合
は、前記電力検出回路20の出力点P1からダイ
オードD2および抵抗R0を介してライン(−Vref)
にオフセツト電流I0が流れる。この時、周波数変
換回路21の入力信号はIp−I0となる。これに対
しインバータ32の出力が高レベルHの場合は、
インバータ32からの電流がダイオードD1およ
び抵抗R0を介してライン(−Vref)に流れ込み、
ダイオードD2には逆電圧が印加されるためオフ
セツト電流I0は0となり周波数変換回路21への
入力信号はIpのみとなる。
FIG. 2 is a block circuit diagram showing another embodiment of the electronic watt-hour meter according to the present invention. That is,
In FIG. 2, reference numeral 20 is a power detection circuit;
21 indicates a frequency conversion circuit, respectively. The power detection circuit detects power from the load voltage V and load current I, and generates a current I p (or voltage) proportional to this power.
is configured to output. Further, the frequency conversion circuit 21 is configured to convert the output I p of the power detection circuit 20 into a pulse train f proportional to this output. Therefore, the pulse train f outputted from the frequency conversion circuit 21 is frequency-divided by the frequency dividing circuit 22 and counted by a counter (not shown) to display the amount of electric power. However, in this embodiment, the pulse train f output from the frequency conversion circuit 21
is input to the clear input terminal CL of the binary counter 26 via the differentiating circuit 24. On the other hand, a signal from the oscillation circuit 28 is inputted to the clock input terminal CK of the binary counter 26 via the NOR gate 30. In this case, the output of the binary counter 26 is inputted from the output terminal Qo to the input terminal of the NOR gate 30 and the inverter 32, respectively. Therefore, when the output of the inverter 32 is at a low level L, the line (-Vref) is connected from the output point P1 of the power detection circuit 20 through the diode D2 and the resistor R0 .
Offset current I0 flows through. At this time, the input signal of the frequency conversion circuit 21 becomes I p -I 0 . On the other hand, when the output of the inverter 32 is at a high level H,
Current from inverter 32 flows into line (−Vref) through diode D 1 and resistor R 0 ;
Since a reverse voltage is applied to the diode D2 , the offset current I0 becomes 0, and the input signal to the frequency conversion circuit 21 is only Ip .

そこで、前記第2図に示す構成からなる実施例
回路の動作につき、第3図1〜5に示すタイムチ
ヤートを参照しながら説明する。
Therefore, the operation of the embodiment circuit having the configuration shown in FIG. 2 will be explained with reference to the time charts shown in FIGS. 1 to 5.

まず、周波数変換回路21から所定のパルス列
f〔第3図1参照〕が出力されると、このパルス
列fは微分回路24を介してバイナリカウンタ2
6へ入力されて〔第3図2参照〕、バイナリカウ
ンタ26をクリヤすると同時にNORゲート30
を介して入力する発振回路28の出力信号f2を計
数する〔第3図3,4参照〕。このようにして、
バイナリカウンタ26において所定のパルス数f2
を計数すると、高レベルHの出力f4を発生し〔第
3図4参照〕、NORゲート30を閉じてその状態
を保持すると共に、インバータ32を介してオフ
セツト電流I0を通流させる〔第3図5参照〕。こ
れにより、周波数変換回路21へ流入する電流は
Ip−I0となり、出力パルス列fの周期がオフセツ
ト電流I0の無い場合より長くなるかもしくは全く
出力されなくなる(図示例では、便宜上パルス列
fは変化していない)。
First, when a predetermined pulse train f (see FIG. 3 1) is output from the frequency conversion circuit 21, this pulse train f is passed through the differentiating circuit 24 to the binary counter 2.
6 [see FIG. 3 2], and at the same time clears the binary counter 26, the NOR gate 30
The output signal f 2 of the oscillation circuit 28 which is input via the oscillation circuit 28 is counted (see FIGS. 3 and 4). In this way,
A predetermined number of pulses f 2 in the binary counter 26
When it counts, it generates a high level H output f4 [see FIG . 3, see Figure 5]. As a result, the current flowing into the frequency conversion circuit 21 is
I p -I 0 , and the period of the output pulse train f becomes longer than that without the offset current I 0 or is not output at all (in the illustrated example, the pulse train f remains unchanged for convenience).

一方、パルス列fの周期が充分短かい場合は、
バイナリカウンタ26においてパルスを計数し
〔第3図3参照〕、出力f4が高レベルとならないう
ちに、次のパルスf1によりクリヤされてしまうの
で、出力f4は高レベルとならず、従つてオフセツ
ト電流I0も通流せず、正常の電力量の計量を達成
することができる。
On the other hand, if the period of the pulse train f is sufficiently short,
The binary counter 26 counts the pulses (see Fig. 3), and before the output f4 reaches a high level, it is cleared by the next pulse f1 , so the output f4 does not reach a high level and is Therefore, even the offset current I0 does not flow, and normal power measurement can be achieved.

しかるに、バイナリカウンタ26における計数
パルス周期〔第3図3のt参照〕と、オフセツト
電流I0の関係は次式により設定すれば好適であ
る。
However, it is preferable to set the relationship between the counting pulse period in the binary counter 26 (see t in FIG. 3) and the offset current I0 according to the following equation.

1/t/fo=−I0/Ipo ……(1) 但し、fo:定格時のパルス列fの周波数 Ipo:定格時の周波数変換回路21への流入電流 この時、電力検出回路20の出力電流Ipと周波
数変換回路21の出力パルス列fとの関係は、電
流Ipとパルス列fが比例するとした場合に第4図
に示すようになる。すなわち、電流Ipが次第に減
少し、これに伴つてパルス列fも減少して1/f= tとなると、オフセツト電流I0が通流する〔第4
図のa点参照〕。この結果、Ip−I0=0となり、
周波数変換回路21の出力は0の臨界状態となる
〔第4図のb点参照〕。電流Ipがさらに減少する
と、オフセツト電流I0のために周波数変換回路2
1の入力がマイナスとなり、パルス列fは全く発
生しなくなる。また、逆に電流Ipが0から増加す
る場合は、逆の経過をたどり、|Ip|>|I0|で
はオフセツト電流I0は発生せず、正常計量を実現
できる。
1/t/f o =-I 0 /I po ...(1) However, f o : Frequency of pulse train f at rated time I po : Current flowing into the frequency conversion circuit 21 at rated time At this time, the power detection circuit The relationship between the output current I p of the frequency conversion circuit 20 and the output pulse train f of the frequency conversion circuit 21 is as shown in FIG. 4, assuming that the current I p and the pulse train f are proportional. That is, when the current I p gradually decreases and the pulse train f decreases accordingly, and 1/f = t, the offset current I 0 flows [4th
See point a in the figure]. As a result, I p −I 0 =0,
The output of the frequency conversion circuit 21 is in a critical state of 0 (see point b in FIG. 4). When the current I p decreases further, the frequency conversion circuit 2 due to the offset current I 0
The input of 1 becomes negative, and the pulse train f is no longer generated. Conversely, when the current I p increases from 0, the process is reversed, and when |I p |>|I 0 |, the offset current I 0 does not occur, and normal metering can be achieved.

前記式(1)で算出されるオフセツト電流I0より、
実際のオフセツト電流I0 *が小さい場合は、第5
図に示すようになる。すなわち、電流Ipが減少し
てパルス列fの周期がtより長くなると〔第5図
のa点参照〕、オフセツト電流I0′が通流するが、
周波数変換回路21への流入電流はIp−I0′>0と
なるから、パルス列fは周期が長くなるが出力す
る。さらに、電流Ipが減少してIp−I0′=0となる
と、パルス列fは0となる〔第5図のb点参照〕。
逆に電流Ipが増加しても同じ経過となる。
From the offset current I 0 calculated by the above formula (1),
If the actual offset current I 0 * is small, the fifth
The result will be as shown in the figure. That is, when the current I p decreases and the period of the pulse train f becomes longer than t [see point a in FIG. 5], an offset current I 0 ' flows, but
Since the current flowing into the frequency conversion circuit 21 satisfies I p -I 0 '>0, the pulse train f is output although its period is longer. Furthermore, when the current I p decreases to I p -I 0 '=0, the pulse train f becomes 0 [see point b in FIG. 5].
Conversely, even if the current I p increases, the same process will occur.

さらに、前記式(1)で算出されるオフセツト電流
I0より実際のオフセツト電流I0 *が大きい場合は、
第6図に示すようになる。すなわち、電流Ipが減
少してパルス列fの周期がtよりも長くなると
〔第6図のa点参照〕、オフセツト電流I0″が通流
するが、周波数変換回路21への流入電流はIp
I0″<0となるから、直ちにパルス列fは出力し
なくなる〔第6図のb点参照〕。さらに、電流Ip
が増加してIp−I0″=0となると、パルスが出力さ
れるが〔第6図のc点参照〕、1パルス出るとオ
フセツト電流I0が遮断され〔第6図のd参照〕、
正常計量を行うことができる。従つて、この場
合、電流Ipとパルス列fとの関係にヒステリシス
を生じることが理解される。
Furthermore, the offset current calculated by the above formula (1)
If the actual offset current I 0 * is larger than I 0 , then
The result is as shown in FIG. That is, when the current I p decreases and the period of the pulse train f becomes longer than t [see point a in FIG. 6], an offset current I 0 '' flows, but the current flowing into the frequency conversion circuit 21 is I p
Since I 0 ″<0, the pulse train f immediately stops being output [see point b in Figure 6].Furthermore, the current I p
increases and becomes I p -I 0 ''=0, a pulse is output [see point c in Figure 6], but when one pulse is output, the offset current I 0 is cut off [see d in Figure 6] ,
Can perform normal weighing. Therefore, it is understood that in this case, hysteresis occurs in the relationship between the current I p and the pulse train f.

前述したところから明らかなように、第4図乃
至第6図に示すいずれの場合にも、電流Ip=0の
ときは、オフセツト電流I0が通流し、完全な電圧
クリープ防止機能が働くため、オフセツト電流I0
の設定は厳密に行う必要はない。また、オフセツ
ト電流I0の設定は、前記第2図に示す実施例回路
の場合、次式で与えられる。
As is clear from the above, in any of the cases shown in FIGS. 4 to 6, when the current I p = 0, the offset current I 0 flows and the complete voltage creep prevention function works. , offset current I 0
It is not necessary to set it strictly. Further, the setting of the offset current I0 is given by the following equation in the case of the embodiment circuit shown in FIG.

I0=Vref−VD/R0 ……(2) 但し、VD:ダイオードD2の順方向電圧 前記式(2)において、電圧VDは温度により変化
するが、実用上は殆んど問題にならないレベルで
ある。しかし、高精度を要する場合は、第7図に
示すように、VrefにVDの変化を打消す補償を付
加すれば好適である。また、抵抗R0も可変抵抗
器で構成すれば高精度のオフセツト電流I0の設定
を行うことができる。
I 0 = Vref - V D /R 0 ... (2) However, V D : Forward voltage of diode D 2 In the above equation (2), voltage V D changes depending on temperature, but in practice it hardly changes. This is at a level that does not pose a problem. However, if high accuracy is required, it is preferable to add compensation to Vref to cancel the change in VD , as shown in FIG. Furthermore, if the resistor R 0 is also configured with a variable resistor, the offset current I 0 can be set with high accuracy.

さらに、第2図に示す実施例回路において、バ
イナリカウンタ26、発振回路28、NORゲー
ト30は、繰り返しトリガが可能なワンシヨツト
マルチバイブレータで置換することもできる。
Furthermore, in the embodiment circuit shown in FIG. 2, the binary counter 26, oscillation circuit 28, and NOR gate 30 can be replaced with a one-shot multivibrator that can be triggered repeatedly.

第8図は、本発明に係る電子式電力量計の別の
実施例を示すものであり、特に無負荷状態を判別
してその表示を行うよう構成した回路図を示すも
のである。すなわち、第8図において、参照符号
40は電力検出回路、42は演算増幅器OPAと
コンデンサCとからなる積分回路、44は第1レ
ベル判別回路、46は一定幅パルス発生回路、4
8は定電流回路、50はスイツチをそれぞれ示
す。電力検出回路40は、負荷電圧Vと負荷電流
Iとから電力を検出し、この電力に比例した電流
Ip(または電圧)を出力するよう構成される。ま
た、前記積分回路42と第1レベル判別回路44
と一定幅パルス発生回路46と定電流回路48と
スイツチ50とは、平荷平衡形AC−DCコンバー
タ41を構成している。この電荷平衡形AC−DC
コンバータ41においては、電力検出回路40の
出力電流Ipに応じて積分回路42の演算増幅器
OPAの出力点P1における電圧波形は変化し、こ
の結果前記AC−DCコンバータ41の出力点P2
電力に比例したパルス列を出力するよう構成され
る。
FIG. 8 shows another embodiment of the electronic watt-hour meter according to the present invention, and particularly shows a circuit diagram configured to determine and display a no-load state. That is, in FIG. 8, reference numeral 40 is a power detection circuit, 42 is an integration circuit consisting of an operational amplifier OPA and a capacitor C, 44 is a first level discrimination circuit, 46 is a constant width pulse generation circuit, 4
8 represents a constant current circuit, and 50 represents a switch. The power detection circuit 40 detects power from a load voltage V and a load current I, and generates a current proportional to this power.
Configured to output I p (or voltage). Further, the integration circuit 42 and the first level discrimination circuit 44
The constant width pulse generating circuit 46, the constant current circuit 48, and the switch 50 constitute a load balanced AC-DC converter 41. This charge-balanced AC-DC
In the converter 41, the operational amplifier of the integrating circuit 42 is
The voltage waveform at the output point P1 of the OPA changes, and as a result, the AC-DC converter 41 is configured to output a pulse train proportional to the electric power to the output point P2 .

このようにして、前記AC−DCコンバータ41
によつて得られた出力パルス列は、前記実施例と
同様にして、分周回路52で分周されカウンタ5
4によりカウントされて電力量の表示が行われ
る。この場合、前記パルス列は、周期比較回路5
6に供給され、この周期比較回路56でパルス列
の周期を比較して所定のパルス周期tよりもパル
ス列の周期が大きくなつた場合、微少電流発生回
路58を動作させて微少オフセツト電流I0を発生
させ、前記実施例と同様にしてAC−DCコンバー
タ41からパルス列が全く出力されないように
し、電圧クリープによる誤計量を防止する。な
お、参照符号60は、前記同期比較回路56およ
び一定幅パルス発生回路46へ供給する信号を発
生するための発振回路である。
In this way, the AC-DC converter 41
The output pulse train obtained by
4 and the amount of power is displayed. In this case, the pulse train is
6, the cycle comparison circuit 56 compares the periods of the pulse train, and if the period of the pulse train becomes larger than a predetermined pulse period t, the minute current generation circuit 58 is operated to generate a minute offset current I0. Similarly to the previous embodiment, the AC-DC converter 41 does not output any pulse train at all, thereby preventing erroneous metering due to voltage creep. Note that reference numeral 60 is an oscillation circuit for generating a signal to be supplied to the synchronous comparison circuit 56 and constant width pulse generation circuit 46.

しかるに、本実施例回路においては、前記AC
−DCコンバータ41を構成する演算増幅器OPA
の出力端に第2レベル判別回路62を介して無負
荷表示回路64を接続したことを特徴とする。こ
の場合の回路動作につき、第9図1〜4に示すタ
イムチヤートを参照しながら説明する。
However, in the circuit of this embodiment, the AC
- Operational amplifier OPA that constitutes the DC converter 41
It is characterized in that a no-load display circuit 64 is connected to the output terminal of the circuit via a second level discrimination circuit 62. The circuit operation in this case will be explained with reference to the time charts shown in FIGS. 1 to 4.

まず、AC−DCコンバータ41に電流Ipの入力
があつて、所定のパルス列出力があつた後〔第9
図1,2,3参照〕、負荷電流Iが0すなわち電
流Ipが0となると〔第9図2のa点参照〕、演算
増幅器OPAの出力は変化せずその電圧値を保持
する〔第9図2のd点参照〕。次いで、前記パル
ス列の最後のパルス発生時点から所定時間t経過
すると〔第9図2のb点参照〕、周期比較回路5
6からの信号により微少電流発生回路58におい
てオフセツト電流I0が発生する。このオフセツト
電流I0は、電流Ipと方向が逆であるため、演算増
幅器OPAの出力はオフセツト電流I0により上昇
し、遂には演算増幅器OPAの飽和電圧に達する
〔第9図2のc点参照〕。この時、この飽和電圧と
通常時の動作領域〔レベル〕との中間に比較レ
ベル〔レベル〕を設定しておき、この比較レベ
ルと演算増幅器OPAの出力との比較を第2レベ
ル判別回路62で行う。従つて、第2レベル判別
回路62は、演算増幅器OPAの出力が比較レベ
ルを超えた際に出力信号を発生し〔第9図4参
照〕、この信号を無負荷表示回路64へ供給する
ことにより、無負荷状態を適正に表示することが
できる。
First, after the current I p is input to the AC-DC converter 41 and a predetermined pulse train output is received,
1, 2, and 3], when the load current I becomes 0, that is, the current I p becomes 0 [see point a in Fig. 9 2], the output of the operational amplifier OPA does not change and maintains its voltage value. 9 See point d in Figure 2]. Next, when a predetermined time t has elapsed since the last pulse of the pulse train was generated (see point b in FIG. 9), the period comparison circuit 5
An offset current I 0 is generated in the minute current generating circuit 58 by the signal from the offset current I 0 . Since this offset current I0 is opposite in direction to the current Ip , the output of the operational amplifier OPA increases due to the offset current I0 , and finally reaches the saturation voltage of the operational amplifier OPA [point c in Figure 9 2]. reference〕. At this time, a comparison level [level] is set between this saturation voltage and the normal operating region [level], and the second level discrimination circuit 62 compares this comparison level with the output of the operational amplifier OPA. conduct. Therefore, the second level discrimination circuit 62 generates an output signal when the output of the operational amplifier OPA exceeds the comparison level [see FIG. 9, 4], and supplies this signal to the no-load display circuit 64. , it is possible to properly display the no-load state.

なお、第8図に示す実施例回路において、周期
比較回路56および微少信号発生回路58を設け
ない構成とした場合でも、負荷電流の流れる方向
が逆になつた際には電流Ipの極性が変わり、第9
図に示す特性と同様に演算増幅器OPAの出力電
圧は上昇して飽和してしまうが、負荷電流が0の
時には演算増幅器OPAの出力が変化しない状態
となる〔第9図2のa,b,d点参照〕。この場
合、演算増幅器OPAの内部オフセツトにより出
力電圧が次第に上昇して比較レベル〔レベル〕
を超えて飽和電圧に達することもあるが、逆に内
部オフセツトにより下降して通常時の動作領域
〔レベル〕に達し、AC−DCコンバータ41が
パルスを発生し、電圧クリープを生じてしまう惧
れがある。このため、本発明においては、周期比
較回路56および微少信号発生回路58を付加し
て、電圧クリープの発生を防止することが極めて
重要である。
In the example circuit shown in FIG. 8, even if the period comparison circuit 56 and the minute signal generation circuit 58 are not provided, the polarity of the current I p will change when the direction of flow of the load current is reversed. change, 9th
Similar to the characteristics shown in the figure, the output voltage of the operational amplifier OPA increases and becomes saturated, but when the load current is 0, the output of the operational amplifier OPA remains unchanged [a, b in Figure 9 2, See point d]. In this case, the output voltage gradually increases due to the internal offset of the operational amplifier OPA and reaches the comparison level.
However, there is a risk that the voltage will drop due to internal offset and reach the normal operating range (level), causing the AC-DC converter 41 to generate pulses and cause voltage creep. There is. Therefore, in the present invention, it is extremely important to add the period comparison circuit 56 and the minute signal generation circuit 58 to prevent the occurrence of voltage creep.

また、本実施例回路において、負荷電流が0と
なつてから、演算増幅器OPAの出力電圧が上昇
して無負荷表示回路64が作動した後に、負荷電
流が流れるとパルス発生までに時間を要し、その
間の実電力はパルスとして出力されない。しか
し、このように切捨てられる電力は僅かであるた
め無視することができる。
In addition, in the circuit of this embodiment, if the load current flows after the load current becomes 0 and after the output voltage of the operational amplifier OPA rises and the no-load display circuit 64 is activated, it takes time for the pulse to be generated. , the actual power between them is not output as a pulse. However, the power discarded in this way is so small that it can be ignored.

前述した種々の実施例から明らかなように、本
発明によれば、電力−周波数変換回路の出力周波
数と所定の周期とを比較し、前記出力周波数の周
期が長くなつた際に電力−周波数変換回路に微少
なマイナスオフセツト電流もしくは電圧を発生さ
せることにより、負荷電流が0の場合にも電圧ク
リープの原因となるパルスの発生を防止し、誤計
量を確実に防止することができる。
As is clear from the various embodiments described above, according to the present invention, the output frequency of the power-frequency conversion circuit is compared with a predetermined period, and when the period of the output frequency becomes longer, the power-frequency conversion is performed. By generating a minute negative offset current or voltage in the circuit, it is possible to prevent the generation of pulses that cause voltage creep even when the load current is 0, and to reliably prevent erroneous metering.

そして、周期比較回路と微少信号発生回路が電
力−周波数変換回路とカウンタとの間に並列的に
接続されているため、万一周期比較回路と微少信
号発生回路のいずれかが故障した場合でも電圧ク
リープの発生を防止することはできなくなるが、
電力量の計量はそのまま続けることができるので
計量の停止という最悪事態を招くこともない。
Since the period comparison circuit and the minute signal generation circuit are connected in parallel between the power-frequency conversion circuit and the counter, even if either the period comparison circuit or the minute signal generation circuit fails, the voltage Although it will not be possible to prevent the occurrence of creep,
Since the measurement of electric energy can be continued as it is, the worst case scenario of stopping the measurement does not occur.

また、電力−周波数変換回路に電荷平衡形AC
−DCコンバータを使用した場合、前記電圧クリ
ープ防止回路を設け、さらに前記AC−DCコンバ
ータを構成する積分回路の出力側に負荷電流が0
あるいは逆方向となつた際に発生する飽和電圧と
通常の動作領域との中間に基準レベルを設定した
レベル判別回路を設けることにより、積分回路の
出力レベルの判別を行つて無負荷の検出と表示と
を簡便に達成することができる。
In addition, charge-balanced AC is used in the power-frequency conversion circuit.
- When a DC converter is used, the voltage creep prevention circuit is provided, and the load current is zero on the output side of the integrating circuit that constitutes the AC-DC converter.
Alternatively, by providing a level discrimination circuit with a reference level set between the saturation voltage that occurs when the direction is reversed and the normal operating area, the output level of the integrating circuit can be discriminated and no-load detected and displayed. can be easily achieved.

以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
Although the preferred embodiments of the present invention have been described above, it goes without saying that various design changes can be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る電子式電力量計の一実施
例を示すブロツク回路図、第2図は本発明に係る
電子式電力量計の別の実施例を示すブロツク回路
図、第3図1〜5は第2図に示す実施例回路の動
作波形図、第4図乃至第6図は第2図に示す実施
例回路の動作特性線図、第7図は第2図に示す実
施例回路の変形例を示す要部回路図、第8図は本
発明に係る電子式電力量計のさらに別の実施例を
示すブロツク回路図、第9図1〜4は第8図に示
す実施例回路の動作波形図である。 10……電力−周波数変換回路、12……分周
回路、14……カウンタ、16……周期比較回
路、18……微少信号発生回路、20……電力検
出回路、21……周波数変換回路、22……分周
回路、24……微分回路、26……バイナリカウ
ンタ、28……発振回路、30……NORゲート、
32……インバータ、40……電力検出回路、4
1……電荷平衡形AC−DCコンバータ、42……
積分回路、44……第1レベル判別回路、46…
…一定幅パルス発生回路、48……定電流回路、
50……スイツチ、52……分周回路、54……
カウンタ、56……周期比較回路、58……微少
電流発生回路、60……発振回路、62……第2
レベル判別回路、64……無負荷表示回路。
FIG. 1 is a block circuit diagram showing one embodiment of the electronic watt-hour meter according to the present invention, FIG. 2 is a block circuit diagram showing another embodiment of the electronic watt-hour meter according to the present invention, and FIG. 1 to 5 are operating waveform diagrams of the embodiment circuit shown in FIG. 2, FIGS. 4 to 6 are operating characteristic diagrams of the embodiment circuit shown in FIG. 2, and FIG. 7 is the embodiment shown in FIG. 2. FIG. 8 is a block circuit diagram showing still another embodiment of the electronic watt-hour meter according to the present invention; FIGS. 9 1 to 4 show the embodiment shown in FIG. 8; FIG. 3 is an operation waveform diagram of the circuit. 10... Power-frequency conversion circuit, 12... Frequency dividing circuit, 14... Counter, 16... Period comparison circuit, 18... Minute signal generation circuit, 20... Power detection circuit, 21... Frequency conversion circuit, 22... Frequency divider circuit, 24... Differential circuit, 26... Binary counter, 28... Oscillator circuit, 30... NOR gate,
32... Inverter, 40... Power detection circuit, 4
1...Charge balanced AC-DC converter, 42...
Integrating circuit, 44...First level discrimination circuit, 46...
... constant width pulse generation circuit, 48 ... constant current circuit,
50... Switch, 52... Frequency divider circuit, 54...
Counter, 56... Period comparison circuit, 58... Minute current generation circuit, 60... Oscillation circuit, 62... Second
Level discrimination circuit, 64... No-load display circuit.

Claims (1)

【特許請求の範囲】 1 負荷電圧と負荷電流とから電力を検出する電
力検出回路と、この電力に比例した周波数のパル
スを発生する周波数変換回路と、前記パルスを計
数し電力量として表示するカウンタとを備えた電
子式電力量計において、 微分回路を介しての周波数変換回路の出力パル
スによつてクリヤされ、前記クリヤされることに
より発振回路の出力信号を計数し、前記計数を完
了した際所定の出力をするバイナリカウンタと、 前記バイナリカウンタからの出力によりオフセ
ツト信号を前記周波数変換回路の入力側に与える
微少信号発生回路とを備えたことを特徴とする電
子式電力量計。
[Claims] 1. A power detection circuit that detects power from load voltage and load current, a frequency conversion circuit that generates pulses with a frequency proportional to this power, and a counter that counts the pulses and displays them as electric energy. In an electronic watt-hour meter, the output signal of the oscillation circuit is counted by being cleared by the output pulse of the frequency conversion circuit via the differentiation circuit, and the output signal of the oscillation circuit is counted by the clearing, and when the counting is completed, An electronic watt-hour meter comprising: a binary counter that outputs a predetermined output; and a minute signal generation circuit that applies an offset signal to the input side of the frequency conversion circuit based on the output from the binary counter.
JP58000402A 1983-01-07 1983-01-07 Electronic watthourmeter Granted JPS59126262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58000402A JPS59126262A (en) 1983-01-07 1983-01-07 Electronic watthourmeter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58000402A JPS59126262A (en) 1983-01-07 1983-01-07 Electronic watthourmeter

Publications (2)

Publication Number Publication Date
JPS59126262A JPS59126262A (en) 1984-07-20
JPS6359111B2 true JPS6359111B2 (en) 1988-11-17

Family

ID=11472802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58000402A Granted JPS59126262A (en) 1983-01-07 1983-01-07 Electronic watthourmeter

Country Status (1)

Country Link
JP (1) JPS59126262A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477509U (en) * 1990-11-20 1992-07-07

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479269U (en) * 1990-11-26 1992-07-10
CN105954555A (en) * 2016-07-21 2016-09-21 广东电网有限责任公司江门供电局 Method and device for detecting null line break-off electricity stealing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5410777A (en) * 1977-06-27 1979-01-26 Toshiba Corp Electronic wattmeter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5410777A (en) * 1977-06-27 1979-01-26 Toshiba Corp Electronic wattmeter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477509U (en) * 1990-11-20 1992-07-07

Also Published As

Publication number Publication date
JPS59126262A (en) 1984-07-20

Similar Documents

Publication Publication Date Title
CA1100577A (en) Electronic kilowatt-hour meter with error correction
CA1092194A (en) Electronic kwh meter having virtual ground isolation
US4434400A (en) Circuit for supervising an electronic electricity meter
US4127810A (en) Digital voltmeter
JPS6359111B2 (en)
JPH02500160A (en) I2t monitoring circuit
JPH0379667B2 (en)
JPH11231008A (en) Capacitor life diagnostic device and apparatus with built-in capacitor
US4859937A (en) Pulse width modulator in an electronic watt-hour meter with up and down integration for error correction
US4870351A (en) Electronic watt-hour meter with up and down integration for error correction
US4066959A (en) Electronic volt-square-hour metering method and apparatus
GB2177805A (en) Supply meter
JPH0755854A (en) Integrating meter
CN217425555U (en) Capacitor storage capacity measuring circuit
JPH0351712Y2 (en)
JPH0666848A (en) Integrator
RU2052824C1 (en) Electronic electricity meter
JP3206211B2 (en) Flowmeter
JPS6241263Y2 (en)
JPS6249937B2 (en)
RU1780051C (en) Device for checking automatic cutouts
JPS6110194Y2 (en)
JPH04191670A (en) Electronic type electric energy meter
KR900006410B1 (en) Digital electric power detecting apparatus
JPS6021804Y2 (en) Storage battery discharge state detection device