JPS635379A - Tft active matrix substrate - Google Patents

Tft active matrix substrate

Info

Publication number
JPS635379A
JPS635379A JP61146852A JP14685286A JPS635379A JP S635379 A JPS635379 A JP S635379A JP 61146852 A JP61146852 A JP 61146852A JP 14685286 A JP14685286 A JP 14685286A JP S635379 A JPS635379 A JP S635379A
Authority
JP
Japan
Prior art keywords
source
active matrix
drain electrodes
matrix substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61146852A
Other languages
Japanese (ja)
Inventor
高橋 幹男
折付 良二
白橋 和男
砂原 和雄
堅吉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61146852A priority Critical patent/JPS635379A/en
Publication of JPS635379A publication Critical patent/JPS635379A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば液晶テレビ等の平面ディスプレイ装置
などに用いられるTFTアクティブマトリックス基板に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a TFT active matrix substrate used, for example, in flat display devices such as liquid crystal televisions.

〔従来の技術〕[Conventional technology]

近年、鮮明度の高いカラー画像が得られる液晶テレビを
実現するものとして、TFT (薄膜トランジスタ)を
搭載したアクティブマトリックス基板を用いた液晶表示
装置が注目されている(日経エレクトロニクス1984
年9月10日号P211)。
In recent years, liquid crystal display devices using active matrix substrates equipped with TFTs (thin film transistors) have been attracting attention as a means of realizing liquid crystal televisions that can provide highly clear color images (Nikkei Electronics 1984).
(September 10th issue, P211).

アクティブマトリックス基板は、絶縁基板上に各画素の
制御用のTFTをマトリックス状に配列したもので、各
TFTのゲート電極およびソース・ドレイン電極の一方
はそれぞれX方向およびY方向に共通接続され、共通の
端子に終端される。他方のソース・ドレイン電極は画素
電極に接続される。
The active matrix substrate has TFTs for controlling each pixel arranged in a matrix on an insulating substrate, and the gate electrode and one of the source/drain electrodes of each TFT are commonly connected in the X direction and the Y direction, respectively. is terminated to the terminal. The other source/drain electrode is connected to the pixel electrode.

第5図に従来用いられているこの種の液晶表示装置を示
す。同図は、1画素分のみ示したものでTFTは,ゲー
ト電極GT、その上に形成された島状の非品質シリコン
膜AS、第1および第2のソース・ドレイン電極SDI
,SD2からなる。
FIG. 5 shows a conventionally used liquid crystal display device of this type. The figure shows only one pixel, and the TFT includes a gate electrode GT, an island-shaped non-quality silicon film AS formed thereon, and first and second source/drain electrodes SDI.
, SD2.

ゲート電極GTは一体に形成された走査線SCによりX
方向に配列した隣接するTFTのゲート電極と共通に接
続され、第1のソース・ドレイン電極SDIは一体に形
成された信号線SGによりY方向に配列した隣接するT
FTのソース・ドレイン電極と共通に接続されている。
The gate electrode GT is
The first source/drain electrode SDI is commonly connected to the gate electrodes of adjacent TFTs arranged in the Y direction, and the first source/drain electrode SDI is connected to the gate electrodes of adjacent TFTs arranged in the Y direction by an integrally formed signal line SG.
It is commonly connected to the source and drain electrodes of the FT.

第2のソース・ドレイン゛灘極SD2はピクセル電極I
TOIに接続されている。
The second source/drain pole SD2 is the pixel electrode I
Connected to TOI.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記構成において、島状の非品質シリコンASを縦断し
て第1のソース・ドレイン電極SDIおよび信号線SG
が配置されるが、このソース・ドレインfflf4sD
1および信号線SGをエッチングにより形成する際に、
第6図(第5図のVl−ITII断面図に相当)に示す
ように,非品質シリコンASのエッジを乗り越える部分
(第5図中のA,B部分)で非品質シリコン膜ASに沿
ってエッチング液のしみ込みが生じる。第5図から明ら
かなように,この部分でソース・ドレイン電極SDIお
よび信号線SGはその全幅にわたって非晶質シリコン膜
ASを乗り越える形となっており、このためにエノチン
グ液のしみ込みが全幅にわたって,信号線が断線するこ
とがある。
In the above configuration, the first source/drain electrode SDI and the signal line SG are connected vertically through the island-shaped non-quality silicon AS.
is arranged, but this source/drainfflf4sD
1 and the signal line SG by etching,
As shown in FIG. 6 (corresponding to the Vl-ITII cross-sectional view in FIG. 5), along the non-quality silicon film AS at the part that goes over the edge of the non-quality silicon AS (portions A and B in FIG. 5), Etching solution seeps in. As is clear from FIG. 5, the source/drain electrode SDI and the signal line SG cross over the amorphous silicon film AS over their entire width in this part, and therefore the enoting liquid soaks into the entire width. , the signal line may be disconnected.

この発明は、TFTを構成する島状半導体膜のエッジ部
におけるエッチング液のしみ込みに起因する信号線の断
線を防止できるTFTアクティブマトリックス基板を提
供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a TFT active matrix substrate that can prevent signal lines from being disconnected due to penetration of etching solution into the edge portions of island-shaped semiconductor films constituting TFTs.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、ソース・ドレイン電極および信号線が島
状半導体膜を乗り越える部分・゛の長さを,ソース・ド
レイン電極および信号線の線幅より大きくすることによ
り解決される。
The above problem can be solved by making the length of the portion where the source/drain electrodes and the signal line cross over the island-like semiconductor film larger than the line width of the source/drain electrode and the signal line.

〔作用〕[Effect]

エッチング液のしみ込み経路が長くなり、断線にまで至
る確率が低くなる。
The path through which the etching solution penetrates becomes longer, reducing the probability of wire breakage.

〔実施例〕〔Example〕

第1図は本発明を液晶表示装置に適用した場合の一実施
例を示す平面図,第2図はその■−■断面図である。
FIG. 1 is a plan view showing an embodiment in which the present invention is applied to a liquid crystal display device, and FIG. 2 is a cross-sectional view taken along line 1--2.

同図において、SUB1は1.1(mm)程の厚さを有
するガラス基板でありGTはCr等から成るゲート電極
である。ASは島状の非品質シリコン膜であり、ゲート
GTやガラス基板SUBlとの間には電界効果トランジ
スタ(F E T)のゲート絶縁膜として作用する膜G
Iが形成されている.SD1及びSD2は一対のソース
・ドレイン電極であり、シリコン膜As上に間隔をあけ
て、またゲート電極GTがそれらをまたぐように形成さ
れている。一対のソース・ドレイン電極SDは、回路の
バイアス極性が変わると動作上のソース・ドレインが入
れ替わるので、つまり通常のFETと同様に双方向性で
あるので、両方共ソース・ドレイン電tlと名づける。
In the figure, SUB1 is a glass substrate having a thickness of about 1.1 (mm), and GT is a gate electrode made of Cr or the like. AS is an island-shaped non-quality silicon film, and there is a film G that acts as a gate insulating film of a field effect transistor (FET) between the gate GT and the glass substrate SUBl.
I is formed. SD1 and SD2 are a pair of source/drain electrodes, which are formed on the silicon film As with a gap between them, and the gate electrode GT straddles them. The pair of source/drain electrodes SD is called the source/drain voltage tl because the operational source and drain switch when the bias polarity of the circuit changes, that is, they are bidirectional like a normal FET.

εのソース・ドレイン電極SDは下からN + (ドナ
ー不純物1度の高い)非晶質Si.Cr及びAnの3層
構造とされている。N+−SL電極層は非品質シリコン
膜との接触抵抗を下げ、Or′I1i極層はAIl電極
層がSi層と反応するのを防ぐために用いられる。PS
vは保護膜であり、FETを湿気等から保護し、透明性
が高く耐湿性の良いSi○2膜やSi,N.膜で形成さ
れる。
The source/drain electrodes SD of ε are made of amorphous Si. It has a three-layer structure of Cr and An. The N+-SL electrode layer is used to reduce the contact resistance with the non-quality silicon film, and the Or'I1i electrode layer is used to prevent the Al1 electrode layer from reacting with the Si layer. P.S.
v is a protective film that protects the FET from moisture, etc., and is made of highly transparent and moisture-resistant Si○2 film, Si,N. Formed by a membrane.

ITOはソース・ドレイン電極SDの一方(SD2)に
接続された透明導電膜であり、液晶表示装置の一方の電
極として作用する。他方のソース・ドレイン電極SDI
はY方向に走る配線すなわち信号線SGとしても兼用さ
れている。又、X方向にはゲート電極GTが配線すなわ
ち走査線SCも兼ねて走っている.LSは外部光がFE
Tの心臓部であるゲート領域に入り込まないようにする
ための遮光膜であり、Cr材等で形成される。このFE
Tはソース電極に対してゲート電極を正のバイアスにす
ればソースとドレイン間の抵抗が小さくなり,ゲートバ
イアスを零に近くすれば大きな抵抗を示す。
ITO is a transparent conductive film connected to one of the source and drain electrodes SD (SD2), and acts as one electrode of the liquid crystal display device. The other source/drain electrode SDI
is also used as a wiring running in the Y direction, that is, a signal line SG. Further, in the X direction, a gate electrode GT runs also as a wiring, that is, a scanning line SC. LS has FE external light
This is a light shielding film to prevent the light from entering the gate region, which is the heart of the T, and is made of Cr material or the like. This FE
For T, if the gate electrode is biased positively with respect to the source electrode, the resistance between the source and drain becomes small, and if the gate bias is made close to zero, the resistance becomes large.

液晶LCは上下のガラス基板SUB1及びSUB2間に
封入され、液晶分子の向きは上下の配向膜ORI2及び
oRI1で決められる。PSV2はアクリル系の樹脂で
形成された保護膜である。
The liquid crystal LC is sealed between the upper and lower glass substrates SUB1 and SUB2, and the orientation of the liquid crystal molecules is determined by the upper and lower alignment films ORI2 and oRI1. PSV2 is a protective film made of acrylic resin.

FILはカラーフィルターである。ITO2は配列され
た複数のピクセル電極IT○1に対向する共通透明電極
である。
FIL is a color filter. ITO2 is a common transparent electrode facing the plurality of arranged pixel electrodes IT○1.

このような表示装置は、基板SUBl側とSUB2側の
積層を別個に行い、その後液晶を封入することによって
組み立てられる。
Such a display device is assembled by separately laminating the substrates SUB1 and SUB2, and then filling them with liquid crystal.

ここで、第5図に示した従来例ではソース・ドレイン電
極SDIおよび信号線SGがA,Bで示した幅部分のみ
において島状の非品質シリコン膜ASのエッジを乗り越
える構造であったのに対し、本実施例では第1図に示し
たように、Y方向に走る部分Cにおいても非品質シリコ
ン膜Asのエッジを乗り越える摺造となっている。この
ため、このような非品質シリコン膜ASのエッジとの界
面に沿ってエッチング液が浸入し、ソース・ドレイン電
極SD1および信号線SGの全幅にわたってしみ込むま
でに通過しなければならない経路がきわめて長く,そこ
までしみ込んで断線を生じる確率はきわめて低くなる。
Here, in the conventional example shown in FIG. 5, the source/drain electrode SDI and the signal line SG were structured to cross over the edge of the island-shaped non-quality silicon film AS only in the width portions indicated by A and B. On the other hand, in this embodiment, as shown in FIG. 1, even in the portion C running in the Y direction, there is a sliding structure that goes over the edge of the non-quality silicon film As. For this reason, the etching solution infiltrates along the interface with the edge of such poor quality silicon film AS, and the path it must pass through until it infiltrates the entire width of the source/drain electrode SD1 and signal line SG is extremely long. The probability of it penetrating to that extent and causing a disconnection is extremely low.

本実施例ではさらに,非品質シリコン膜ASの島を第1
図中にDあるいはEで示すように段を設けた形状として
、上記エッチング液のしみ込み経路をさらに長くしてい
る。
In this example, the islands of the non-quality silicon film AS are
As shown by D or E in the figure, the etching solution has a step-like shape to further lengthen the path through which the etching solution penetrates.

なお、第1図に示した例では1つのピクセル平面パター
ンPIXIは縦,横の配列ピッチがほぼ同じとなるよう
に設計されており,ドットの大きさが縦、横同じである
単色表示の場合はそのままのパターンで行、列に配列す
れば良い。
In the example shown in Figure 1, one pixel plane pattern PIXI is designed so that the vertical and horizontal arrangement pitches are almost the same, and in the case of monochromatic display where the dot size is the same vertically and horizontally. can be arranged in rows and columns in the same pattern.

カラー表示の場合、赤、緑及び青等のカラーフィルター
を交互に横方向に配列する場合,すなわち縦ストライプ
の配列では1つのピクセルパターンは第3図Aに示すよ
うに縦長にされ(PIX2)、それと逆の横ストライプ
の配列では第3図Bに示すように横長にされる(PIX
3)。
In the case of color display, when red, green, blue, etc. color filters are arranged horizontally alternately, that is, in a vertical stripe arrangement, one pixel pattern is vertically elongated as shown in FIG. 3A (PIX2), In the opposite arrangement of horizontal stripes, the stripes are horizontally elongated as shown in Figure 3B (PIX
3).

第4図はこのようtこして形成された液晶表示装置(L
CD)パネル(PNL)の等価回路と、その周辺駆動回
路を示すものである。LVSはLCD垂直走査回路であ
り、TFTのゲート電極に走査スイッチング信号を印加
する。LHSはLCD水平走査回路であり、TFTのソ
ース・ドレイン電極SDIに順次選択的にビデオ信号を
印加する。
FIG. 4 shows a liquid crystal display device (L
This figure shows an equivalent circuit of a CD panel (PNL) and its peripheral drive circuit. LVS is an LCD vertical scanning circuit, which applies a scanning switching signal to the gate electrode of the TFT. LHS is an LCD horizontal scanning circuit, which sequentially and selectively applies video signals to the source/drain electrodes SDI of the TFTs.

以上、液晶表示装置に適用した例について説明したが、
発明はこれに限定されるものではなく、他の平面ディス
プレイ装置にも同様に適用できる。
Above, we have explained an example of application to a liquid crystal display device.
The invention is not limited thereto and can be applied to other flat display devices as well.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、エッチングに起因する信号線の断線を
防ぐことができ、製造歩留りが向上する。
According to the present invention, disconnection of signal lines due to etching can be prevented, and manufacturing yield can be improved.

特に大形・高精細のアクティブマトリックス基板におい
てはその有用性はきわめて大きい.
It is especially useful for large, high-definition active matrix substrates.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す平面図、第2図その■
−■断面図、第3図はピクセル電極の他の横成例を示す
平面図,第4図は液晶表示装置および周辺駆動回路の回
路図、第5図は従来例を示す平面図、第6図はそのVI
 − VI断面図である。 AS・・・非品質シリコン膜、SDI・・・ソ第1図 AS・・・非品質シリコン膜 501−・・ンース・ドレイン電極 SG・・・信号線 第5図 μ匹 弼6図
Figure 1 is a plan view showing one embodiment of the present invention, Figure 2 is
-■ Cross-sectional view, FIG. 3 is a plan view showing another example of horizontal formation of pixel electrodes, FIG. 4 is a circuit diagram of a liquid crystal display device and peripheral drive circuit, FIG. 5 is a plan view showing a conventional example, and FIG. The diagram is the VI
- VI sectional view. AS...non-quality silicon film, SDI...FIG. 1 AS...non-quality silicon film 501--... drain electrode SG... signal line FIG.

Claims (1)

【特許請求の範囲】[Claims] 1、絶縁基板上にゲート電極と、島状の半導体膜を介し
て積層したソース・ドレイン電極とからなる複数のTF
Tをマトリックス状に配列し、ゲート電極を走査線によ
りX方向に共通接続するとともにソース・ドレイン電極
を信号線によりY方向に共通接続してなるアクティブマ
トリックス基板において、ソース・ドレイン電極および
信号線が島状半導体膜の端部を乗り越える部分の長さを
、ソース・ドレイン電極および信号線の線幅より大きく
したことを特徴とするTFTアクティブマトリックス基
板。
1. Multiple TFs consisting of a gate electrode and source/drain electrodes stacked on an insulating substrate via an island-shaped semiconductor film
In an active matrix substrate in which T is arranged in a matrix, gate electrodes are commonly connected in the X direction by scanning lines, and source/drain electrodes are commonly connected in the Y direction by signal lines, the source/drain electrodes and the signal lines are A TFT active matrix substrate characterized in that the length of the portion that goes over the edge of the island-shaped semiconductor film is larger than the line width of the source/drain electrodes and the signal line.
JP61146852A 1986-06-25 1986-06-25 Tft active matrix substrate Pending JPS635379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61146852A JPS635379A (en) 1986-06-25 1986-06-25 Tft active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61146852A JPS635379A (en) 1986-06-25 1986-06-25 Tft active matrix substrate

Publications (1)

Publication Number Publication Date
JPS635379A true JPS635379A (en) 1988-01-11

Family

ID=15417001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61146852A Pending JPS635379A (en) 1986-06-25 1986-06-25 Tft active matrix substrate

Country Status (1)

Country Link
JP (1) JPS635379A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134169A (en) * 1988-11-16 1990-05-23 Noboru Yoshimura Cancer treatment device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134169A (en) * 1988-11-16 1990-05-23 Noboru Yoshimura Cancer treatment device

Similar Documents

Publication Publication Date Title
US5684555A (en) Liquid crystal display panel
US7679693B2 (en) Liquid crystal display device and manufacturing method thereof
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
US7626646B2 (en) Substrate for display device and display device equipped therewith
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
US20040017521A1 (en) Active matrix type liquid crystal display apparatus
JP2003215599A (en) Liquid crystal display device
KR101791578B1 (en) Liquid crystal display
US20150055038A1 (en) Liquid Crystal Display Device
JP2001174818A (en) Liquid crystal display device
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR20170097259A (en) Display device and manufacturing method thereof
JPS6317432A (en) Plane display device
JP4065645B2 (en) Active matrix liquid crystal display device
US6958743B2 (en) Array substrate for liquid crystal display device having redundancy line and fabricating method thereof
KR20040061786A (en) Method for fabricating for an array substrate for In-Plane switching mode LCD
US11333946B2 (en) Display panel and display module
KR100943469B1 (en) Liquid crystal display device and method for fabricating the same
JPS635379A (en) Tft active matrix substrate
KR101056014B1 (en) Liquid crystal display device and manufacturing method thereof
KR101308454B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR101002337B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR101023718B1 (en) Liquid Crystal Display Device and method for fabricating the same
JPH0695142A (en) Liquid crystal display device
JPH0272329A (en) Liquid crystal display device