JPS63500347A - 零バイアス電圧で動作する検波器およびミキサダイオ−ドならびにその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 およびミキサダイオードならびにその製造方法肢−歪−分一■ 本発明は一般的にはマイクロ波およびミリ波への利用に有用な半導体ダイオード 検液器、とくにゼロバイアス電圧において高検波効率で動作する検出に関する。

また、ここに開示され、特許請求されるグイイオード対を形成することができ、 またゼロボルトバイアスで動作可能であり、さらに奇数次高調波混合積がほとん どない。

宜−景一孜一玉 の電流−電圧（１−Ｖ）特性の非線形領域にＤＣ動作点を設定するのが一般的で ある。通常、このＤＣバイアス電圧は０．７Ｖ程度であり、ダイオードは、この ＤＣバイアス電圧点から一方側の領域では導電性が高く、このＤＣバイアス電圧 から他方側の領域ではやや導電性が低い。

しかし、ダイオード検出器にＤＣバイアス電圧を要求することにおいていくつか の重大な欠点がある。第１に、電源と検出器ダイオードとの間にＤＣバイアス回 路を要求すること自体がコスト高となり、また検出器構造が複雑になる。第２に 、ＤＣバイアス電圧にともなっである量の雑音が発生し、この雑音によって感度 が低下し、検出のダイナミックレンジが減少する。第３に、バイアス電圧は熱に 敏感で、従って、ＤＣバイアス源の周囲温度の変化に応答して、ダイオードの■ −■特性上のＤＣバイアス動作点がしばしばシフトする。

同様に、ミキサダイオードを用いるときは、ミキサダイオード（単数または複数 ）の両端にＤＣバイアス電圧を印加し、これらダイオードのＩ−Ｖ特性上に所望 の動作点を設定するのが一般的である。このようなミキサダイオードの構造はた とえば米国特許第４４１０９０２においてマリク（Ｍａｌｉｃ）によって開示さ れている。しかしながら、マリクのミキサ構造では、基板中の不純物がその上の エピタキシャル層中に上方に向って移動し、器材中に異質的かつ好ましくないド ーピングが発生するという事実のために別の問題点が生じる。このドーピングに よってこれらのエピタキシャル層を横切って不均一に分布しまた異質の不純物プ ロフィルが生じ、このプロフィルによって素子の合成Ｉ−Ｖ特性の第１、第３象 限において似ていない且つ非対称のＩ−Ｖ曲線が生じる。

このような非対称のＩ−Ｖ特性のために結局、基本混合周波数の望ましくない奇 数次高調波信号が生じることになる。

マリクによって米国特許第４４１０９０２号によって開示された型式のミキサ構 造におけるこの異質ドーピングの問題のさらなる議論については、ユニメキシコ 州アルバカーキで１９８２年に開催されたガリウム砒素およびその関連混合物に ついての国際シンポジュームで提出された、Ｉｎ５ｔｉｔｕｔｅ　Ｐｈｙｓｉｃ ｓ　Ｃｏｎｆｅｒｅｎｃｅ、　５ｅｒｉａｌ　Ｎｏ　６５．　Ｃｈａｐｔｅｒ　 ３＋　ｐａｇｅ　１４９以下の”Ａ　５ｔａｄｙ　ｏｆ　５ｕｂｓｔｒａｔｅ　 ｅｆｆｅｃｔｓ　ｏｎ　ｐｌａｎａｒ　ｄｏｐｅｄ　ｓｔｒｕｃｔｕｒｅｓｏｆ 　ｇａｌｌｉｕｍ　ａｒｓｅｎｉｄｅ　ｇｒｏｗｎ　ｂｙ　ｍｏｌｅｃｕｌａｒ 　ｂｅａｍ　ｅｐｉｔａｘｙ’＋ａ題するｓ、ｃＰａ　Ｉｍａ　ｊｅｅｒ等によ る論文を参照するのがよい。

゛ダイオード検出の分野では、ゼロバイアスで動作する検出器ダイオ明らかであ る。たとえば、アナンドによる素子は、ある制御された態様で、半導体表面を金 属と反応させることを基礎としている。このような半導体表面の化学性は制御す るのが難がしく、この事実が素子の歩留りおよび結果物の再現性に影響すること は周知のことである。さらに、アナンドによる方法を使用し、ＧａＡｓより低い 電子速度を有し、したがってＧａＡｓより遅い速度で動作するシリコンにおいて のみ安定した障壁の高さが得られることが開示されたにすぎない。また、シリコ ンはＧａＡｓより高い寄生容量を有する。これによってシリコン素子の動作速度 がさらに遅くなる。

ｌ−ニー■−皿−丞 本発明の一般的な目的は、前述した従来技術の欠点を解消し、ゼロボルトバイア スにおいて高検波効率で動作する新規でかつ改良された検波器ダイオードを提供 することである。本発明のさらなる目的は、逆並列ミキシング・モードにおいて 、同一性のある逆極性に接続されたダイオード構造で動作するようになっており 、高度の対称性を有する■−シ特性を有し、奇数次の高調波の発生がほとんどな いダイオード構造を提供することである。したがって、この多機能ダイオード構 造は、華−ウエバ製造プロセスを用いて形成するのが好都合であり、好適実施例 において分子ビームエピタキシャル成長が用いられ、複数エピタキシャル層にお ける高い品質、高純度および精密な厚さ制御を達成する。完成したダイオード構 造は効率的な検出器ダイオードとして動作させてもよく、または同一性あるミキ サダイオードにより逆並列モードに接続し、奇数次高調波周波数の発生を防止す るのに必要な高度に対称性のある合成１−Ｖ特性を得るようにすることができる 。

これらの目的を実現するために、本発明者により新規且つ有用なダイオード構造 体が発見、開発された。この構造体は所定の厚さの半導料の薄い臨界層がエピタ キシャル形成される。この真性（または低濃度ドープ）層もまた、ダイオード構 造体の最適のＩ−Ｖ特性対称性を与えるために多数キャリアがほとんど存在しな いようになっていなければならない。反対導電型半導体材料の付加的層が薄い臨 界層に隣接してエピタキシャル形成される。この付加的層は、動作の間にキャリ アが完全になくならないように十分厚さと不純物濃度をもたなければならない。

この層はまた外部オーミック金属接触と前記ある導電型の薄い臨界エピタキシャ ル層の間に良好な障壁を提供する。上記層の全部が制御された分子ビームエピタ キシーの連続工程により、基板層上に形成される。

本発明の上記目的、利点および他の新規な特徴は添付図面についての次の説明に おいてよりよく理解できるであろう。

×　の　“　な　ｉ″　Ｈ 第１Ａ図および第１Ｂ図は本発明によるダイオード素子の基本構造を示した図、 第２Ａ図および第２Ｂ図は本発明によるダイオード素子のいくつかの層を横切っ て生ずる多数キャリア電位障壁を示した図、第Ｃ図および第２Ｄ図は順方向およ び逆方向バイアス状態において、第２Ａ図のダイオード素子を横切って生ずる多 数キャリア電位を示した圓、第３Ａ図から第３Ｄ図は本発明によるダイオード素 子の他の実施例を示した図、第４Ａ図はダイオード検波回路を示した図、第４Ｂ 図は本発明によるダイオード素子を用いたＩ−Ｖ特性を示した図、第５Ａ図は逆 並列ダイオードミキサ対を示した図、第５Ｂ図は本発明によるミキサダイオード を用いた逆並列ダイオードのＩ−Ｖ特性図である。

■　を　る　ｑし五（」３ 第１Ａ図および第１Ｂ図において、ダイオード構造体は参照番号１０で一般的に 示され、通常抵抗率が１０’〜１０８オ一ムｃｍで厚さが８〜１０ミル（８〜１ ０Ｘ２．５４Ｘ１／１００１００Ｏの半絶縁性ガリウム砒素（ＧａＡｓ）　１２ を含む。通常厚さが５０００人で約１０′８シリコンドーパント原子／ｄのドー ピング濃度を有するＮ形エピタキシャル層１４が基板上に被着される。次の被着 １’ｉ１６は厚さが約３０００人の真性（または“■”）層で、通常、約１０′ ４ドーパント原子／ｄのドーピング濃度を存している。

真性層１６はその上部表面に被着されたエピタキシャル材料の薄いＰ形Ｎ１８を 有し、このＰ形層１日はまた臨界層とも称される。層１８は厚さなっている０層 １８のドーパント濃度は約８Ｘ１０”ベリリウム原子／ｄである。上部Ｎ形層２ ０がＰ形ｊｉｆ１８の上部層に図示のようにエピタキシャル被着され、この上部 層２０は厚さが通常約３０００人で、約５Ｘ１０”シリコン原子／己のキャリア 濃度を有する。

ここに述べた構造体の半導体材料の導電型は、限定的ではなく、このような導電 形は、全て分子ビームエピタキシャル（ＭＢＥ）被着プロセスを用いて形成する のが望ましいこれらの構造物に対して達成できるポテンシャル障壁高さ範囲を決 定するにすぎない。このような公知でかつ商業的に利用可能なコンピュータ制御 のＭＢＥプロセス（方法）は、現在利用可能なエピタキシャル・プロセスにおい て、最も再現性のあるＮ厚制御およびドーピング均一性を現に与えることができ る点において好ましい。臨界層１８は厚さが２５〜１４０人の範囲であってよい が、±５人の最大許容公差で４０〜５０人の厚さが望ましい。

ここに開示され、特許請求された素子を構成する際に用いた？ＩＢＥ最良モード プロセスでは、シリコンとベリリウムとが、それぞれＮおよびＰ形ドーピングの ために、ＭＢＥエビシステムにおいて使用された。

本発明に従ってＭＢＥエピタキシャル被着を実施する現在公知の最良のモードは 、Ｈｅｗｌｅｔｔ　Ｐａｃｋａｒｄ　ＨＰ１００Ｏコンピュータによって得られ るＭＢＥシャッタ制御と、カリフォルニア州パロアルトのＶＡＲＩＡＮ　ＡＳＳ ＯＣＩＡＴＥＳから発売されているＶＡＲＩＡＮ　ＧＥＮ−２型工ピタキシヤル 反応器とを用いることである。便宜上、第１Ａ図の素子構造に対する種々の層厚 （または範囲）およびドーピングレベルの一覧表が下に掲げられている。しかし 、これらのドーピングレベルおよび厚さは第３Ａ図〜第３Ｄ図を参照して後述す る素子の対応する層にも同様にあてはまる。

層　厚さ　ドーピング濃度 １４　５０００人　１０１８シリコン原子／ｃ＋Ｊ１６　３０００人　１０Ｉ４ 原子／ｄ １８２５〜１４０人　８＃ＩＱＩＩＩＢｅ原子／ｄ２０　３０００人　５（＋Ｑ ＩＩ！シリコン原子／ｃＴＩＭＢＥ技術を更に議論するためには、ジョーシア州 アトランタのＧｅｏｒｇｉａＩｎｓｔｉｔｕｔｅ　ｏｆ　Ｔｅｃｈｎｏｌｏｇｙ のＪｏｈｎ　Ｒ，Ａｎｔｈｕｒ他６〜７名によって１９８３年１０月に編集され 、二ｓ、−ヨークのＡｍｅｒｉｃａｎ　Ｉｎ５ｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉ ｃｓによるＡｍｅｒｉｃａｎ　Ｖａｃｕｕｍ　５ｏｃｉｅｔｙに対し１９８４年 出版されたＰｒｏｃｅｅｄ　ｉｎｇｓｏｆ　ｔｈｅ　Ｆｉｇｔｈ　Ｍｏ１ｅｃｕ ｌａｒ　Ｂｅａｔａ　Ｅｐｉｔａｘｙ　Ｗｏｒｋｓｈｏｐを参照できる。

第１Ａ図の半導体素子は多数キャリアとして電子を有しているが、Ｎ層がＰ層に 変更されれば、逆に、多数キャリアは正孔となる。オーミックすなわち非整流性 接触２２および２４が第１Ａ、　Ｂ図においてそれぞれＮ形層２０および１４に 付加される。このダイオード構造は、側壁輪郭が図示のようにＮＦｔ１４上でオ ーミック接触２４がら物理的に分離してメサ状構造にエッチされる。しかし、導 電性基板１２が半絶縁性基板材料の代りに用いられる場合には、Ｎ層１４を省略 し、真性層１６をその提案された（または代替の）導電基板材料（図示せず）の 直上に配置することができる。第１Ｂ図のＮＰＩ構造部の正確なメサ型形状は、 メサエンチング、イオンミリングまたは他の類似の公知の加工方法によって決定 されてよい。

ダイオード構造体の上記半導体層の適切な厚さおよびドーピングレベルは本素子 の最適動作にとって重要である。最上層２ｏは動作中に多数キャリアが完全には なくならないように十分な厚さが必要であり、またオーミック接触２２（合金化 中に最上Ｎ層に一部拡散する）と薄い臨界Ｐ層１８の間に適当な障壁を提供する ように十分な厚さでなければならない。Ｎ層２０のドーピングレベルが十分に高 ければ、非合金化接触を用いることができ、その金属の拡散は問題とならない、 Ｐ形層１８の厚さおよび不純物ドーピングレベルおよび最上Ｎｉ２Ｏの不純物ド ーピングレベルは層１８と２０の間のＰＮ接合におけるポテンシャル障壁の高さ を決定することになる。この条件は上に挙げたマリクの米国特許第４４１０、９ ０２号のプレーナドープ障壁ダイオード（ここではポテンシャル障壁高さは２層 ドーピング、Ｐ層厚さおよびそこで用いられた２個の真性層の厚さによって決定 される）とは全く異なる。第１Ａ図および第１Ｂ図における２層１８は多数キャ リアがほぼな（なるように十分薄い必要がある。また真性または低濃度ドープ層 １６は、ダイオードのＩ−Ｖ特性に最適な対称性を与えるように、多数キャリア がかなりなくなっていなければならない。

底部Ｎ層１４の厚さおよびドーピングレベルは、この層に対して良好なオーミッ ク接触がなされる限り、またこの層が十分に厚く、また十分にドープされて０． ５〜１０Ω程度の低直列抵抗を与える限り重要でない、実際、これらの素子は導 電性基板上に製造することもでき、この場合には底部のＮ層１４は必要とされな い。

第２Ａ図〜第２Ｄ図は本発明によるダイオード構造の動作を示すものである。第 ２Ａ図の点を含む部分はゼロバイアスでの種々のエピタキシャル層の空乏領域を 示し、第２Ｂ図は素子構造を水平に横切る、変化する多数キャリアポテンシャル 勾配を示す。真性層１６は、素子構造の他のいずれの領域と比較しても厚さが大 きく、抵抗が高いので、ポテンシャル降下の大部分はこの領域１６を横切って生 じる。順方向バイアスでは、最上層２０の空乏領域は底部Ｎ層１４の空乏領域を 犠牲にして成長し、それによって底部Ｎ層１４は最上Ｎ層に対して自己のポテン シャルを増大させるようになる。この特性によって電子が領域１４から領域２０ へ流れるようになる。

第２Ｃ図は順方向バイアス状態においてダイオード構造を横切る増大する多数キ ャリアポテンシャルを示し、第２Ｄ図は逆方向バイアス状態においてダイオード 構造を横切る増大する多数キャリアポテンシャルを示す。順方向バイアスと逆方 向バイアスとの違いは、逆方向バイアスにおいては同じ電流を達成するには、よ り高い電圧を必要とするということである。何故ならば電圧の大部分が真性層１ ６を横切って降下するからである。印加電圧のほんの一部だけが層２０のポテン シャルを変化させるのに利用され、他方、印加電圧の大部分が層１４のポテンシ ャルを変化させるのに利用される、他方印加電圧の大部分が層１４のポ示され、 それらは本発明の別の実施例である。これら実施例は全てポテンシャル障壁−ｑ ・ΦＢを確立する（ｑは電子の電荷）ように動作する。

この−ｑ・ΦＢの値はゼロ電圧と半導体バンドギャップの間のどこかにある。

第３Ａ図では、臨界Ｐ層は真性Ｎ（第１Ｂ図）の上側からその底面に移動され、 この層は素子の真性層と底部Ｎ形層とを分離する。

第３Ｂ図では、ダイオード構造は、底部Ｎ形層を除去し、図示のようにＮ形翼電 性基板上に直接に真性層を直接配置するように変形されている。

第３Ｃ図では第３Ａ図のいくつかの層の導電形および垂直形状が反転され、図示 のように臨界層は最上Ｐ形層と真性層の間に配置されたＮ形層となっている。

最後に、第３Ｄ図では、第３Ａ図の層の導電形は図示のように極性が反転されて いる。

量−ｑ・ΦＢは、上記素子のＰＮ接合におけるポテンシャル障壁に打ち勝ち、し たがってこれらの素子を完全な導電状態にターンオンするためのゼロバイアス障 壁高さ　（ボルト単位）である。たとえば第２Ａ図および第２Ｂ図では、この障 壁高さはゼロと半導体バンドギャップの間のどこかにあるポテンシャルで、通常 、約０．２５ボルトである。この構造に対しては、次のような式が成立する。

ここで、ｅ３は半導体材料の誘電定数、ＮＡはＰ″臨界層１８のドーピング濃ダ 　イ　オ　−　ド　シ喘− 第４Ａ図および第４Ｂ図は、入力インピーダンス整合抵抗Ｒ（通常約５０Ω）、 ダイオードＤおよび周知の検大原理に従がってそれを横切る検泉電圧勾絡線を生 成する出力容量Ｃを含む従来のダイオード検夜回路を示す。周知のように、ダイ オードＤの検波効率は第４Ｂ図に示されるようなそれのＩ−ｖ特性の非対称性の 程度に正比例する。従って、従来の典型的な検我器ダイオードは第４Ｂ図の点線 で示された曲線によって示されるようなＩ−Ｖ特性を有し、ゼロバイアスで約６ ００，０００Ωの非常に大きなビデオ抵抗（Ｒｖ）を有する。このビデオ抵抗Ｒ ｖは一般に最大の検攻感度のためには、１０００Ω程度でなければならないとさ れているので、これらの従来の検破器ダイオードはビデオ抵抗１０００Ωまで減 少するために通常約０．７ｖまでＤＣバイアスされる。

しかし、本発明のＩ−Ｖ特性である実線のｄＩ／ｄＶ曲線によって示されるよう に、本発明においてはゼロボルトＤＣバイアスでのビデオ抵抗は約１０００Ωで あり、したがって別にＤＣバイアスを印加する必要はない。

これらの従来のダイオードとの比較は、１０−　”ファラッド程度の接合容量（ 最小値）を維持するのに必要な約２０μ２のアノード表面をもつ同一の非常に小 さなダイオード領域に基づいていることが理解されるべきである。

ダイオード・ミキシング 本発明によるダイオード構造体がミキサ回路において用いられる場合、２個の同 一の素子は第５Ａ図に示される様に、並列且つ逆極性に接続される。この接続は 「逆並列」ミキシング動作モードとして知られている。このような逆並列ダイオ ード回路で逆極性にダイオードを接続することは技術的に周知であり、本発明に よって得られる利点は、共通の半導体ウェーハ上に並んで製造された２つのほぼ 同じミキサダイオードはほぼ同しＩ−Ｖ特性を有するということである。したが って、並列に接続されたこれら２つの同一ダイオードの全体のＩ−Ｖ特性は第５ Ｂ図に示されるような完全に対称性のある曲線であり（その第１象限は第３象限 と同じである）、基本混合周波数の奇数次高調波との混合が完全に除去される。

この特徴は素子雑音を低減させる効果を有し、スペクトラム・アナライザへの非 常に小さな入力信号が検出可能となる。さらに、混合積の数は減少するから、所 望の混合積を特定することが更に簡単になる。本発明による逆並列ダイオードミ キサ対のＩ−Ｖ特性の完全な対称性は、上記マリク構造からは得られない。マリ ク構造では、前述した異質でかつ望ましくない不純物ドーピングが生ずるからで ある。

こうして、新規かつ改良された半導体素子が広帯域非バイアス検出器として用い られるとき、市販のいずれの類似の素子よりも５ｄＢ太きいダイナミックレンジ と改良された平坦さを有することが明らかになった。この素子の動作領域はＤＣ から１１０ＧＨｚであることがわかったが、さらに高い動作周波数も期待できる 。

この素子が高次の高調波（第１０次高調波より大きい）ミキサとしてミリ波周波 数において逆並列ミキサ構成で用いられる場合には、ＤＣバイアスは要求されな いで、導波管帯にわたって現状の変換効率を得ることができる。この事実はＷ帯 （１１０ＧＨｚ）を通して明らかになった。

今回、市販されている他のミキサはこれらミリ波帯にわたって効率的な混合を得 るには可変のＤＣバイアスを必要とする。

本発明はＧａＡｓを使用することに限定されるものではな（％　ＧａＰ、ＩｎＧ ａＡｓや他の同様の半導体材料を用いて実現でき、または一定の応用でシリコン の遅い速度が許容できる場合はシリコンエピタキシーでさえも実施できる。

最後に、本発明はＭＢＥエピタキシャル法を用いることに限定されないで、均一 なドーピング濃度で±２５人のエピタキシャル成長を繰返し制御できる他のエピ タキシャル法を用いることもできる。このような制御と均一性は当業者に公知で 利用可能な現状の有機金属気相エピタキシャル（ＯＭＶＰＥ）法を用いて達成で きる。

上の１　可２ 本発明は、特に、広範囲のダイオード・ミキシング、検我動作を使用するミリ波 型の電子装置に利用される。

国際調査報告 Ｉ＋ｕ普＋ｎａ＋＋ａｎａｌ＾Ｈ１＋ｕむ”’＝１−ｒ豐丁−／ｅｓ８６１０１ ４４５

Claims (24)

【特許請求の範囲】
1. １．所定の厚さと所定の不純物濃度を有し、多数キャリアが実質的になくなって いる真性または実質的に真性な第１半導体層と、前記第１半導体層の一表面上に 形成され、多数キャリアが実質的になくなるように十分な薄さと不純物濃度を有 する薄い層と、前記薄い層上に形成され、前記薄い層からの金属不純物をシール ドするのに十分な厚さを有する前記薄い層とは反対導電型の第２半導体層と、前 記第２半導体層上に形成した第１オーミック接点と、前記第１半導体層と電気的 に接触している導電基板または半導体基板上に形成した第２オーミック接点とよ り成るダイオード構造体。
2. ２．前記半導体物質の層は、正確に制御された分子線エピタキシャル法によって 形成される請求の範囲第１項記載のダイオード構造体。
3. ３．前記薄い層の厚さは２５〜１４０Ａの範囲である請求の範囲第１項記載のダ イオード構造体。
4. ４．前記第１半導体層の厚さは、５００〜１５０００Ａの範囲である請求の範囲 第３項記載のダイオード構造体。
5. ５．前記第２半導体層の厚さは、約３０００Ａである請求の範囲第４項記載のダ イオード構造体。
6. ６．前記第１半導体層、前記薄い層および前記第２半導体層のドーピングレベル は、それぞれ約１０１４原子／ｃｍ２、約８×１０１８原子／ｃｍ２、約５×１ ０１８原子／ｃｍ２である請求の範囲第５項記載のダイオード構造体。
7. ７．前記第１半導体層、前記薄い層および前記第２半導体層は分子線エピタキシ ーを用いて形成される請求の範囲第６項記載のダイオード構造体。
8. ８．入力信号に比例する包絡線電圧を発生する出力回路をもつ検波回路中に、請 求の範囲第１項記載のダイオード構造体を使用してマイクロ波またはミリ波信号 を検出する方法。
9. ９．請求の範囲第１項記載のダイオード構造体を２個逆極性に並列接続して、ほ ぼ対称なＩ−Ｖ特性を得、マイクロ波またはミリ波信号をミキシングし、入力信 号の基本周波数の奇数高調波の発生を実質的に除去したミキシング方法。
10. １０．次の（イ）〜（ホ）の工程を含み、零ＤＣ電圧バイアスで高い検出効率を もって動作し、または零ＤＣ電圧バイアスで、奇数次高調波混合積を発生しない ミキサダイオードとして動作するダイオード構造体を製造する方法。 （イ）所定の厚さと所定の不純物濃度を有し、実質的に多数キャリアがなくなっ ている真性または実質的に真性な第１半導体層を提供すること。 （ロ）２５〜１４０Ａの厚さを有し、多数キャリアが実質的になくなるのに十分 な不純物濃度を有するある導電型の薄い層を、前記第１半導体層の表面上にエピ タキシャル形成すること。 （ハ）前記薄い層からの金属不純物をシールドするのに十分な厚さを有し、前記 簿い層の表面上に前記薄い層とは反対導電型の第２半導体層を形成すること。 （ニ）前記第２半導体上に第１オーミック接点を形成すること。 （ホ）前記第１半導体層と電気的に接触している導電基板または半導体基板上に 第２オーミック接点を形成すること。
11. １１．前記半導体物質の層は、正確に制御された分子線エピタキシャル法によっ てエピタキシャル形成される請求の範囲第１０項記載の製造方法。
12. １２．次の（イ）〜（ハ）を含み、ＮＰＩＮまたはＰＮＩＰダイオード構造体の 電位障壁高さを最小化する工程。 （イ）前記ダイオード構造体の真性またはＩ層を多数キャリアにつき空乏化また は実質的に空乏化すること。 （ロ）前記Ｉ層上に薄いＰまたはＮ層を形成し、且つ多数キャリアを空乏化する こと。 （ハ）前記薄いＰまたはＮ層の表面上に、前記薄いＰまたはＮ層からの金属不純 物をシールドするのに十分な厚さをもつＮまたはＰ層をそれぞれ形成すること。
13. １３．前記薄い層は２５〜１４０Ａの範囲の厚さで形成される請求の範囲第１２ 項記載の工程。
14. １４．前記真性または１層は５００〜１５０００Ａの範囲の厚さで形成される請 求の範囲第１３項記載の工程。
15. １５．前記真性層および前記薄い層のドーピングレベルはそれぞれ約１０１４原 子／ｃｍ２約１０１８〜１０１９原子／ｃｍ２とされる請求の範囲第１４項記載 の工程。
16. １６．前記真性層、前記薄い層および前記ＮまたはＰ層は分子線エピタキシャル 法を用いて形成される請求の範囲第１２項記載の工程。
17. １７．前記真性層、前記薄い層および前記ＮまたはＰ層は分子線エピタキシャル 法により形成される請求の範囲第１３項記載の工程。
18. １８．前記真性層、前記薄い層および前記ＮまたはＰ層は分子線エピタキシャル 法により形成される請求の範囲第１４項記載の工程。
19. １９．前記真性層、前記薄い層および前記ＮまたはＰ層は分子線エピタキシャル 法により形成される請求の範囲第１５項記載の工程。
20. ２０．前記ＰＮＩＰまたは前記ＮＰＩＮ層はガリウムヒ素、ガリウムリン、また はインジウム・ガリウムヒ素で成る請求の範囲第１９項記載の工程。
21. ２１．ＮＰＩＮまたはＰＮＩＰ層構造で構成され、零ボルトと半導体バンドギャ ップ電圧との中間の最小電位障壁高さを有し、Ｉまたは真性層は多数キャリアが 実質的になくなっており、そして中間ＰまたはＮ層は２５〜１４０Ａの厚さであ り且つ多数キャリアが実質的になくなっているダイオード構造体。
22. ２２．前記真性層の厚さは５００〜１５０００Ａの範囲にある請求範囲第２１項 記載のダイオード構造体。
23. ２３．前記真性層および前記中間ＰまたはＮ層の不純物濃度は、それぞれ約１０ １４原子／ｃｍ２、約１０１８〜１０１９原子／ｃｍ２である請求の範囲第２２ 項記載のダイオード構造体。
24. ２４．前記ＰＮＩＰ層または前記ＮＰＩＮ層はガリウムヒ素、ガリウムリンまた はインジウム・ガリウムヒ素より成る請求の範囲第２３項記載のダイオード構造 体。