JPS6348010A - ジヨセフソン高電圧信号出力回路 - Google Patents
ジヨセフソン高電圧信号出力回路Info
- Publication number
- JPS6348010A JPS6348010A JP61191380A JP19138086A JPS6348010A JP S6348010 A JPS6348010 A JP S6348010A JP 61191380 A JP61191380 A JP 61191380A JP 19138086 A JP19138086 A JP 19138086A JP S6348010 A JPS6348010 A JP S6348010A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- josephson
- gate
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はジョセフソン高電圧信号出力回路に関し、特に
ジョセフソン回路の出力信号を半導体集積回路へ伝達す
るインタフェース回路に関する。
ジョセフソン回路の出力信号を半導体集積回路へ伝達す
るインタフェース回路に関する。
従来、ジョセフソン接合を用いたゲー１へ回路として、
抵抗を介して信号電流を負荷回路に注入する抵抗結合型
論理回路や、信号電流が作る磁界によってジョセフソン
接合回路をスイッチさせる磁界結合型回路等の種々の回
路方式が知られている。しかし、ジョセフソン接合装置
から半導体論理回路等の異種論理回路へ信号を出力する
方式に関しては、論理振幅の差が２桁程度以上生じるた
め、特開昭５３−１４５５４９号公報に示されている様
な電圧を増幅する回路手段が必要となる。
抵抗を介して信号電流を負荷回路に注入する抵抗結合型
論理回路や、信号電流が作る磁界によってジョセフソン
接合回路をスイッチさせる磁界結合型回路等の種々の回
路方式が知られている。しかし、ジョセフソン接合装置
から半導体論理回路等の異種論理回路へ信号を出力する
方式に関しては、論理振幅の差が２桁程度以上生じるた
め、特開昭５３−１４５５４９号公報に示されている様
な電圧を増幅する回路手段が必要となる。
第２図は、特開昭５３−１４５５４９号公報に示されて
いる従来のジョセフソン論理装置と異種の論理回路との
結合回路の回路図である。ｎ個のシミ１セフソンゲート
Ｊ１〜Ｊ、からなるジョセフソングー１〜回路は、グー
１〜電流１８により臨界電流値以下にバイアスされてい
る。ジョセフソ】ゲートＪ１〜Ｊｎの入力信号線は全て
直列接続されてゲー１へ回路の入力信号線１１となって
いる。
いる従来のジョセフソン論理装置と異種の論理回路との
結合回路の回路図である。ｎ個のシミ１セフソンゲート
Ｊ１〜Ｊ、からなるジョセフソングー１〜回路は、グー
１〜電流１８により臨界電流値以下にバイアスされてい
る。ジョセフソ】ゲートＪ１〜Ｊｎの入力信号線は全て
直列接続されてゲー１へ回路の入力信号線１１となって
いる。
ジョセフソンゲート回路の両端Ｘ、、Ｘ２から、半導体
論理回路等の異種の論理回路への出力信号が取り出され
ている。
論理回路等の異種の論理回路への出力信号が取り出され
ている。
第３図は従来のジョセフソンゲート回路の１個のジョセ
フソンゲートの一例の斜視図であり、第４図はジョセフ
ソンゲートのしきい優待性を示した特性図である。１個
のジョセフソンゲートは、基部電極３１と、対向型＆３
２と、超伝導トンネル障壁３３と、入力信号線３４とか
ら構成されている。本ジョセフソンゲート回路は、入力
信号線の電流Ｉ ＩＴにより第４図に示すように、ジョ
セフソン接合の臨界電流値ＩＣが変化する。従って、成
るバイアス条件■６の下に十分大きな入力信号電流ＩＨ
を印加すると、ジョセフソンゲートは電圧状態にスイッ
チする。ここでジョセフソン接合の形状を１９８０年発
行のアイビーエム・ジャーナル・オブ・リサーチ・アン
ド・ディベロプメン） （ＩＢＭ Ｊｏｕｒｎａ
ｌ ｏｒ Ｒｅ５ｅａｒａｃｂ ａｎｄ
Ｄｅｖｅｌｏｐｍｅｎｔ））誌、第２４巻、第２号
、第１５７頁に記載されている様に、正弦波形状とする
ことにより、サイドローブ部４２．４３の臨界電流値ｒ
ｃの大きさを最大の臨界電流値■、のたとえば２％以下
にすることができる。サイドローブ部４２．４３のＩＣ
の大きさを小さくする程、多数個直列接続されたジョセ
フソンゲートの電圧状態への転移をより完全に行うこと
ができることが知られている。即ち、サイドローブ部の
ＩＣが小さいと第２図のジョセフソンゲート回路の、１
１〜Ｊｎが入力信号電流Ｉ １１により全て電圧状層へ
スイッチする。
フソンゲートの一例の斜視図であり、第４図はジョセフ
ソンゲートのしきい優待性を示した特性図である。１個
のジョセフソンゲートは、基部電極３１と、対向型＆３
２と、超伝導トンネル障壁３３と、入力信号線３４とか
ら構成されている。本ジョセフソンゲート回路は、入力
信号線の電流Ｉ ＩＴにより第４図に示すように、ジョ
セフソン接合の臨界電流値ＩＣが変化する。従って、成
るバイアス条件■６の下に十分大きな入力信号電流ＩＨ
を印加すると、ジョセフソンゲートは電圧状態にスイッ
チする。ここでジョセフソン接合の形状を１９８０年発
行のアイビーエム・ジャーナル・オブ・リサーチ・アン
ド・ディベロプメン） （ＩＢＭ Ｊｏｕｒｎａ
ｌ ｏｒ Ｒｅ５ｅａｒａｃｂ ａｎｄ
Ｄｅｖｅｌｏｐｍｅｎｔ））誌、第２４巻、第２号
、第１５７頁に記載されている様に、正弦波形状とする
ことにより、サイドローブ部４２．４３の臨界電流値ｒ
ｃの大きさを最大の臨界電流値■、のたとえば２％以下
にすることができる。サイドローブ部４２．４３のＩＣ
の大きさを小さくする程、多数個直列接続されたジョセ
フソンゲートの電圧状態への転移をより完全に行うこと
ができることが知られている。即ち、サイドローブ部の
ＩＣが小さいと第２図のジョセフソンゲート回路の、１
１〜Ｊｎが入力信号電流Ｉ １１により全て電圧状層へ
スイッチする。
従って、Ｘ、、Ｘ２間には、ギャップ電圧■８のｎ倍の
電圧が発生する。即ち、異種論理回路への出力電圧がｎ
倍に増幅されることを示している。
電圧が発生する。即ち、異種論理回路への出力電圧がｎ
倍に増幅されることを示している。
しかしながら、上述した従来のジョセフソン高電圧信号
出力回路において、異種論理回路へ出力する電圧振幅を
大きく取る必要があるため、ジョセフソンゲート回路は
ラッチモードで動作させる必要があった。なぜなら、非
ラツチモードでジョセフソンゲ−１・回路を動作させる
と、各ジョセフソンゲ−１・はギャップ電圧のおよそ１
／１０以下の電圧しか出力しないため、ジョセフソンゲ
ートを多数個直列接続しても十分な電圧振幅を得ること
ができないからである。よって、十分な電圧振幅を、非
ラツチモードで動作するジョセフソ〉・ゲート回路を用
いて得るためには、１０倍以上多数のジョセフソンゲー
トを直列接続しなければならない。たとえば、ジョセフ
ソンゲートの論理電圧振幅を５ｍＶ、異種論理回路の電
圧振幅を０．２Ｖとすると第２図の従来方式では５０個
程度のジョセフソンゲートを必要とする。これを、非ラ
ツチモードで動作するジョセフソンゲートで実現しよう
とすると、約５００個のジョセフソンゲートが必要とな
り、製造上も回路動作上も実現が非常に困難となる。
出力回路において、異種論理回路へ出力する電圧振幅を
大きく取る必要があるため、ジョセフソンゲート回路は
ラッチモードで動作させる必要があった。なぜなら、非
ラツチモードでジョセフソンゲ−１・回路を動作させる
と、各ジョセフソンゲ−１・はギャップ電圧のおよそ１
／１０以下の電圧しか出力しないため、ジョセフソンゲ
ートを多数個直列接続しても十分な電圧振幅を得ること
ができないからである。よって、十分な電圧振幅を、非
ラツチモードで動作するジョセフソ〉・ゲート回路を用
いて得るためには、１０倍以上多数のジョセフソンゲー
トを直列接続しなければならない。たとえば、ジョセフ
ソンゲートの論理電圧振幅を５ｍＶ、異種論理回路の電
圧振幅を０．２Ｖとすると第２図の従来方式では５０個
程度のジョセフソンゲートを必要とする。これを、非ラ
ツチモードで動作するジョセフソンゲートで実現しよう
とすると、約５００個のジョセフソンゲートが必要とな
り、製造上も回路動作上も実現が非常に困難となる。
以上のことから、従来のジョセフソン高電圧出力回路は
、ラッチモードで動作させなければならない。従って、
従来のジョセフソン高電圧出力回路は動作後ゲート電流
Ｉ８を零にすることにより初期状態にもどす必要があっ
た。即ちゲート電流Ｉｇはパルス波形で供給される必要
があった。しかしながら、０，２Ｖ以上の電圧を発生す
るゲート電ａ Ｉ ｇをパルス波形で駆動することは、
周波数が低い場合は容易であるが、周波数が高くなると
非常に難しくなる。即ち、従来方式のジョセフソン高電
圧出力回路は、回路を初期状態ヘリセットする必要から
、回路の動作速度に限界が生じ十分な高速動作が行えな
いという問題があった。しかも、高電圧出力回路は、一
つの装置において多数個必要であることから、前述のパ
ルス波形電流供給電源は多大の電流が必要とされる。従
って、多数個のパルス波形供給回路、もしくは大出力の
パルス波形供給回路が必要となり、装置のコストを増大
させていた。
、ラッチモードで動作させなければならない。従って、
従来のジョセフソン高電圧出力回路は動作後ゲート電流
Ｉ８を零にすることにより初期状態にもどす必要があっ
た。即ちゲート電流Ｉｇはパルス波形で供給される必要
があった。しかしながら、０，２Ｖ以上の電圧を発生す
るゲート電ａ Ｉ ｇをパルス波形で駆動することは、
周波数が低い場合は容易であるが、周波数が高くなると
非常に難しくなる。即ち、従来方式のジョセフソン高電
圧出力回路は、回路を初期状態ヘリセットする必要から
、回路の動作速度に限界が生じ十分な高速動作が行えな
いという問題があった。しかも、高電圧出力回路は、一
つの装置において多数個必要であることから、前述のパ
ルス波形電流供給電源は多大の電流が必要とされる。従
って、多数個のパルス波形供給回路、もしくは大出力の
パルス波形供給回路が必要となり、装置のコストを増大
させていた。
本発明の目的は、上述の問題を解決し、高速で動作する
ジョセフソン高電圧信号出力回路を提供することにある
。
ジョセフソン高電圧信号出力回路を提供することにある
。
本発明の他の目的は、高電圧信号出力回路の電源供給回
路を簡単にし、装置のコストを低下することにある。
路を簡単にし、装置のコストを低下することにある。
本発明のジョセフソン高電圧出力回路は、少くとも１個
の信号入力手段を有し複数個直列接続されたジョセフソ
ンゲートから成る第１のジョセフソンゲート回路と、前
記第１のジョセフソンゲート回路に直列接続されたイン
ダクタと、前記第１のジョセフソンゲート回路とインダ
クタから成る回路に並列接続され、少くとも１個の信号
入力手段を有し複数個直列接続されたジョセフソンゲー
トから成る第２のジョセフソンゲート回路と、前記第２
のジョセフソンゲート回路に並列接続されたゲート電流
供給手段とから構成される。
の信号入力手段を有し複数個直列接続されたジョセフソ
ンゲートから成る第１のジョセフソンゲート回路と、前
記第１のジョセフソンゲート回路に直列接続されたイン
ダクタと、前記第１のジョセフソンゲート回路とインダ
クタから成る回路に並列接続され、少くとも１個の信号
入力手段を有し複数個直列接続されたジョセフソンゲー
トから成る第２のジョセフソンゲート回路と、前記第２
のジョセフソンゲート回路に並列接続されたゲート電流
供給手段とから構成される。
ゲート電流供給手段からジョセフソンゲート回路にゲー
ト電流Ｉ６が供給される。ゲート電流Ｉ８が第２のジョ
セフソンゲート回路へ流れている状態を初期状態とする
。この状態で第２のジョセフソンゲート回路の信号入力
手段へジョセフソン接合装置の最終段からの出力信号が
入力されると、第２のジョセフソンゲート回路は電圧状
態ヘスイッチする。従って、ゲート電２Ｗ Ｉ ｇは、
第２のジョセフソングー１〜回路から第１のジョセフソ
ンゲート回路と、インダクタ及び異種論理回路の入力端
部へ出力される。ここでインダクタのインダクタンスは
、異種論理回路の入力端部の負荷インピーダンスより十
分大きく設定しておく。よって、ゲート電流Ｉ８は、第
２のジョセフソンゲ−１・回路のスイッチにより、大部
分異種論理回路の入力端部へ出力される。その後、異種
論理回路の入力端部へ出力されたゲート電流は、インダ
クタのインダクタンスと、異種論理回路の入力端部のイ
ンピーダンスで定まる時定数で零に向って減衰する。一
方、インダクタを流れる電流は前記時定数でＩｇまで増
大する。即ち、ゲート電流■８は最初異種論理回路へ出
力され、その後、前述の時定数で異種論理回路の入力端
部からインプラの方へ転送される。最終的には全てのゲ
ー１へ電流がインダクタ側に転送される。従って、異種
論理回路の入力端部には前記出力電流によりパルス状の
高電圧の電圧信号が得られる。この高電圧の電圧信号に
より異種論理回路が動作する。高電圧の電圧信号の最大
振幅は、はぼ第２のジョセフソンゲート回路が発生する
電圧振幅と等しく、単一のジョセフソンゲ−１・のギャ
ップ電圧のほぼｎ ＠（ｎは第２のジョセフソンゲート
回路のゲート数である）となる。なお、異種論理回路の
入力端部の電圧は、出力電流がインダクタ側へ転送され
るに従って零となる。以上のことから、本実施例はジョ
セフソン論理装置の出力電圧を約９倍に増幅することが
できる。
ト電流Ｉ６が供給される。ゲート電流Ｉ８が第２のジョ
セフソンゲート回路へ流れている状態を初期状態とする
。この状態で第２のジョセフソンゲート回路の信号入力
手段へジョセフソン接合装置の最終段からの出力信号が
入力されると、第２のジョセフソンゲート回路は電圧状
態ヘスイッチする。従って、ゲート電２Ｗ Ｉ ｇは、
第２のジョセフソングー１〜回路から第１のジョセフソ
ンゲート回路と、インダクタ及び異種論理回路の入力端
部へ出力される。ここでインダクタのインダクタンスは
、異種論理回路の入力端部の負荷インピーダンスより十
分大きく設定しておく。よって、ゲート電流Ｉ８は、第
２のジョセフソンゲ−１・回路のスイッチにより、大部
分異種論理回路の入力端部へ出力される。その後、異種
論理回路の入力端部へ出力されたゲート電流は、インダ
クタのインダクタンスと、異種論理回路の入力端部のイ
ンピーダンスで定まる時定数で零に向って減衰する。一
方、インダクタを流れる電流は前記時定数でＩｇまで増
大する。即ち、ゲート電流■８は最初異種論理回路へ出
力され、その後、前述の時定数で異種論理回路の入力端
部からインプラの方へ転送される。最終的には全てのゲ
ー１へ電流がインダクタ側に転送される。従って、異種
論理回路の入力端部には前記出力電流によりパルス状の
高電圧の電圧信号が得られる。この高電圧の電圧信号に
より異種論理回路が動作する。高電圧の電圧信号の最大
振幅は、はぼ第２のジョセフソンゲート回路が発生する
電圧振幅と等しく、単一のジョセフソンゲ−１・のギャ
ップ電圧のほぼｎ ＠（ｎは第２のジョセフソンゲート
回路のゲート数である）となる。なお、異種論理回路の
入力端部の電圧は、出力電流がインダクタ側へ転送され
るに従って零となる。以上のことから、本実施例はジョ
セフソン論理装置の出力電圧を約９倍に増幅することが
できる。
次に、本高電圧信号出力回路を初期状態へ戻すために、
第１のジョセフソンゲート回路の信号入力手段ヘリセッ
ト信号を入力する。この時、既に第２のジョセフソング
ー１−回路の両端の電圧は、前述したように、異種論理
回路の入力端部の電圧即ち電流の減衰に合せてほぼ零に
減衰している。
第１のジョセフソンゲート回路の信号入力手段ヘリセッ
ト信号を入力する。この時、既に第２のジョセフソング
ー１−回路の両端の電圧は、前述したように、異種論理
回路の入力端部の電圧即ち電流の減衰に合せてほぼ零に
減衰している。
従って、リセット信号の入力により第１のジョセフソン
ゲート回路は電圧状態ヘスイッチし、第１のジョセフソ
ンゲート回路へ流れていたゲート電流は、第２のジョセ
フソンゲート回路へ戻される。この時、異種論理回路の
入力端部には、前述したと逆極性の高電圧信号が発生す
る。しかし、信号の極性が逆方向であることと、逆極性
の信号の振幅が前述の出力信号振幅と同等以下であるこ
とから、異種の論理回路はスイッチしない。これは、従
来のシリコン半導体等で構成される異種の論理回路の入
力信号の仕様、動作条件から明らかである。リセット時
に生じる逆極性の高電圧信号も、前述したと同様、異種
の論理回路の入力端部の負荷インピーダンスとインダク
タのインダクタンスで定まる時定数で零に減衰する。よ
って、第１のジョセフソングー１〜回路の両端の電圧も
零に減衰する。以上のようにして、高電圧出力回路は初
期状態ヘリセットされる。
ゲート回路は電圧状態ヘスイッチし、第１のジョセフソ
ンゲート回路へ流れていたゲート電流は、第２のジョセ
フソンゲート回路へ戻される。この時、異種論理回路の
入力端部には、前述したと逆極性の高電圧信号が発生す
る。しかし、信号の極性が逆方向であることと、逆極性
の信号の振幅が前述の出力信号振幅と同等以下であるこ
とから、異種の論理回路はスイッチしない。これは、従
来のシリコン半導体等で構成される異種の論理回路の入
力信号の仕様、動作条件から明らかである。リセット時
に生じる逆極性の高電圧信号も、前述したと同様、異種
の論理回路の入力端部の負荷インピーダンスとインダク
タのインダクタンスで定まる時定数で零に減衰する。よ
って、第１のジョセフソングー１〜回路の両端の電圧も
零に減衰する。以上のようにして、高電圧出力回路は初
期状態ヘリセットされる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示ず回路図である。この実
施例は、入力信号線１を有する。 ｎｆ固のジョセフソ
ンゲートに１〜Ｋｎを直列接続した第１のジョセフソン
回路と、インダクタンスＬのインダクタ３とが直列接続
されて接続点Ｘ、と接続点Ｘ２間に接続されている。同
じく入力信号線２を有する。ｎ個のジョセフソンゲート
Ｊ１〜Ｊ、を直列接続した第２のジョセフソンゲート回
路が接続点Ｘ１と接続点×２間に接続されて構成される
。さらに、接続点ｘ１と接続点Ｘ２間にゲート電流を供
給する手段としての直流電源４からゲート電流Ｉ８が注
入されている。インダクタ３の両端Ｙ、、Ｙ２は異種論
理回路へ接続されている。この実施例におけるジョセフ
ソンタ−１〜に１〜に、、、Ｊ、〜Ｊ 、の数をともに
ｎ＝５０とする。
施例は、入力信号線１を有する。 ｎｆ固のジョセフソ
ンゲートに１〜Ｋｎを直列接続した第１のジョセフソン
回路と、インダクタンスＬのインダクタ３とが直列接続
されて接続点Ｘ、と接続点Ｘ２間に接続されている。同
じく入力信号線２を有する。ｎ個のジョセフソンゲート
Ｊ１〜Ｊ、を直列接続した第２のジョセフソンゲート回
路が接続点Ｘ１と接続点×２間に接続されて構成される
。さらに、接続点ｘ１と接続点Ｘ２間にゲート電流を供
給する手段としての直流電源４からゲート電流Ｉ８が注
入されている。インダクタ３の両端Ｙ、、Ｙ２は異種論
理回路へ接続されている。この実施例におけるジョセフ
ソンタ−１〜に１〜に、、、Ｊ、〜Ｊ 、の数をともに
ｎ＝５０とする。
次に、この実施例の動作について説明する。
動作初期状態において、ターＩ・電流Ｔｇは第２のジョ
セフソンゲート回路を流れている。ジョセフソン接合装
置の最終段から、第２のジョセフソンゲート回路の入力
信号線２へ、信号電流■□が注入される。ゲート電流■
８と信号電流１．による第２のジョセフソンターＩ・回
路の動作点を、しきい値の外（電圧状Ｂ）に設定しであ
るので、第２のジョセフソンゲート回路のＪ＋〜Ｊｎが
電圧状態ヘスイッチする。従って、ゲート電流■□は、
第２のジョセフソンゲート回路から第１のジョセフソン
ゲート回路側へ転送される。
セフソンゲート回路を流れている。ジョセフソン接合装
置の最終段から、第２のジョセフソンゲート回路の入力
信号線２へ、信号電流■□が注入される。ゲート電流■
８と信号電流１．による第２のジョセフソンターＩ・回
路の動作点を、しきい値の外（電圧状Ｂ）に設定しであ
るので、第２のジョセフソンゲート回路のＪ＋〜Ｊｎが
電圧状態ヘスイッチする。従って、ゲート電流■□は、
第２のジョセフソンゲート回路から第１のジョセフソン
ゲート回路側へ転送される。
ここで異種論理回路の゛入力端部における負荷抵抗をＲ
１、ジョセフソンゲート、Ｊ１〜Ｊｏのサブギャップ抵
抗をＲｇとする。また、インダクタ３のイピーダンスし
は負荷抵抗に比べ充分大で、Ｌ、＞＞Ｒ，に設定されて
いる。従って、１個のジョセフソンタ−１・の出力電圧
を■８とすると、異種論理回路入力端部にはｎＶｇの電
圧が発生すると共に、ターｌ〜電流■８が最初はとんど
全て送出されて来る。その後は、Ｌ （Ｒ，１＋ｎＲｇ
） ／ （ｎＲ，Ｒ，）で定まる時定数で出力電圧、出
力電流とも零に減衰する。即ち、ゲート電流Ｉｇは異種
論理回路の入力端部からインダクタ３へ転送される。
１、ジョセフソンゲート、Ｊ１〜Ｊｏのサブギャップ抵
抗をＲｇとする。また、インダクタ３のイピーダンスし
は負荷抵抗に比べ充分大で、Ｌ、＞＞Ｒ，に設定されて
いる。従って、１個のジョセフソンタ−１・の出力電圧
を■８とすると、異種論理回路入力端部にはｎＶｇの電
圧が発生すると共に、ターｌ〜電流■８が最初はとんど
全て送出されて来る。その後は、Ｌ （Ｒ，１＋ｎＲｇ
） ／ （ｎＲ，Ｒ，）で定まる時定数で出力電圧、出
力電流とも零に減衰する。即ち、ゲート電流Ｉｇは異種
論理回路の入力端部からインダクタ３へ転送される。
時定数Ｌ （Ｒ１＋ｎＲｇ ）／ （ｎＲ＋ Ｒ１＋
）を異種の論理回路が動作するに十分な値、たとえば０
、Ｉｎｓ程度に設定する。ここでＲ＋ ＝２００Ω、Ｒ
，＝２０Ω、Ｖ、＝５ｍＶとするとｎ＝５０であるので
Ｌ ＝ １６．７ｎ Ｈ、ｎ Ｖ 、 ＝ ０．２５Ｖ
となる。即ち、本回路により電圧出力０．２５Ｖ 、電
流出力Ｊｇ、パルス幅０．１ｎｓのパルス状の高電圧の
出力信号が得られる。
）を異種の論理回路が動作するに十分な値、たとえば０
、Ｉｎｓ程度に設定する。ここでＲ＋ ＝２００Ω、Ｒ
，＝２０Ω、Ｖ、＝５ｍＶとするとｎ＝５０であるので
Ｌ ＝ １６．７ｎ Ｈ、ｎ Ｖ 、 ＝ ０．２５Ｖ
となる。即ち、本回路により電圧出力０．２５Ｖ 、電
流出力Ｊｇ、パルス幅０．１ｎｓのパルス状の高電圧の
出力信号が得られる。
次に、本回路のリセット動作について説明する。
第２のジョセフソンゲート回路がスイッチして０ｊｎｓ
後には出力電圧はほぼ１３ｍＶ程度に減衰している。又
、第１のジョセフソンゲートのイン′夕′クタンスは、
インダクタのインダクタンスしに比して十分小さく無視
できるので、第２のジョセフソンタ−１・回路の両端Ｘ
１．Ｘ２の電圧は出力電圧とほぼ等しい１３ｍＶの電圧
に減衰する。
後には出力電圧はほぼ１３ｍＶ程度に減衰している。又
、第１のジョセフソンゲートのイン′夕′クタンスは、
インダクタのインダクタンスしに比して十分小さく無視
できるので、第２のジョセフソンタ−１・回路の両端Ｘ
１．Ｘ２の電圧は出力電圧とほぼ等しい１３ｍＶの電圧
に減衰する。
ｂｔって、ジョセフソンタ−１・回路の１個のゲートに
加わる電圧は０．２６ｍＶとなる。この電圧は、ジョセ
フソンゲート回路が電圧状態から超伝導状態へ１夏掃す
る電圧以下である。即ち、ジョセフソンゲート回路はス
イッチしてから０．３ｎｓまでの間に電圧状態から超伝
導状態へ復帰している。
加わる電圧は０．２６ｍＶとなる。この電圧は、ジョセ
フソンゲート回路が電圧状態から超伝導状態へ１夏掃す
る電圧以下である。即ち、ジョセフソンゲート回路はス
イッチしてから０．３ｎｓまでの間に電圧状態から超伝
導状態へ復帰している。
続いて、第１のジョセフソンター１〜回路の入力信号線
１ヘリセツ１〜電流ＩＲが注入されると、第１のジョセ
フソンタ−１・回路は電圧状態へスイッチする。従って
、ゲート電流１ｇは第１のジョセフソンタート回路側か
ら第２のジョセフソンゲート回路へ戻される。この時、
異種論理回路の入力端部には、出力電圧として■。ター
〇Ｖ１Σ−０，２５Ｖの負の電圧が生じる。しかし、こ
の負電圧は、異種論理回路の逆耐電圧以下であるので、
異種論理回路はスイッチしない。この時の異種論理回路
の入力端部での負荷抵抗をＲ２とする。通常、信号出力
線は、伝送信号の反射を除くために信号出力線とインピ
ーダンスの一致が図られる。
１ヘリセツ１〜電流ＩＲが注入されると、第１のジョセ
フソンタ−１・回路は電圧状態へスイッチする。従って
、ゲート電流１ｇは第１のジョセフソンタート回路側か
ら第２のジョセフソンゲート回路へ戻される。この時、
異種論理回路の入力端部には、出力電圧として■。ター
〇Ｖ１Σ−０，２５Ｖの負の電圧が生じる。しかし、こ
の負電圧は、異種論理回路の逆耐電圧以下であるので、
異種論理回路はスイッチしない。この時の異種論理回路
の入力端部での負荷抵抗をＲ２とする。通常、信号出力
線は、伝送信号の反射を除くために信号出力線とインピ
ーダンスの一致が図られる。
即ち異種論理回路の入力端部は、信号出力線の特性イン
ピーダンスに合せられる。従って、Ｒ２〜Ｒ１となる。
ピーダンスに合せられる。従って、Ｒ２〜Ｒ１となる。
よって、リセ・ｌ、 ｌ・信号入力？ｅＯ１ｎＳ後には
前述と同様出力電圧■ｏはＶ ｒ） 乞１３ ｍＶに減
衰する。従って、第１のジョセフソ〉・ゲート回路の両
端の電圧も１３ｍＶ程度まで減衰することになり、第１
のジョセフソンゲート回路は、スイッチした後０ｊｎｓ
までに、電圧状態から超伝導状態へ復帰する。以上のよ
うにして、本発明の高電圧出力回路の動作状態が、初期
状態へ戻される。
前述と同様出力電圧■ｏはＶ ｒ） 乞１３ ｍＶに減
衰する。従って、第１のジョセフソ〉・ゲート回路の両
端の電圧も１３ｍＶ程度まで減衰することになり、第１
のジョセフソンゲート回路は、スイッチした後０ｊｎｓ
までに、電圧状態から超伝導状態へ復帰する。以上のよ
うにして、本発明の高電圧出力回路の動作状態が、初期
状態へ戻される。
以上の説明から、本実施例がｉｎｓ以下の高速周期で動
作することが分る。異種論理回路の応答速度がさらに速
くなった場合には、インダクタのインダクタンスを変え
て時定数を選定することにより容易に対応することがで
きる。即ち、本発明の回路は、従来の回路に比して容易
に高速動作に追従できることが分かる。さらに本発明の
ジョセフソン高電圧出力回路は、ジョセフソン接合装置
から発生される駆動信号とリセット信号で動作するので
、本回路とジョセフソン接合装置との間で位相の調整を
取る必要がないので、回路個数に関係なく信号の送受が
行えるので制御が容易であるとともに、高速化も容易に
行える効果を持つ。以上で述べた本発明の回路に使用す
るジョセフソンゲー１〜として、正弦波形状等をした接
合を用いた従来のゲートが用いられる。
作することが分る。異種論理回路の応答速度がさらに速
くなった場合には、インダクタのインダクタンスを変え
て時定数を選定することにより容易に対応することがで
きる。即ち、本発明の回路は、従来の回路に比して容易
に高速動作に追従できることが分かる。さらに本発明の
ジョセフソン高電圧出力回路は、ジョセフソン接合装置
から発生される駆動信号とリセット信号で動作するので
、本回路とジョセフソン接合装置との間で位相の調整を
取る必要がないので、回路個数に関係なく信号の送受が
行えるので制御が容易であるとともに、高速化も容易に
行える効果を持つ。以上で述べた本発明の回路に使用す
るジョセフソンゲー１〜として、正弦波形状等をした接
合を用いた従来のゲートが用いられる。
以上説明したように本発明は、第１．第２のジョセフソ
ングー１〜回路間でゲート電流を切換えることができる
のでゲート電流を供給する電源として直流電源で駆動で
きるので、電源回路が簡単になり装置コストを下げるこ
とができる。又、ジョセフソン接合装置から発生される
制御信号で動作するので、回路個数に関わりなく位相制
御が行え高速化が容易である。さらに、用いるインダク
タ等の値を選定することによって動作速度が変えられる
。しかも、変成器の代りにインダクタを用いているので
、変成器で生ずる寄生容量が無視でき、寄生容量による
動作速度の制約がない。
ングー１〜回路間でゲート電流を切換えることができる
のでゲート電流を供給する電源として直流電源で駆動で
きるので、電源回路が簡単になり装置コストを下げるこ
とができる。又、ジョセフソン接合装置から発生される
制御信号で動作するので、回路個数に関わりなく位相制
御が行え高速化が容易である。さらに、用いるインダク
タ等の値を選定することによって動作速度が変えられる
。しかも、変成器の代りにインダクタを用いているので
、変成器で生ずる寄生容量が無視でき、寄生容量による
動作速度の制約がない。
第１図は本発明の一実施例の主要部を示す回路図、第２
図は従来のジョセフソン高電圧信号出力回路の主要部を
示す回路図、第３図はジョセフソンゲートの構造を示す
斜視図、第４図はジョセフソンゲートのしきい優待性を
示す特性図である。 Ｋ１−に、・・・ジョセフソンゲート、Ｊｌ〜Ｊ、。 ・・・ジョセフソンゲート、１．２・・・入力信号線、
３・・・インダクタ、４・・・直流電源、１１・・・入
力信号線、３１・・・基部電極、３２・・・対向電極、
３３・・・超伝導トンネル障壁、３４・・・入力信号線
、４２．４３・・・サイドローブ。 と４４、Ｋ、７＋ ジク仕フソンケ°−ヒアイ〜
ア償 ジョセフソンケ″ヒ ち２ 入カイ５戸鯛購乞 ３ インク′りθ ４ 亘、充電】氷 第Ｊ図 ｙ４〜″′Ｊ４Ｌ −ンヨセ７ソンケ′°−トＩＩ
： 入カイきろ来町 槁２図 ３イ ： ４−；都電Ａ４チ４ ３Ｚ ｚ灯＠愛極 ３３ 二 迂イイ云メ１１−ン／Ｐｒｔ、、ｙに４声３
４ ：入力滴焉見陀 第３図
図は従来のジョセフソン高電圧信号出力回路の主要部を
示す回路図、第３図はジョセフソンゲートの構造を示す
斜視図、第４図はジョセフソンゲートのしきい優待性を
示す特性図である。 Ｋ１−に、・・・ジョセフソンゲート、Ｊｌ〜Ｊ、。 ・・・ジョセフソンゲート、１．２・・・入力信号線、
３・・・インダクタ、４・・・直流電源、１１・・・入
力信号線、３１・・・基部電極、３２・・・対向電極、
３３・・・超伝導トンネル障壁、３４・・・入力信号線
、４２．４３・・・サイドローブ。 と４４、Ｋ、７＋ ジク仕フソンケ°−ヒアイ〜
ア償 ジョセフソンケ″ヒ ち２ 入カイ５戸鯛購乞 ３ インク′りθ ４ 亘、充電】氷 第Ｊ図 ｙ４〜″′Ｊ４Ｌ −ンヨセ７ソンケ′°−トＩＩ
： 入カイきろ来町 槁２図 ３イ ： ４−；都電Ａ４チ４ ３Ｚ ｚ灯＠愛極 ３３ 二 迂イイ云メ１１−ン／Ｐｒｔ、、ｙに４声３
４ ：入力滴焉見陀 第３図
Claims (1)
- 少くとも１個の信号入力手段を有し複数個直列接続さ
れたジョセフソンゲートから成る第１のジョセフソンゲ
ート回路と、前記第１のジョセフソンゲート回路に直列
接続されたインダクタと、前記第１のジョセフソンゲー
ト回路とインダクタから成る回路に並列接続され、少く
とも１個の信号入力手段を有し複数個直列接続されたジ
ョセフソンゲートから成る第２のジョセフソンゲート回
路と、前記第２のジョセフソンゲート回路に並列接続さ
れたゲート電流供給手段とから成ることを特徴とするジ
ョセフソン高電圧信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191380A JPH063877B2 (ja) | 1986-08-15 | 1986-08-15 | ジヨセフソン高電圧信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191380A JPH063877B2 (ja) | 1986-08-15 | 1986-08-15 | ジヨセフソン高電圧信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348010A true JPS6348010A (ja) | 1988-02-29 |
| JPH063877B2 JPH063877B2 (ja) | 1994-01-12 |
Family
ID=16273631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191380A Expired - Lifetime JPH063877B2 (ja) | 1986-08-15 | 1986-08-15 | ジヨセフソン高電圧信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063877B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112288A (ja) * | 1988-10-21 | 1990-04-24 | Agency Of Ind Science & Technol | パワーサプライレギュレータ |
-
1986
- 1986-08-15 JP JP61191380A patent/JPH063877B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112288A (ja) * | 1988-10-21 | 1990-04-24 | Agency Of Ind Science & Technol | パワーサプライレギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063877B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7129870B2 (en) | Superconducting latch driver circuit generating sufficient output voltage and pulse-width | |
| Younis | Asymptotically Zero Energy Computing Using Split-Level Charge Recovery Logic. | |
| JP4044807B2 (ja) | 超電導ドライバ回路 | |
| KR100326654B1 (ko) | 다중전압시스템용출력버퍼회로,입력버퍼회로및양방향버퍼회로 | |
| SE512591C2 (sv) | Anordning och förfarande avseende digital information | |
| EP0797210B1 (en) | Output buffer circuit | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| US5598105A (en) | Elementary cell for constructing asynchronous superconducting logic circuits | |
| US4888677A (en) | Three reservoir capacitor | |
| US4980580A (en) | CMOS interconnection circuit | |
| US6900658B1 (en) | Null convention threshold gate | |
| JPS58148521A (ja) | ジヨセフソン接合ラツチ回路 | |
| US4672244A (en) | Josephson logic integrated circuit | |
| JPS6348010A (ja) | ジヨセフソン高電圧信号出力回路 | |
| JPS61251228A (ja) | 複数入力論理集積回路 | |
| US5343099A (en) | Output device capable of high speed operation and operating method thereof | |
| US5793126A (en) | Power control chip with circuitry that isolates switching elements and bond wires for testing | |
| WO2001022591A9 (en) | Two-stage muller c-element | |
| US4559459A (en) | High gain non-linear threshold input Josephson junction logic circuit | |
| US4413197A (en) | Four Josephson junction direct-coupled and gate circuit | |
| JPS62258518A (ja) | ジヨセフソン高電圧信号出力回路 | |
| JP4116978B2 (ja) | 超電導ラッチ・ドライバ回路 | |
| Suzuki et al. | Josephson semiconductor interface circuit | |
| CN1482738A (zh) | 触发器、移位寄存器及其操作方法 | |
| US4748347A (en) | Logic coincidence gate, triplet of logic gates and sequential logic circuit using this logic gate |