JPS6347096Y2 - - Google Patents
Info
- Publication number
- JPS6347096Y2 JPS6347096Y2 JP10462283U JP10462283U JPS6347096Y2 JP S6347096 Y2 JPS6347096 Y2 JP S6347096Y2 JP 10462283 U JP10462283 U JP 10462283U JP 10462283 U JP10462283 U JP 10462283U JP S6347096 Y2 JPS6347096 Y2 JP S6347096Y2
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- transistor
- voltage
- antenna
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000003321 amplification Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】
本考案はダイバーシテイ受信機のアンテナ切換
え回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an antenna switching circuit for a diversity receiver.
第１図は従来のダイバーシテイ受信機の回路図
で、図中１は主アンテナ端子、２は副アンテナ端
子、３はAMチユーナに至る接続、４および５は
マルチプレクサ回路に至る接続、６はミヤサ／局
部発振器部IC、７は中間周波増幅／検波部IC、
８は比較器、９は発振器、１０はフリツプフロツ
プ回路、Q2はデユアルゲート電界効果トランジ
スタ、Q3，Q4はドライブ用トランジスタ、D2，
D3はPINダイオード、D4，D5は発光ダイオード、
D6はバリキヤツプ・ダイオード、D7はツエナ
ー・ダイオード、D8はダイオードを表わす。 Figure 1 is a circuit diagram of a conventional diversity receiver, in which 1 is the main antenna terminal, 2 is the sub antenna terminal, 3 is the connection to the AM tuner, 4 and 5 are the connections to the multiplexer circuit, and 6 is the Miyasa antenna terminal. /Local oscillator part IC, 7 is intermediate frequency amplification/detection part IC,
8 is a comparator, 9 is an oscillator, 10 is a flip-flop circuit, Q 2 is a dual gate field effect transistor, Q 3 and Q 4 are drive transistors, D 2 ,
D 3 is a PIN diode, D 4 and D 5 are light emitting diodes,
D 6 represents a varicap diode, D 7 represents a Zener diode, and D 8 represents a diode.
第１図に示す従来のシングル・チユーンド・ダ
イバーシテイ・システムは、つぎのように動作す
る。車輛の前後左右等に配置された２個の受信ア
ンテナの出力は各々主アンテナ端子１および副ア
ンテナ端子２に加えられる。いま、主アンテナで
受信中の場合、NPNトランジスタ、Q3はオフ動
作となり、トランジスタQ3のコレクタ電位は高
レベルとなり、主アンテナで受信中であることを
示す発光ダイオードD4を動作させるとともに
PINダイオードD2もオンする。他方、NPNトラ
ンジスタQ4はオン、副アンテナ用発光ダイオー
ドD5はオフ、PINダイオードD3はオフである。 The conventional single-tuned diversity system shown in FIG. 1 operates as follows. Outputs from two receiving antennas arranged on the front, rear, left, and right sides of the vehicle are applied to a main antenna terminal 1 and a sub-antenna terminal 2, respectively. If the main antenna is currently receiving data, the NPN transistor Q3 is turned off, and the collector potential of the transistor Q3 becomes a high level, which activates the light emitting diode D4 , which indicates that the main antenna is receiving data.
PIN diode D2 is also turned on. On the other hand, the NPN transistor Q4 is on, the sub antenna light emitting diode D5 is off, and the PIN diode D3 is off.
したがつて主アンテナ端子１からの受信信号
は、キヤパシタC1およびPINダイオードD2を通
り、高周波高幅トランジスタQ2に至りミキサ／
局部発振器部IC6、中間周波増幅／検波部IC７に
達し、中間周波増幅／検波部IC７のＡ出力はマ
ルチプレクサ段に供給される。このとき中間周波
増幅／検波部IC７のＳメータ出力Ｂは二つの信
号に分岐される。その一方は、マルチプレクサ回
路の高音カツト制御用端子およびステレオ雑音制
御端子へ、他方は比較器８に加えられる。比較器
８の＋端子には抵抗R7，R8で分圧された電圧が
印加されるが、同時に充放電コンデンサC10が接
続されており、定常状態で＋端子は−端子電圧よ
りも低く設定されている。したがつて、一定区間
走行し、比較器８の出力Ａを観測するとき、急激
に受信状態が悪化し、＋端子と−端子の電圧差が
大きくなると、比較器８の出力は高レベルとな
り、受信状態の判別が可能になる。この場合、低
レベルは、受信状態が良好であることを示し、高
レベルは逆の状態を示す。比較器８の出力は、発
振器９に接続される。この発振器９は、比較器８
の出力が高レベルの時（受信状態悪化の場合）の
み動作する。この出力“Ｔ”により、フリツプフ
ロツプ１０を動作させ、フリツプフロツプ１０の
出力Ｑが低レベルのとき、主アンテナが受信機に
接続される。出力が低レベルで接続は副アンテ
ナに切り換り、受信状態を良好に保つことができ
る。しかし、反面、強電界地域では、強入力レベ
ルのアンテナを選ぶため、フロント・エンドでの
混変調歪や相互変調歪を発生し易くなる欠点があ
る。 Therefore, the received signal from the main antenna terminal 1 passes through the capacitor C 1 and the PIN diode D 2 and reaches the high frequency wide width transistor Q 2 and is connected to the mixer/
It reaches the local oscillator section IC6 and the intermediate frequency amplification/detection section IC7, and the A output of the intermediate frequency amplification/detection section IC7 is supplied to the multiplexer stage. At this time, the S meter output B of the intermediate frequency amplification/detection section IC7 is branched into two signals. One of them is applied to the treble cut control terminal and the stereo noise control terminal of the multiplexer circuit, and the other is applied to the comparator 8. A voltage divided by resistors R 7 and R 8 is applied to the + terminal of comparator 8, but at the same time a charging/discharging capacitor C 10 is connected, so that the + terminal voltage is lower than the - terminal voltage in a steady state. It is set. Therefore, when observing the output A of the comparator 8 after driving for a certain distance, if the reception condition suddenly deteriorates and the voltage difference between the + terminal and the - terminal becomes large, the output of the comparator 8 becomes high level. It becomes possible to determine the reception status. In this case, a low level indicates good reception conditions, and a high level indicates the opposite situation. The output of comparator 8 is connected to oscillator 9. This oscillator 9 is connected to the comparator 8
It operates only when the output is at a high level (when the reception condition is poor). This output "T" operates the flip-flop 10, and when the output Q of the flip-flop 10 is at a low level, the main antenna is connected to the receiver. When the output level is low, the connection is switched to the secondary antenna to maintain good reception. However, on the other hand, in areas with strong electric fields, antennas with strong input levels are selected, which has the disadvantage that cross-modulation distortion and intermodulation distortion are likely to occur at the front end.
本考案の目的は、したがつて、強入力受信時混
変調歪や相互変調を経減することができるダイバ
ーシテイ受信機のアンテナ切換え回路を提供する
ことである。 Therefore, an object of the present invention is to provide an antenna switching circuit for a diversity receiver that can reduce cross-modulation distortion and intermodulation during strong input reception.
上記目的を達成するために、本考案によるダイ
バーシテイ受信機のアンテナ切換え回路は、主お
よび副アンテナ端子にそれぞれキヤパシタを介し
て接続されているPINダイオードの出力とアース
の間にインダクタンスおよび抵抗と直列に接続さ
れ、AGC電圧によつて制御されるトランジスタ
を有し、強入力受信時上記トランジスタがオフと
なり、上記インダクタンスを介して上記PINダイ
オードの出力側に電源電圧が印加され、上記PIN
ダイオードが減衰器として動作し、弱入力受信時
には上記トランジスタがオンとなり、上記PINダ
イオードの出力側に印加される電圧が低下し、上
記PINダイオードがアンテナの切換え動作を行な
うことを要旨とする。 In order to achieve the above object, the antenna switching circuit of the diversity receiver according to the present invention has an inductance and a resistance connected in series between the output of the PIN diode and the ground, which are connected to the main and sub antenna terminals through capacitors, respectively. The transistor is connected to the AGC voltage and controlled by the AGC voltage, and when a strong input is received, the transistor is turned off, and the power supply voltage is applied to the output side of the PIN diode through the inductance, and the PIN is connected to the output side of the PIN diode.
The gist is that the diode operates as an attenuator, and when a weak input is received, the transistor is turned on, the voltage applied to the output side of the PIN diode is reduced, and the PIN diode performs an antenna switching operation.
以下に、図面を参照しながら、実施例を用いて
本考案を一層詳細に説明するが、それらは例示に
過ぎず、本考案の枠を越えることなしにいろいろ
な変形や改良があり得ることは勿論である。 Hereinafter, the present invention will be explained in more detail using examples with reference to the drawings, but these are merely illustrative and it is understood that various modifications and improvements may be made without going beyond the scope of the present invention. Of course.
第２図は本考案によるダイバーシテイ受信機の
アンテナ切換え回路の回路図で、図中第１図と共
通する引用番号は第１図におけるものと同じ部分
を表わし、Q1は本考案によつて加えられるNPN
トランジスタ、D1はダイオードである。第２図
に示す回路のダイバーシテイ受信の一般動作は第
１図を参照して既に述べた通りである。したがつ
て、弱電界および中電界受信においては、従来通
り働くが、受信レベルが高くなると、ミキサ／局
部発振器部６はAGC端子Ａの電圧が除々に低く
なるように動作するから、デユアルゲート電界効
果トランジスタQ2の利得は低下する。同時に点
X2からトランジスタQ1に電圧が供給されている
ため、トランジスタQ1は強入力レベル受信とと
もに次第にカツトオフ領域に追い込まれる。点
X3の電圧がダイオードD1を介して点X1に加えら
れているから、点X3の電圧Vx3および点X4の電圧
Vx4は次第に点X1の電圧Vx1より小さくなる。こ
のためアンテナ切換え用PINダイオードD2およ
びD3は最後には切り換えられず、減衰器として
働く。勿論PINダイオードD2およびD3がカツト
オフとなるアンテナ入力レベル迄は、それらのダ
イオードはスイツチングとして働き、同時に減衰
器としても働いているので、チユーナの混変調お
よび相互変調が必然的に改善される。 Figure 2 is a circuit diagram of the antenna switching circuit of the diversity receiver according to the present invention. In the figure, reference numbers common to those in Figure 1 represent the same parts as in Figure 1, and Q 1 is a circuit diagram of the antenna switching circuit of the diversity receiver according to the present invention. NPN added
Transistor, D1 is a diode. The general operation of the diversity reception of the circuit shown in FIG. 2 is as already described with reference to FIG. Therefore, in weak electric field and medium electric field reception, it works as usual, but as the reception level increases, the mixer/local oscillator section 6 operates so that the voltage at AGC terminal A gradually decreases, so the dual gate electric field The gain of effect transistor Q 2 decreases. points at the same time
Since voltage is supplied from X 2 to transistor Q 1 , transistor Q 1 is gradually driven into the cut-off region as it receives a strong input level. point
Since the voltage at X 3 is applied to point X 1 through diode D 1 , the voltage at point X 3 is V x3 and the voltage at point X 4 is
V x4 gradually becomes smaller than the voltage V x1 at point X1 . Therefore, the antenna switching PIN diodes D 2 and D 3 are not switched at the end and act as attenuators. Of course, up to the antenna input level where the PIN diodes D 2 and D 3 are cut-off, these diodes act as switching and at the same time as attenuators, which inevitably improves tuner cross-modulation and intermodulation. .
第３図はこの様子を示す。図中、曲線１１は
Vx1の変化を表わし、曲線１２はVx3およびVx4の
変化を表わす。１３はトランジスタQ1のカツト
オフ点を示し、１４はPINダイオードD2および
D3が完全にスイツチング動作を行なう領域、１
５はそれらのPINダイオードがスイツチングしな
がら減衰器として動作する領域、１６はそれらの
ダイオードがカツトオフされ、純粋に減衰器とし
て動作する領域を示す。 Figure 3 shows this situation. In the figure, curve 11 is
Curve 12 represents the change in V x1 and curve 12 represents the change in V x3 and V x4 . 13 indicates the cut-off point of transistor Q 1 , 14 indicates the PIN diode D 2 and
Region where D 3 performs a complete switching operation, 1
5 indicates a region where these PIN diodes operate as an attenuator while switching, and 16 indicates a region where these diodes are cut off and operate purely as an attenuator.
第４図はPINダイオードにかかる逆方向電圧と
減衰比の関係、すなわち領域１５から領域１６に
移行するときの減衰比を示す。 FIG. 4 shows the relationship between the reverse voltage applied to the PIN diode and the attenuation ratio, that is, the attenuation ratio when transitioning from region 15 to region 16.
以上説明した通り、本考案によるダイバーシテ
イ受信機のアンテナ切換え回路を使用することに
よつて、受信状態によつてアンテナの切換えを行
なうだけではなく、強入力受信時減衰器として作
用し、混変調や相互変調を軽減することができ
る。 As explained above, by using the antenna switching circuit of the diversity receiver according to the present invention, it not only switches the antenna depending on the receiving condition, but also acts as an attenuator when receiving strong input, and can perform cross-modulation. and intermodulation can be reduced.
第１図は従来のダイバーシテイ受信機の回路
図、第２図は本考案によるダイバーシテイ受信機
のアンテナ切換え回路の回路図、第３図はPINダ
イオードの陰極側および陽極側にかかる電圧の変
化を表わすグラフ、第４図はPINダイオードにか
かる逆方向電圧と減衰比の関係を示すグラフであ
る。
１……主アンテナ端子、２……副アンテナ端
子、３……AMチユーナに至る接続、４および５
……マルチプレクサ回路に至る接続、６……ミキ
サ／局部発振器部IC、７……中間周波増幅／検
波部IC、８……比較器、９……発振器、１０…
…フリツプフロツプ回路、１１……Vx1の変化を
表わす曲線、１２……Vx3およびVx4の変化を表
わす曲線、１３……トランジスタQ1のカツトオ
フ点、１４……PINダイオードが完全にスイツチ
ング動作を行なう領域、１５……PINダイオード
がスイツチングしながら減衰器として動作する領
域、１６……PINダイオードがカツトオフされ、
純粋に減衰器として動作する領域、Q1……NPN
トランジスタ、Q2……デユアルゲート電界効果
トランジスタ、Q3，Q4……ドライブ用トランジ
スタ、D2，D3……PINダイオード、D4，D5……
発光ダイオード、D6……バリキヤツプ・ダイオ
ード、D7……ツエナー・ダイオード、D1，D8…
…ダイオード。
Figure 1 is a circuit diagram of a conventional diversity receiver, Figure 2 is a circuit diagram of an antenna switching circuit of a diversity receiver according to the present invention, and Figure 3 is a change in voltage applied to the cathode and anode sides of the PIN diode. FIG. 4 is a graph showing the relationship between the reverse voltage applied to the PIN diode and the attenuation ratio. 1...Main antenna terminal, 2...Sub antenna terminal, 3...Connection to AM tuner, 4 and 5
...Connection to multiplexer circuit, 6...Mixer/local oscillator section IC, 7...Intermediate frequency amplification/detection section IC, 8...Comparator, 9...Oscillator, 10...
...Flip-flop circuit, 11...Curve representing the change in V x1 , 12...Curve showing the change in V x3 and V x4 , 13...Cut-off point of transistor Q1 , 14...PIN diode fully performs switching operation. 15...A region where the PIN diode operates as an attenuator while switching, 16...The PIN diode is cut off,
Region that operates purely as an attenuator, Q 1 ...NPN
Transistor, Q 2 ... Dual gate field effect transistor, Q 3 , Q 4 ... Drive transistor, D 2 , D 3 ... PIN diode, D 4 , D 5 ...
Light emitting diode, D 6 ... Varicap diode, D 7 ... Zener diode, D 1 , D 8 ...
…diode.
Claims (1)
を介して接続されているPINダイオードの出力と
アースの間にインダクタンスおよび抵抗と直列に
接続され、AGC電圧によつて制御されるトラン
ジスタを有し、強入力受信時上記トランジスタが
オフとなり、上記インダクタンスを介して上記
PINダイオードの出力側に電源電圧が印加され、
上記PINダイオードが減衰器として動作し、弱入
力受信時には上記トランジスタがオンとなり、上
記PINダイオードの出力側に印加される電圧が低
下し、上記PINダイオードがアンテナの切換え動
作を行なうことを特徴とするダイバーシテイ受信
機のアンテナ切換え回路。 A transistor is connected in series with an inductance and a resistor between the output of the PIN diode connected to the main and sub antenna terminals via capacitors and the ground, and is controlled by the AGC voltage. The above transistor is turned off and the above is passed through the above inductance.
Power supply voltage is applied to the output side of the PIN diode,
The PIN diode operates as an attenuator, and when a weak input is received, the transistor is turned on, the voltage applied to the output side of the PIN diode is reduced, and the PIN diode performs an antenna switching operation. Antenna switching circuit for diversity receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10462283U JPS6014546U (en) | 1983-07-07 | 1983-07-07 | Antenna switching circuit of diversity receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10462283U JPS6014546U (en) | 1983-07-07 | 1983-07-07 | Antenna switching circuit of diversity receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6014546U JPS6014546U (en) | 1985-01-31 |
| JPS6347096Y2 true JPS6347096Y2 (en) | 1988-12-06 |
Family
ID=30245579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10462283U Granted JPS6014546U (en) | 1983-07-07 | 1983-07-07 | Antenna switching circuit of diversity receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014546U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2578854B2 (en) * | 1987-12-22 | 1997-02-05 | 松下電器産業株式会社 | Receiver circuit |
-
1983
- 1983-07-07 JP JP10462283U patent/JPS6014546U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6014546U (en) | 1985-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281911B1 (en) | Antenna selector switch | |
| GB2334838A (en) | Variable rf attenuator using shunt connected antiparallel pair of bipolar transistors | |
| US20030034845A1 (en) | Gain Control amplifier | |
| US4742249A (en) | RF switch with diode network and control latch sharing common element | |
| JPS6347096Y2 (en) | ||
| US7299028B2 (en) | Low power, low noise figure, latch driver circuit | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JPH0624318B2 (en) | Signal combiner | |
| JP2785199B2 (en) | Isolation circuit | |
| CN217469952U (en) | Power supply circuit of radio frequency electronic change-over switch and radio frequency circuit | |
| JP2876924B2 (en) | High frequency switch | |
| JPH0510843B2 (en) | ||
| JPS6342750Y2 (en) | ||
| JPH10126215A (en) | Variable attenuator | |
| JPS641786Y2 (en) | ||
| JPH0528838Y2 (en) | ||
| JP3120909B2 (en) | Automatic gain control circuit | |
| JPS5818818B2 (en) | Congo Cairo | |
| US6222831B1 (en) | Receiving circuit of cellular telephone set | |
| JP2606803Y2 (en) | AM / FM receiver | |
| JPS6316186Y2 (en) | ||
| KR0133088Y1 (en) | Rf signal attenuator of tuner | |
| JP2502055Y2 (en) | Transceiver | |
| JPH0510419Y2 (en) | ||
| KR100383621B1 (en) | Receiver circuit of code division multiple access mobile communication terminal |