JPS6345962A - デイジタル信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産栗上■剋足立！ 本発明は、時分割構内交換機に付設されて使用され、ト
ーン信号、ＰＢ倍信号音声応答信号等２種以上のディジ
タル信号を発生する装置に関する。

皿米■艮歪 このようなディジタル信号発生装置として従来、特開昭
５９−４９０９３号公報に示されているように、各ディ
ジタル信号を予めＰＣＭコードに変換してＲＯＭに格納
しておき、所定のタイミングで順次読出すようにした装
置がある。

Ｈが解゛　しようとする間　点 しかしながら、上記装置においては、各ディジタル信号
の発生回路毎に、即ち、ディジタル信号がＰＢ倍信号ト
ーン信号、音声応答信号の３種類あるとすると、ＰＢ信
号発生回路、トーン信号発生回路、音声応答信号発生回
路毎に夫々各信号をＲＯＭから順次読出すためのカウン
タ回路、タイミング回路が必要で、ディジタル信号の種
類に比例してその回路数が増えることとなり、無駄が多
いという問題がある。

そこで、本発明は、一部の回路を共用することで上記問
題点の解決を図ることを目的としている。

問題点を解決するための手段 上記目的を達成するため本発明は時分割構内交換機に付
設されて使用され、２種以上のディジタル信号を発生す
るディジタル信号発生装置において、 各ディジタル信号を所定周期のＰＣＭコード列として記
憶する記憶手段と、 各ディジタル信号を記憶手段から読出すためのアドレス
を提供するカウンタ回路と、 各ディジタル信号の出力タイミングを制御するタイミン
グ回路とを備えると共に、 前記カウンタ回路は各ディジタル信号に共通のアドレス
を提供する共通カウンタ部と各ディジタル信号に個別の
アドレスを提供する個別カウンタ部とで構成されている
ことを特徴としている。

作　　　　用 各ディジタル信号を記憶手段から読出すためのアドレス
を提供するカウンタ回路は、標本化周波数（８ＫＨ７）
のパルスをカウントし、ＰＢ倍信号トーン信号等のディ
ジタル信号の繰返し時間毎にリセットされる。

ところで、ディジタル信号としてトーン信号とＰＢ倍信
号繰返し時間を同じにすることが可能であり、従ってそ
れらの信号のアドレスを提供するカウンタ回路を共用す
ることができる。

一方、音声応答信号は、繰返し時間が４８というように
一般にＰＢ倍信号のそれに比べて長く、記憶に必要なア
ドレス数が異なるので、ＰＢ倍信号と力うンタ回路の全
てを共用することはできない。しかし、音声応答信号の
下位アドレスを提供する数ビットのカウンタ回路部分に
ついては共用することができる。

次に、トーン信号、ＰＢ倍信号繰返し時間を同じにでき
る理由、音声応答信号について下位アドレスを提供する
カウンタ回路部分を他のディジタル信号のアドレスを提
供するカウンタ回路の一部と共用できる理由を詳述する
。

第１表は構内交換機に提供されている最も一般的なトー
ン信号を示している。同表に示すようにトーン信号は連
続〜２０１ＰＭまでの継続比を有しているので、そのま
ま記憶すると記憶量が増大し、ＰＢ倍信号カウンタ回路
を共用できないこととなる。従って、記憶手段には連続
信号として記憶し、これを適当な出力制御手段で断続す
ることにより任意の継続比のトーン信号を実現する。

表２はＰＢ倍信号周波数の条件を示している。

ＰＢ倍信号場合、技術基準の範囲内で繰返し時間を最小
とするように採用周波数を決める。表２では繰返し時間
を５０肥に決めている。

このような繰返し時間に定めると、トーン信号、ＰＢ倍
信号繰返し時間が等しくなり、カウンタ回路の共用が実
現する。

繰返し時間を上記のように５Ｑｍｓとすれば、ＰＢ倍信
号トーン信号のサンプル数は、５０ｍ５／１２５Ｊ１８
＝４００となる（１２５ｇｓは標本化周期である。）。

従って、トーン信号、ＰＢ倍信号ついてのカウンタ回路
はカウンタ値が４００Ｄ＝１９０Ｈ＝１１００１０００
０Ｂでリセットされることとなる。この場合、カウンタ
回路のリセット直前のカウント値１１００１００００の
うち、上位５ビツトについては４００サンプル数個有の
値を示しているが、下位４ビツトについてはいずれも“
０”で１００００”〜“１１１１”の間を繰返しカウン
トしているに過ぎない。従って、カウンタ回路を上位５
ビツトと下位４ビツトのカウンタ回路部分に分離し、下
位４ビツトのカウンタ回路部分を音声応答信号のそれと
共用する。

このように、本発明ではカウンタ回路を共用できる部分
は共用することで回路上の無駄を少なくしている。

（以下、余白） 表１　トーン信号 表２　　　ＰＢ倍信 号−ＪＬＪｊｉ 以下、本発明の一実施例を図面に基づき説明する。以下
の説明でも、ディジタル信号はトーン信号、ＰＢ倍信号
音声応答信号の３種類で、繰返し時間がトーン信号とＰ
Ｂ倍信号５０ｍａ、音声応答信号は４ｓであるとする。

第１図は本発明の一実施例としてのディジタル信号発生
装置のブロック図であり、メモリ１は、トーン信号、Ｐ
Ｂ倍信号記憶手段であり、図３に示すメモリ構造をもっ
ている。メモリ１は１４ビツトのアドレスＡＩ３〜Ａ０
を入力し、８ビツトのＰＣＭコードＤ７〜Ｄ０を出力す
る。１４ビツトのアドレスのうち上位５ビツトＡ　１３
〜Ａ９はトーン信号とＰＢ倍信号セグメントを切替える
セグメントセレクタ２より与えられる。Ａ＋ｓ＝０はト
ーン、Ａ＋ｓ＝１はＰＢ倍信号示す。Ａ　Ｉｚ−Ａ　ｑ
はトーン、ＦＢの種類を与える。次のアドレス５ピツ）
Ａｓ−Ａ４はカウンタ回路３より与えられる。

カウンタ回路３はカウント値がｌ１００ＩＢになるとリ
セフトされる。（この値（１１００１）は作用の項で述
べたサンプル数４００の２進数の上位５ビット分に相当
する。）。残りの４ビツトＡ３〜Ａ０はカウンタ回路５
より与えられる。カウンタ回路５は“ＯＯ００ＩＩ　　
”〜“１１１１ｍ　　”までの値を繰返しカウントする
。メモリ６は応答音声の記憶手段であって、取り扱うコ
ードを８ピツ）ＰＣＭ、記憶時間を４３としているため
、８ビツトＸ８ＫＨｚＸ４ｓ＝２５６にビットの容量を
もっている。従って、メモリ６は１５ビツトのアドレス
ＡＩ４〜Ａ０を入力とし、８ビツトのＰＣＭコードＤ、
〜Ｄｏを出力する。

１５ビツトのアドレスのうちの上位１１ビツトＡ　（４
〜Ａ４はカウンタ４より与えられる。カウンタ４は０よ
り７　ＦＦＨまでの値を繰返しカウントする。残りの４
ビツトＡ３〜Ａ０はカウンタ５より与えられる。カウン
タ５は０より１１１１ｍまでの値を繰返しカウントする
。

前記カウンタ回路５はトーン信号、ＰＢ倍信号音声応答
信号に共通のアドレスを提供する共通のカウンタ回路、
カウンタ回路４は音声応答信号の上位アドレスを提供す
る個別カウンタ回路、また、カウンタ回路３はトーン信
号とＰＢ倍信号上位アドレスを提供するカウンタ回路で
ある。

制御／タイミング回路７は記憶手段１．６から所定のタ
イミングでＰＣＭコードを出力する働き、及び連続信号
として記憶手段から出力されるトーン信号を断続して所
定の継続比（ＩＰＭ）とする働きを有す。

上記構成によれば、制御／タイミング回路７より制御線
８を通って、セグメントセレクタ２、カウンタ３．４．
５にそれぞれの所定のタイミングで起動信号が入力され
ると、セグメントセレクタ２、カウンタ３．４．５はそ
れぞれのカウンタ値をセグメント情報線９、上位アドレ
ス線１０、上位アドレス線１１、下位アドレス線１２に
出力する。すると、メモリ１．６から与えられたアドレ
スに対応するＰＣＭコードが出力データ線１４に出力さ
れる。このとき、制御／タイミング回路７が出力制御１
１３を通じてメモリ１．６を制御するので、ＰＣＭコー
ドは所定のタイミングで出力されることとなる。

第２図は第１図のブロックの詳細な回路であって、ＰＢ
倍信号トーン信号、音声応答信号を第４図に示すタイム
スロットで出力する回路である。

第４図中、ＶＲは音声応答信号を示す。第２図中のメモ
リ２１が第１図中のメモリ１に相当し、同様にメモリ２
２がメモリ６に相当する。又、カウンタ２３は第１図中
のカウンタ回路３と５に相当し、カウンタ２４がカウン
タ回路４に相当する。

更に、データセレクタ２５はデータセレクタ２に相当す
る。その他のデータセレクタ２６、ラッチ回路２７及び
３進カウンタ２８は制御／タイミング回路７の一部に相
当する。

カウンタ２３には信号線３０を通じて第５図（イ）に示
すように１２５ｐａ毎にパルスが入力され、その立下が
りエツジでカウント値を１つ進める。カウンタ２３は９
ビツトのカウンタで、そのうちの下位４ビツトはメモリ
２１と２６に共通のカウンタとして機能し、両メモリ２
１．２６にアドレスＡ、〜Ａ０を与える。カウンタ２３
の上位５ビツトはメモリ２６のアドレスＡ８〜Ａ４を与
える。ＰＢ倍信号トーン信号は既述したように４００サ
ンプルで構成されているので、カウント値が１１００１
ｍになるとゲート回路２９を開き、カウンタ２３にリセ
ットをかける。このリセット信号がカウンタ２３の下位
ビットＡ３〜Ａｏのカウント値に影響を与えないことは
勿論である。

データセレクタ２５はＰＢ倍信号トーン信号のセグメン
ト信号を切替えるもので、メモリ２１のアドレスＡ　Ｉ
　２〜Ａ、にデータ線４０を通って加えられる。ＰＢ倍
信号１６種類用意され、そのうちの１種類を選択して出
力する。いずれのＰＢ倍信号出力するかという情報がデ
ータセレクタ２５に図外制御回路からデータ線３１、ラ
ッチ２７、データセレクタＢ線３２を通って与えられる
。一方、トーン信号は第３図に示したように８種類のト
ーン夫々にタイムスロットを割り当てているので、トー
ン信号のセグメント情報が図外制御回路からデータセレ
クタＡ線３３を通じてデータセレクタ２５に順次与えら
れる。

メモリ２１のアドレスＡＩ３は制御線４１を通じＰＢ倍
信号トーン信号の選択信号が加えられる。

選択信号はトーン信号を選択してするとき“Ｌ”レベル
、それ以外は“Ｈ”レベルの信号である。

メモリ２１の制御端子ＯＥＩにはインバータ３４を介し
て制御信号が与えられ、これによってメモＩＪ２１の出
力端り、〜Ｄ０に出力を発するかどうかの出力制御が行
われる。制御信号はラッチ２７、データセレクタ２６に
よって与えられる。制御端子ＯＥ１が“Ｈ”レベルのと
きメモリ２１は出力禁止（アンイネーブル）状態になり
、“Ｌ”レベルのとき出力可能（イネーブル）状態に転
する。

前記ラッチ２７及びデータセレクタ２６は３ステート出
力であるので、ＰＢ倍信号トーン信号のタイムスロット
でないときはプルダウン抵抗Ｒによって制御端子ＯＥＩ
をＨ”レベルにしアンイネーブル状態にする。ＰＢ倍信
号割り当てられているタイムスロットでは制御線３５に
アクティブ信号を印加して制御線３６−１にデータ線３
１の信号を印加する。この信号がインバータ３４を通じ
てメモリ２１０制御端子ＵＥＩに加えられるので、メモ
リ２１は前記信号によってイネーブル状態、アンイネー
ブル状態の切替えが行われる。尚、このとき、データセ
レクタ２６はアクティブでないので、制御線３６−２は
ハイインピーダンス状態になっている。一方、トーン信
号が割当てられているタイムスロットでは、制御線３５
をインアクティブ状態、制御線３６−１をハイインピー
ダンス状態にし、制御線３６−２を“Ｈ”レベルと”Ｌ
″レベル切替えを行うことによってメモリ２１をイネー
ブル状態に切替える。この場合、データセレクタ２６及
びそれに接続された３進カウンタが、連続信号で記憶さ
れたトーン信号を断続するための出力制御手段を構成し
ている。

次に、メモリ２２は、音声応答信号（ＶＲ）を記憶して
いるメモリで、第１図のメモリ６で述べたように５１２
キロビツトの容量をもっている。

メモリ２２は１６本のアドレスＡ　１５〜Ａ０を有し、
下位４ビツトＡ３〜Ａ０はメモリ２１と共用するカウン
タ２３によって与えられ、上位１２ビツトＡ　＋　ｓ〜
Ａ４は個別カウンタ２４によって与えられる。個別カウ
ンタ２４は下位４ビツトのオーバーフロー信号（即ち、
Ａ３の立下がりエツジ）でカウントを進める。このメモ
リ２２の出力制御は図外制御回路につながれた制御線３
７によって行われる。制御線３７に加えられる信号を第
５図（ハ）に示す。

以上の構成によって、メモリ２１と２２から所定のタイ
ミングでトーン信号、ＰＢ倍信号音声応答信号が出力線
３８、ラッチ３９を通じて出力され、所定のタイムスロ
ットへ供給される。

尚、メモリ２１と２２は３−ステート出力であり、出力
がぶつかり合うことはない。

上記実施例では、ディジタル信号がトーン信号、ＰＢ倍
信号音声応答信号の３種類の場合について説明したが、
２種類の場合及び４種類以上の場合にも本発明を適用で
きることは勿論である。

光里鬼侠床 以上説明したように本発明によれば、ＰＢ倍信号トーン
信号、音声応答信号等のディジタル信号を記憶手段にあ
らかじめ記憶しておき、カウンタ回路にアドレスを与え
ることによって前記ディジタル信号を所定のタイミング
で出力するディジタル信号発生装置において、カウンタ
回路を一部若しくは全部共用するので、回路が低減でき
、無駄のない簡易な構成になし得るといった効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例としてのブロック図、第２図
は第１図の詳細な構成を示す図、第３図は記憶手段のメ
モリ構造を示す図、第４図はタイムスロットの一例を示
す図、第５図は第２図中の各回路の動作を制御するため
の制御信号を示す図である。 １．６，２１．２２・・・記憶手段、 ４・・・個別カウンタ回路部、 ３．５・・・共通カウンタ部、 ７・・・タイミング回路。

Claims (1)

1. 【特許請求の範囲】 時分割構内交換機に付設されて使用され、２種以上のデ
   ィジタル信号を発生するディジタル信号発生装置におい
   て、 各ディジタル信号を所定周期のＰＣＭコード列として記
   憶する記憶手段と、 各ディジタル信号を記憶手段から読出すためのアドレス
   を提供するカウンタ回路と、 各ディジタル信号の出力タイミングを制御するタイミン
   グ回路とを備えると共に、 前記カウンタ回路は各ディジタル信号に共通のアドレス
   を提供する共通カウンタ回路部分と各ディジタル信号に
   個別のアドレスを提供する個別カウンタ回路部分とで構
   成されていることを特徴とするディジタル信号発生装置
   。