JPS6341480B2 - - Google Patents

Info

Publication number
JPS6341480B2
JPS6341480B2 JP55176114A JP17611480A JPS6341480B2 JP S6341480 B2 JPS6341480 B2 JP S6341480B2 JP 55176114 A JP55176114 A JP 55176114A JP 17611480 A JP17611480 A JP 17611480A JP S6341480 B2 JPS6341480 B2 JP S6341480B2
Authority
JP
Japan
Prior art keywords
signal
load
switch
relay
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55176114A
Other languages
Japanese (ja)
Other versions
JPS5799892A (en
Inventor
Jiro Ogawa
Motoharu Terada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP55176114A priority Critical patent/JPS5799892A/en
Publication of JPS5799892A publication Critical patent/JPS5799892A/en
Publication of JPS6341480B2 publication Critical patent/JPS6341480B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C15/00Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
    • G08C15/06Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 本発明は、主制御装置から複数の端末器を制
御・監視するようにした時分割多重伝送方式に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time division multiplex transmission system in which a main controller controls and monitors a plurality of terminals.

本発明の典型的な先行技術では、複数の端末器
を順次的にサイクリツクにアドレス指定して制
御・監視を行なつている。端末器の数が多い場合
には、端末器にたとえば押釦等で入力操作してか
らその端末器に関連する負荷たとえば照明装置が
点灯動作するまでに時間がかかり、応答速度が遅
くなるという問題がある。また、押釦を押すたび
毎に照明装置が点灯と点滅を繰り返すように構成
した場合には、応答速度が遅いことに起因して、
操作者がたとえば点灯するために押釦を一旦操作
した後、直ちに点灯しないので、しばらくしてか
ら再び押釦を操作する傾向がある。このとき、照
明装置は消灯したままとなつてしまう。したがつ
て先行技術では、誤操作をしやすかつた。また、
このような先行技術では、主制御装置が故障を生
じた場合には、すべての負荷の制御が不可能にな
るという問題がある。
In the typical prior art of the present invention, a plurality of terminals are sequentially and cyclically addressed for control and monitoring. When there are a large number of terminal devices, it takes time for the load associated with the terminal device, such as a lighting device, to turn on after an input operation is made, such as by pressing a button, resulting in a problem of slow response speed. be. In addition, if the lighting device is configured to repeatedly turn on and blink each time a push button is pressed, the response speed will be slow.
For example, after an operator operates a push button to turn on a light, the light does not turn on immediately, so there is a tendency for the operator to operate the push button again after a while. At this time, the lighting device remains off. Therefore, the prior art was prone to erroneous operation. Also,
Such prior art has a problem in that if the main control device fails, it becomes impossible to control all the loads.

本発明の目的は、応答速度を短縮し、誤操作を
防ぐとともに、主制御装置が故障を生じた場合な
どにおいても負荷を制御することができる時分割
多重伝送方式を提供することである。
An object of the present invention is to provide a time division multiplex transmission system that can shorten the response speed, prevent erroneous operations, and control the load even when the main controller fails.

本発明は、主制御装置によつて制御・監視され
る複数の端末器を設け、各端末器をそれぞれ指定
するためのアドレスを設定し、主制御装置はアド
レス信号、制御信号および返信要求信号を含む送
信信号を端末器に送出し、アドレス指定された端
末器は制御信号に応答してその端末器に関連する
負荷を制御しかつ返信要求信号に応答して主制御
装置に負荷の制御状態を表わす監視信号を送出す
る時分割多重伝送方式において、 端末器は、一巻線形ラツチングリレー85を有
し、このラツチングリレー85は、 負荷L1と電源72とに直列に接続される第1
リレースイツチ86と、 交流電源72,73の一方端に共通接点が接続
され、この共通接点87が選択的に導通する2つ
の個別接点88,89を有する第2リレースイツ
チ87と、 一方向91に電流が流れたとき第1リレースイ
ツチ86が導通し、第2リレースイツチの共通接
点が一方の個別接点89に導通し、逆方向に電流
が流れたとき第1リレースイツチ86が遮断し、
第2リレースイツチの共通接点が他方の個別接点
88に導通するリレーコイル90とを備え、 リレーコイル90の一方の端子は、前記逆方向
に方向性結合された第1ダイオード93を介して
前記他方個別接点に接続されるとともに、前記一
方向91に方向性結合された第2ダイオード92
を介して前記一方個別接点88に接続され、 リレーコイル90の他方の端子は、操作スイツ
チ回路94を介して交流電源72,73の他方端
に接続され、 操作スイツチ回路94は、切換えスイツチS1
の共通接点98に選択的に導通される2つの各個
別接点96,97に、第3および第4ダイオード
100,99が相互に逆極性にそれぞれ接続さ
れ、かつ、第3および第4ダイオード100,9
9の個別接点96,97とは反対側の端子は共通
に接続されて構成され、切換えスイツチS1の共
通接点98と、第3および第4ダイオード10
0,99の共通接続点との間には、表示用発光ダ
イオード101が接続され、 操作スイツチ回路94には並列に、一対のフオ
トサイリスタ104,105が相互に逆極性に接
続されるとともに、 この操作スイツチ回路94にはまた並列に、返
信用発光ダイオード103が接続され、さらに アドレス信号によつてアドレス指定されたと
き、制御信号に応答してフオトサイリスタ10
4,105に選択的に光を与える発光素子69,
71を備える手段44,45,49,61,6
5,66と、 返信用発光ダイオード103からの光を受光し
て、その受光状態を監視信号として導出する手段
106,111,48とを含むことを特徴とする
時分割多重伝送方式である。
The present invention provides a plurality of terminal devices controlled and monitored by a main control device, sets an address for specifying each terminal device, and the main control device sends an address signal, a control signal, and a reply request signal. The addressed terminal controls the load associated with the terminal in response to the control signal and informs the main controller of the control state of the load in response to the reply request signal. In the time-division multiplex transmission system for transmitting a monitoring signal representing a signal, the terminal device has a single-turn linear latching relay 85, and this latching relay 85 has a first
a second relay switch 87 having a common contact connected to one end of the AC power supplies 72 and 73 and having two individual contacts 88 and 89 with which the common contact 87 selectively conducts; When current flows, the first relay switch 86 conducts, the common contact of the second relay switch conducts to one individual contact 89, and when the current flows in the opposite direction, the first relay switch 86 shuts off,
A relay coil 90 is provided in which a common contact of the second relay switch is electrically connected to the other individual contact 88, and one terminal of the relay coil 90 is connected to the other through a first diode 93 directionally coupled in the opposite direction. a second diode 92 connected to the individual contacts and directionally coupled in the one direction 91;
The other terminal of the relay coil 90 is connected to the other end of the AC power supplies 72 and 73 via an operation switch circuit 94, and the operation switch circuit 94 is connected to the changeover switch S1.
Third and fourth diodes 100, 99 are respectively connected with mutually opposite polarities to two individual contacts 96, 97 which are selectively conductive to a common contact 98, and the third and fourth diodes 100, 9
The terminals on the opposite side from the individual contacts 96 and 97 of 9 are connected in common, and the common contact 98 of the changeover switch S1 and the third and fourth diodes 10
A display light emitting diode 101 is connected between the common connection point of 0 and 99, and a pair of photothyristors 104 and 105 are connected in parallel to the operation switch circuit 94 with mutually opposite polarities. A return light emitting diode 103 is also connected in parallel to the operation switch circuit 94, and when addressed by the address signal, the photothyristor 10 is activated in response to the control signal.
A light emitting element 69 that selectively provides light to 4,105,
Means 44, 45, 49, 61, 6 comprising 71
5, 66, and means 106, 111, 48 for receiving light from the return light emitting diode 103 and deriving the state of the light reception as a monitoring signal.

第1図は本発明の一実施例のブロツク図であ
る。複数の端末器1〜mは、共通なライン20に
よつて主制御装置21に接続される。各端末器1
〜mには負荷L1〜L4;L5〜L8;…;Ln
―3〜Lnが接続されている。これらの負荷L1
〜Lnは、各端末器1〜m毎のスイツチ手段11,
12,…,1mによつて個別的に制御することが
できるとともに、主制御装置21に関連して設け
られた主操作盤22によつて時分割多重伝送方式
で制御され、また端末器23に関連して設けられ
た副操作盤24によつて時分割多重伝送方式によ
つて制御されることができる。スイツチS1〜
Snは、総括してスイツチ手段11〜1mと称さ
れ、負荷L1〜Lnに個別的に対応しており、そ
れらの負荷L1〜Lnをそれぞれ制御するための
スイツチである。主操作盤22には、すべての負
荷L1〜Lnに対応したスイツチS1〜Snが設け
られており、副操作盤24にはそれらの負荷L1
〜Lnのうちの予め定めた負荷に対応したスイツ
チ、たとえばS1,S2,S7,S8,Sp,Sq,
Sr,Snが設けられる。
FIG. 1 is a block diagram of one embodiment of the present invention. The plurality of terminal devices 1 to m are connected to a main controller 21 by a common line 20. Each terminal 1
~m has loads L1~L4; L5~L8;...;Ln
-3~Ln is connected. These loads L1
~Ln is the switch means 11 for each terminal device 1~m,
12, . It can be controlled by a time-division multiplex transmission method using an associated sub-operation panel 24. Switch S1~
Sn is collectively referred to as switch means 11-1m, and corresponds to the loads L1-Ln individually, and is a switch for controlling the loads L1-Ln, respectively. The main operation panel 22 is provided with switches S1 to Sn corresponding to all the loads L1 to Ln, and the sub operation panel 24 is provided with switches S1 to Sn corresponding to all the loads L1 to Ln.
A switch corresponding to a predetermined load among ~Ln, for example, S1, S2, S7, S8, Sp, Sq,
Sr and Sn are provided.

主制御装置21は、ライン20を介して端末器
1〜mおよび端末器23に、第2図に1に示す送
信信号を送出する。この送信信号は、順次的にサ
イクリツクに送出される。アドレス指定された端
末器1〜mは、返信要求信号の送出期間中に、第
2図2のように負荷L1〜Lnの制御状態を示す
監視信号を送出する。端末器23は、副操作盤2
4の操作によつて操作されたスイツチの状態を表
わす信号を監視信号として送出する。
The main control device 21 sends a transmission signal shown at 1 in FIG. 2 to the terminals 1 to m and the terminal 23 via the line 20. This transmission signal is sent out sequentially and cyclically. The addressed terminals 1-m send out monitoring signals indicating the control status of the loads L1-Ln, as shown in FIG. 2, during the sending period of the reply request signal. The terminal device 23 is the sub-operation panel 2
A signal representing the state of the switch operated by the operation No. 4 is sent out as a monitoring signal.

第3図は主制御装置21のブロツク図である。
中央処理装置32には、主操作盤22からの入力
信号が与えられる。中央処理装置32からの信号
は、送信信号発生回路33から送信出力回路34
を介して、ライン20に第2図1の送信信号が送
出される。端末器1〜mおよび23からライン2
0を介して送出された監視信号は、監視信号検出
回路35において検出され、受信処理回路36に
おいて受信処理されたのち、中央処理装置32に
入力される。中央処理装置32はメモリ37が接
続されており、このメモリ37の内容は表示装置
38によつて表示されることができる。
FIG. 3 is a block diagram of the main controller 21.
The central processing unit 32 is given an input signal from the main operation panel 22 . The signal from the central processing unit 32 is transmitted from the transmission signal generation circuit 33 to the transmission output circuit 34.
The transmission signal of FIG. 2 is sent out on line 20 via. Line 2 from terminals 1 to m and 23
The supervisory signal sent out through 0 is detected by the supervisory signal detection circuit 35 , received and processed by the reception processing circuit 36 , and then input to the central processing unit 32 . A memory 37 is connected to the central processing unit 32, and the contents of this memory 37 can be displayed by a display device 38.

第4図は端末器1のブロツク図である。ライン
20を介する主制御装置21からの送信信号は、
結合回路40からスタート信号検出回路41、ア
ドレス信号制御信号検出回路42および返信要求
信号検出回路43にそれぞれ入力され、スタート
信号、アドレス信号、制御信号および返信要求信
号がそれぞれ検出される。スタート信号検出回路
41によつてスタート信号が検出されると、アド
レスレジスタ44および制御信号レジスタ45が
クリヤされる。次にアドレス信号および制御信号
が受信されると、アドレス信号制御信号検出回路
42によつて検出される。そのためアドレスレジ
スタ44にはアドレス信号がストアされる。制御
信号レジスタ45には制御信号がストアされる。
アドレス設定回路46には端末器1を指定するア
ドレスデータが予め設定されている。返信要求信
号検出回路43によつて返信要求信号が検出され
ると、比較回路47が能動化され、アドレスレジ
スタ44にストアされたアドレスデータとアドレ
ス設定回路46からのアドレスデータとが比較さ
れる。これら両者のアドレスデータが一致したと
き、比較回路47はANDゲート48にハイレベ
ルの一致検出信号を出力し、このハイレベルの信
号のパルス幅は監視信号が発生される期間以上の
値を有する。比較回路47からの一致検出信号は
また、出力レジスタ49に与えられて、出力レジ
スタ49が能動化される。出力レジスタ49は、
制御信号レジスタ45にストアされている制御信
号の内容に基づき出力端子P1〜P4に負荷L1
〜L4に個別的に対応した信号を与える。これに
よつて負荷L1〜L4が制御される。負荷L1〜
L4はたとえば照明装置である。出力レジスタ4
9の出力端子P1〜P5は、制御信号の各ビツト
b1〜b5(第2図1参照)に個別的に対応して
おり、ビツトb1〜b4は負荷L1〜L4に個別
的に対応する。制御信号の末位のビツトb5が論
理「1」であるときには、出力レジスタ49の出
力端子P5は論理「1」であり、このときは主操
作盤22または副操作盤24の操作に基づき時分
割多重伝送方式によつて負荷L1〜Lnが制御さ
れるときである。端末器1〜mに個別的に関連し
て設けられたスイツチS1〜Snが、操作されて
負荷L1〜Lnが制御されるときには、制御信号
の末位のビツトb5は論理「0」であり、したが
つて出力レジスタ49の出力端子P5はローレベ
ルである。出力レジスタ49の出力端子Qから
は、比較回路47から一致検出信号が入力された
とき、出力端子P1〜P5から信号が少なくとも
導出し終るまでハイレベルであるパルス幅を有す
る信号が導出される。
FIG. 4 is a block diagram of the terminal device 1. The transmission signal from the main controller 21 via the line 20 is
The signal is inputted from the coupling circuit 40 to a start signal detection circuit 41, an address signal control signal detection circuit 42, and a reply request signal detection circuit 43, and the start signal, address signal, control signal, and reply request signal are detected, respectively. When a start signal is detected by start signal detection circuit 41, address register 44 and control signal register 45 are cleared. Next, when the address signal and control signal are received, they are detected by the address signal control signal detection circuit 42. Therefore, an address signal is stored in the address register 44. Control signals are stored in the control signal register 45.
Address data specifying the terminal device 1 is set in the address setting circuit 46 in advance. When the reply request signal detection circuit 43 detects the reply request signal, the comparison circuit 47 is activated and the address data stored in the address register 44 and the address data from the address setting circuit 46 are compared. When these two address data match, the comparison circuit 47 outputs a high-level match detection signal to the AND gate 48, and the pulse width of this high-level signal has a value equal to or longer than the period during which the monitoring signal is generated. The coincidence detection signal from comparison circuit 47 is also applied to output register 49, and output register 49 is enabled. The output register 49 is
Based on the contents of the control signal stored in the control signal register 45, the load L1 is applied to the output terminals P1 to P4.
-Give signals individually corresponding to L4. The loads L1 to L4 are thereby controlled. Load L1~
L4 is, for example, a lighting device. Output register 4
The output terminals P1-P5 of 9 correspond individually to the respective bits b1-b5 (see FIG. 2) of the control signal, and the bits b1-b4 individually correspond to the loads L1-L4. When the last bit b5 of the control signal is logic "1", the output terminal P5 of the output register 49 is logic "1", and in this case, time sharing is performed based on the operation of the main operation panel 22 or the sub operation panel 24. This is when the loads L1 to Ln are controlled by the multiplex transmission method. When the switches S1 to Sn provided individually associated with the terminals 1 to m are operated to control the loads L1 to Ln, the last bit b5 of the control signal is logic "0"; Therefore, the output terminal P5 of the output register 49 is at a low level. From the output terminal Q of the output register 49, when the coincidence detection signal is input from the comparison circuit 47, a signal having a pulse width that is at a high level is derived from the output terminals P1 to P5 at least until the signals are completely derived.

負荷L1〜L4に個別的に対応して出力回路6
1,62,63,64がそれぞれ設けられてい
る。これらの出力回路61〜64は、ANDゲー
ト65からの出力に応答するトランジスタ66に
よつて能動化される。ANDゲート65には出力
レジスタ49の出力端子P5,Qからの信号が与
えられる。こうして端末器1がアドレス指定され
かつ主操作盤22または副操作盤24の操作によ
つて時分割多重伝送方式で負荷L1〜L4が制御
され、したがつて制御信号の末位のビツトb5が
論理「1」であるときに、ANDゲート65から
の出力はハイレベルであり、応じてトランジスタ
66が導通し、出力回路61〜64が能動化され
る。出力回路61〜64は同様の構造を有する。
The output circuit 6 corresponds to the loads L1 to L4 individually.
1, 62, 63, and 64 are provided, respectively. These output circuits 61-64 are enabled by transistor 66 responsive to the output from AND gate 65. Signals from output terminals P5 and Q of the output register 49 are applied to the AND gate 65. In this way, the terminal device 1 is addressed, and the loads L1 to L4 are controlled by the time division multiplex transmission method by operating the main operation panel 22 or the sub-operation panel 24, so that the last bit b5 of the control signal is set to logic. When the signal is "1", the output from the AND gate 65 is at a high level, and accordingly the transistor 66 becomes conductive and the output circuits 61 to 64 are activated. Output circuits 61-64 have similar structures.

負荷L1に対応する出力回路61において、出
力レジスタ49の出力端子P1からの信号は、ダ
イオード67を介してトランジスタ68に入力さ
れる。負荷L1を駆動するために制御信号の負荷
L1に対応したビツトb1が論理「1」のときに
出力端子P1はハイレベルとなり、これによつて
トランジスタ68が導通する。そのため発光ダイ
オード69が活性化されて光を発生する。トラン
ジスタ68のコレクタはもう一つのトランジスタ
70のベースに接続される。出力端子P1がハイ
レベルであり、したがつてトランジスタ68が導
通しているときには、トランジスタ70は遮断し
ており、したがつてトランジスタ70に直列接続
されている発光ダイオード71は不活性化された
ままである。負荷L1が駆動されない場合には、
出力端子P1はローレベルでありしたがつてトラ
ンジスタ68は遮断し、このときトランジスタ7
0は導通する。こうして負荷L1が駆動されない
ときには発光ダイオード71から光が発生され
る。残余の出力回路62〜64は、出力レジスタ
49の出力端子P2〜P4からの信号にそれぞれ
応答する。
In the output circuit 61 corresponding to the load L1, the signal from the output terminal P1 of the output register 49 is input to the transistor 68 via the diode 67. In order to drive the load L1, when the bit b1 of the control signal corresponding to the load L1 is logic "1", the output terminal P1 becomes high level, and the transistor 68 becomes conductive. Therefore, the light emitting diode 69 is activated and generates light. The collector of transistor 68 is connected to the base of another transistor 70. When the output terminal P1 is at a high level and therefore the transistor 68 is conducting, the transistor 70 is cut off and the light emitting diode 71 connected in series with the transistor 70 remains inactivated. be. If load L1 is not driven,
Since the output terminal P1 is at a low level, the transistor 68 is cut off, and at this time, the transistor 7
0 is conductive. In this way, light is emitted from the light emitting diode 71 when the load L1 is not driven. The remaining output circuits 62-64 are responsive to signals from output terminals P2-P4 of output register 49, respectively.

端末器1には交流電源72が設けられており、
この交流電源72からの電力によつて負荷L1〜
L4が電力付勢される。これらの負荷L1〜L4
は、出力回路61〜64に関連する負荷制御回路
81〜84によつて作動される。負荷制御回路8
1,82〜84は同様な構成を有し、交流電源7
2からトランス73を介する電力によつて付勢さ
れる。
The terminal device 1 is provided with an AC power source 72,
The power from this AC power supply 72 causes the load L1 to
L4 is powered up. These loads L1 to L4
are operated by load control circuits 81-84 associated with output circuits 61-64. Load control circuit 8
1, 82 to 84 have similar configurations, and AC power supply 7
2 through a transformer 73.

負荷制御回路81において、自己保持機能を有
する一巻線形のラツチングリレー85は、スイツ
チ86を有し、このスイツチ86は負荷L1に直
列に接続される。ラツチングリレー85のもう一
つのスイツチ87は個別接点88,89を有す
る。ラツチングリレー85のリレーコイル90に
矢符91方向の励磁電流が流れたとき、スイツチ
86は導通し、スイツチ87は個別接点89に導
通し、このスイツチング状態が自己保持される。
リレーコイル90に矢符91の逆方向に励磁電流
が流れたときには、スイツチ86は遮断し、スイ
ツチ87は個別接点89に切換て導通し、このス
イツチング状態が自己保持される。個別接点88
には矢符91の方向に順方向となるダイオード9
2が接続される。もう一つの個別接点89には矢
符91の逆方向に順方向となるダイオード93が
接続される。
In the load control circuit 81, a single-turn latching relay 85 having a self-holding function has a switch 86, which is connected in series to the load L1. Another switch 87 of the latching relay 85 has individual contacts 88,89. When an excitation current flows in the direction of arrow 91 through the relay coil 90 of the latching relay 85, the switch 86 becomes conductive, the switch 87 conducts to the individual contact 89, and this switching state is self-maintained.
When the excitation current flows through the relay coil 90 in the opposite direction of the arrow 91, the switch 86 is cut off, and the switch 87 is switched to the individual contact 89 to conduct, and this switching state is self-maintained. Individual contact 88
The diode 9 has a forward direction in the direction of the arrow 91.
2 is connected. The other individual contact 89 is connected to a forward diode 93 in the opposite direction of the arrow 91 .

操作スイツチ回路94はスイツチS1を有し、
このスイツチS1は個別接点96,97を有す
る。スイツチS1の共通接点98を操作しないと
きには、この共通接点98は個別接点96,97
とは遮断してたとえばばね力で図示のような中立
状態にある。負荷L1を電力付勢して駆動するた
めには、共通接点98を個別接点96に導通させ
る。
The operation switch circuit 94 has a switch S1,
This switch S1 has individual contacts 96,97. When the common contact 98 of the switch S1 is not operated, the common contact 98 is replaced by the individual contacts 96, 97.
It is in a neutral state as shown in the figure, for example, by a spring force. To energize and drive the load L1, the common contact 98 is brought into conduction with the individual contacts 96.

負荷L1を消勢して駆動しないときには、共通
接点98を個別接点97側に導通させる。個別接
点96,97には、矢符91の方向に順方向のダ
イオード99と、矢符91の逆方向に順方向のダ
イオード100とがそれぞれ接続される。負荷L
1が付勢されているときに点灯動作する表示のた
めの発光ダイオード101は、操作スイツチ回路
94に含まれる。操作スイツチ回路94には、並
列にコンデンサ102が接続される。また発光ダ
イオード103は、抵抗110と直列接続され、
その直列回路は操作スイツチ回路94に並列接続
される。発光ダイオード103は、矢符91の逆
方向に順方向となるように方向性結合され、した
がつて負荷L1が電力付勢されているときに点灯
する。操作スイツチ回路94にはさらに、フオト
サイリスタ104,105が並列に接続される。
フオトサイリスタ104は発光ダイオード69か
らの光を受光し、もう一つのフオトサイリスタ1
05は発光ダイオード71からの光を受光する。
発光ダイオード103からの光は、受光素子10
6によつて受光され、フオトカプラを構成する。
受光素子106は、光を受光したとき小さな抵抗
値に変化する。残余の負荷制御回路82〜84も
また負荷制御回路81と同様な構成を有し、受光
素子107〜109に個別的に対応している。
When the load L1 is deenergized and not driven, the common contact 98 is made conductive to the individual contact 97 side. A diode 99 forward in the direction of arrow 91 and a diode 100 forward in the opposite direction of arrow 91 are connected to the individual contacts 96 and 97, respectively. Load L
The operation switch circuit 94 includes a light emitting diode 101 for display that lights up when the light emitting diode 1 is energized. A capacitor 102 is connected in parallel to the operation switch circuit 94. Further, the light emitting diode 103 is connected in series with the resistor 110,
The series circuit is connected in parallel to the operating switch circuit 94. The light emitting diode 103 is directionally coupled in a forward direction opposite the arrow 91 and therefore lights up when the load L1 is energized. Further, photothyristors 104 and 105 are connected in parallel to the operation switch circuit 94.
The photothyristor 104 receives light from the light emitting diode 69, and the photothyristor 104 receives light from the light emitting diode 69.
05 receives light from the light emitting diode 71.
The light from the light emitting diode 103 is transmitted to the light receiving element 10
6 constitutes a photocoupler.
The light receiving element 106 changes its resistance value to a small value when it receives light. The remaining load control circuits 82 to 84 also have the same configuration as the load control circuit 81, and individually correspond to the light receiving elements 107 to 109.

負荷L1が主操作盤22または副操作盤24の
操作によつて時分割多重伝送方式で制御される場
合を想定する。この場合に、負荷L1が電力付勢
されるに当つては、制御信号の負荷L1に対応し
たビツトb1が論理「1」であり、したがつて前
述のように出力回路61のトランジスタ68が導
通し、このとき制御信号の末位のビツトb5は論
理「1」であつてトランジスタ66は導通する。
そのため発光ダイオード69からの光はフオトサ
イリスタ104によつて受光される。こうしてリ
レーコイル90には、矢符91の方向に半波の電
流が流れる。そのためスイツチ86が導通し、ス
イツチ87は個別接点89に切換り、この状態が
自己保持される。こうして負荷L1が電力付勢さ
れたままになる。次の逆方向の半波の周期におい
て、コンデンサ102に充電電流が流れるけれど
も、このコンデンサ102のインピーダンスを高
く選びしかも発光ダイオード103に直列に接続
された抵抗110の抵抗値を大きくすることによ
つて、ラツチングリレー85のスイツチング態様
が切換ることはない。発光ダイオード103の光
は受光素子106によつて受光される。監視信号
発生回路111は、受光素子106の抵抗が小さ
くなつたことを検出し、ANDゲート48に信号
を与える。このようにして、負荷L1に対応した
監視信号の第1のビツトa1において負荷L1の
駆動を表わす論理「1」の信号が導出され結合回
路40からライン20を経て主制御装置21に送
出される。負荷L1の電力付勢の状態は、発光ダ
イオード101によつて表示される。
Assume that the load L1 is controlled by the time division multiplex transmission method by operating the main operation panel 22 or the sub-operation panel 24. In this case, when the load L1 is energized, the bit b1 of the control signal corresponding to the load L1 is logic "1", and therefore the transistor 68 of the output circuit 61 is turned on as described above. However, at this time, the last bit b5 of the control signal is logic "1" and the transistor 66 is conductive.
Therefore, the light from the light emitting diode 69 is received by the photothyristor 104. In this way, a half-wave current flows through the relay coil 90 in the direction of the arrow 91. Therefore, the switch 86 becomes conductive, the switch 87 switches to the individual contact 89, and this state is self-maintained. Load L1 thus remains powered. During the next half-wave cycle in the opposite direction, a charging current flows through the capacitor 102, but this can be done by selecting a high impedance for the capacitor 102 and increasing the resistance value of the resistor 110 connected in series with the light emitting diode 103. , the switching mode of the latching relay 85 is never changed. The light from the light emitting diode 103 is received by the light receiving element 106. The supervisory signal generation circuit 111 detects that the resistance of the light receiving element 106 has become small, and provides a signal to the AND gate 48. In this way, a logic "1" signal representing driving of the load L1 is derived from the first bit a1 of the monitoring signal corresponding to the load L1, and is sent from the coupling circuit 40 to the main controller 21 via the line 20. . The power energization state of load L1 is indicated by light emitting diode 101.

主操作盤22または副操作盤24の操作によつ
て時分割多重伝送方式で負荷L1を消勢する場合
を想定する。この場合には、制御信号の負荷L1
に対応するビツトb1は論理「0」であり、トラ
ンジスタ68は遮断しており、したがつてトラン
ジスタ66が導通し、しかもトランジスタ70が
導通し、これによつて発光ダイオード71が点灯
する。そのためフオトサイリスタ105が導通す
る。こうしてリレーコイル90には矢符91の逆
方向に電流が流れ、スイツチ86が遮断するとと
もに、スイツチ87が個別接点88に導通する。
表示用の発光ダイオード101および発光ダイオ
ード103は点灯せず、監視信号発生回路111
は監視信号の負荷L1に対応するビツトa1を論
理「0」とした出力を導出する。
A case will be assumed in which the load L1 is deenergized using the time division multiplex transmission method by operating the main operation panel 22 or the sub-operation panel 24. In this case, the control signal load L1
The bit b1 corresponding to the bit b1 is logic "0" and the transistor 68 is cut off, so that the transistor 66 is conductive, and the transistor 70 is also conductive, thereby causing the light emitting diode 71 to light up. Therefore, the photothyristor 105 becomes conductive. In this way, a current flows through the relay coil 90 in the direction opposite to the arrow 91, the switch 86 is cut off, and the switch 87 is made conductive to the individual contact 88.
The display light emitting diode 101 and the light emitting diode 103 do not light up, and the monitoring signal generation circuit 111
derives an output with bit a1 corresponding to load L1 of the monitoring signal set to logic "0".

スイツチ86,87が図示の状態にある場合
に、負荷L1をスイツチS1の操作によつて電力
付勢する場合を想定する。この場合には、共通接
点98を個別接点96に導通させる。これによつ
てリレーコイル90には矢符91の方向に電流が
流れる。そのためスイツチ86が導通するととも
に、スイツチ87は個別接点89に導通する。こ
うして負荷L1が電力付勢される。矢符91とは
逆方向に流れる電流は、コンデンサ102を充電
させるとともに発光ダイオード103を点灯させ
るけれども、コンデンサ102のインピーダンス
および抵抗110の抵抗値を前述のように充分大
きくすることによつて、リレーコイル90に矢符
91の逆方向に流れる電流の値を小さくし、ラツ
チングリレー85のスイツチング状態が切換つて
しまうことを防ぐ。
Assume that when the switches 86 and 87 are in the illustrated state, the load L1 is energized by the operation of the switch S1. In this case, the common contact 98 is electrically connected to the individual contacts 96. As a result, a current flows through the relay coil 90 in the direction of the arrow 91. Therefore, the switch 86 becomes conductive, and the switch 87 becomes conductive to the individual contact 89. Load L1 is thus energized. The current flowing in the opposite direction to the arrow 91 charges the capacitor 102 and lights up the light emitting diode 103, but by making the impedance of the capacitor 102 and the resistance value of the resistor 110 sufficiently large as described above, the relay can be activated. The value of the current flowing in the direction opposite to the arrow 91 in the coil 90 is reduced to prevent the switching state of the latching relay 85 from being changed.

このときにもまた受光素子106が発光ダイオ
ード103からの光を受光し、監視信号発生回路
111は監視信号の負荷L1に対応したビツトa
1を論理「1」とした出力を導出する。また負荷
L1が電力付勢されているとき発光ダイオード1
01が点灯して表示が行なわれる。
At this time, the light receiving element 106 also receives the light from the light emitting diode 103, and the supervisory signal generating circuit 111 generates bit a corresponding to the load L1 of the supervisory signal.
Derive the output with 1 as logic "1". Also, when the load L1 is energized, the light emitting diode 1
01 lights up and the display is performed.

負荷L1を消勢するためにはスイツチS1の共
通接点98を個別接点97に導通し、これによつ
てリレーコイル90に矢符91の逆方向に電流を
流す。こうしてスイツチ86が遮断し、リレース
イツチ87は個別接点88に導通する。
To de-energize load L1, common contact 98 of switch S1 conducts to individual contact 97, thereby causing current to flow through relay coil 90 in the opposite direction of arrow 91. In this way, switch 86 is disconnected and relay switch 87 conducts to individual contact 88.

操作スイツチ回路94は並列に複数個設けられ
てもよい。
A plurality of operation switch circuits 94 may be provided in parallel.

副操作盤24の操作によつて入力された信号は
端末器23から監視信号としてライン20を介し
て主制御装置21に送出され、この主制御装置2
1からの制御信号としてライン20を介して端末
器1〜mの負荷L1〜Lnが制御される。副操作
盤24は、複数の設定アドレスを有し、各設定ア
ドレス毎にスイツチのグループS1〜S8,Sp
〜Snを対応させてもよい。
A signal input by operating the sub-operation panel 24 is sent from the terminal device 23 as a monitoring signal to the main controller 21 via the line 20.
The loads L1 to Ln of the terminals 1 to m are controlled via the line 20 as a control signal from the terminal device 1. The sub-operation panel 24 has a plurality of setting addresses, and each setting address corresponds to switch groups S1 to S8, Sp.
~Sn may be made to correspond.

以上のように本発明によれば、端末器に関連し
て設けられた負荷にスイツチ手段が関連して設け
られ、このスイツチ手段の操作によつて負荷を制
御することができる。そのため応答速度を向上す
ることができるとともに、誤動作を防ぐことがで
きる。また主制御装置が故障を生じた場合におい
てもスイツチ手段の操作によつて負荷を制御する
ことができるようになる。特に本発明によれば、
負荷を直接にオンまたはオフに指定して制御する
ことができ、その実際の制御の状態が表示される
ので、制御の状態を確認することが容易である。
As described above, according to the present invention, the switch means is provided in association with the load provided in connection with the terminal, and the load can be controlled by operating the switch means. Therefore, response speed can be improved and malfunctions can be prevented. Furthermore, even if the main control device fails, the load can be controlled by operating the switch means. In particular, according to the invention:
The load can be controlled by directly specifying on or off, and the actual control status is displayed, making it easy to check the control status.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の全体の系統図、第
2図は時分割多重伝送方式を示す説明図、第3図
は主制御装置21のブロツク図、第4図は端末器
1のブロツク図である。 1〜n,23……端末器、11,12,1m…
…スイツチ手段、20……ライン、21……主制
御装置、22……主操作盤、24……副操作盤、
41……スタート信号検出回路、42……アドレ
ス信号制御信号検出回路、43……返信要求信号
検出回路、47……比較回路、49……出力レジ
スタ、61〜64……出力回路、69,71,1
01,103……発光ダイオード、81〜84…
…負荷制御回路、85……ラツチングリレー、1
04,105……フオトサイリスタ、L1〜Ln
……負荷、S1〜Sn……スイツチ。
FIG. 1 is an overall system diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram showing a time division multiplex transmission system, FIG. 3 is a block diagram of the main controller 21, and FIG. 4 is a diagram of the terminal device 1. It is a block diagram. 1~n, 23...Terminal, 11, 12, 1m...
...Switch means, 20...Line, 21...Main controller, 22...Main operation panel, 24...Sub-operation panel,
41...Start signal detection circuit, 42...Address signal control signal detection circuit, 43...Reply request signal detection circuit, 47...Comparison circuit, 49...Output register, 61-64...Output circuit, 69, 71 ,1
01,103...Light emitting diode, 81-84...
...Load control circuit, 85...Latching relay, 1
04,105...Photothyristor, L1~Ln
...Load, S1~Sn...Switch.

Claims (1)

【特許請求の範囲】 1 主制御装置によつて制御・監視される複数の
端末器を設け、各端末器をそれぞれ指定するため
のアドレスを設定し、主制御装置はアドレス信
号、制御信号および返信要求信号を含む送信信号
を端末器に送出し、アドレス指定された端末器は
制御信号に応答してその端末器に関連する負荷を
制御しかつ返信要求信号に応答して主制御装置に
負荷の制御状態を表わす監視信号を送出する時分
割多重伝送方式において、 端末器は、一巻線形ラツチングリレー85を有
し、このラツチングリレー85は、 負荷L1と電源72とに直列に接続される第1
リレースイツチ86と、 交流電源72,73の一方端に共通接点が接続
され、この共通接点87が選択的に導通する2つ
の個別接点88,89を有する第2リレースイツ
チ87と、 一方向91に電流が流れたとき第1リレースイ
ツチ86が導通し、第2リレースイツチの共通接
点が一方の個別接点89に導通し、逆方向に電流
が流れたとき第1リレースイツチ86が遮断し、
第2リレースイツチの共通接点が他方の個別接点
88に導通するリレーコイル90とを備え、 リレーコイル90の一方の端子は、前記逆方向
に方向性結合された第1ダイオード93を介して
前記他方個別接点に接続されるとともに、前記一
方向91に方向性結合された第2ダイオード92
を介して前記一方個別接点88に接続され、 リレーコイル90の他方の端子は、操作スイツ
チ回路94を介して交流電源72,73の他方端
に接続され、 操作スイツチ回路94は、切換えスイツチS1
の共通接点98に選択的に導通される2つの各個
別接点96,97に、第3および第4ダイオード
100,99が相互に逆極性にそれぞれ接続さ
れ、かつ、第3および第4ダイオード100,9
9の個別接点96,97とは反対側の端子は共通
に接続されて構成され、切換えスイツチS1の共
通接点98と、第3および第4ダイオード10
0,99の共通接続点との間には、表示用発光ダ
イオード101が接続され、 操作スイツチ回路94には並列に、一対のフオ
トサイリスタ104,105が相互に逆極性に接
続されるとともに、 この操作スイツチ回路94にはまた並列に、返
信用発光ダイオード103が接続され、さらに アドレス信号によつてアドレス指定されたと
き、制御信号に応答してフオトサイリスタ10
4,105に選択的に光を与える発光素子69,
71を備える手段44,45,49,61,6
5,66と、 返信用発光ダイオード103からの光を受光し
て、その受光状態を監視信号として導出する手段
106,111,48とを含むことを特徴とする
時分割多重伝送方式。
[Claims] 1. A plurality of terminal devices are provided which are controlled and monitored by a main control device, and an address is set for specifying each terminal device, and the main control device sends address signals, control signals, and replies. A transmission signal containing a request signal is sent to a terminal device, and the addressed terminal device responds to the control signal to control the load associated with the terminal device, and responds to the reply request signal to cause the master controller to control the load. In the time-division multiplex transmission system that sends out a monitoring signal representing the control state, the terminal device has a single-turn linear latching relay 85, and this latching relay 85 is connected in series to the load L1 and the power source 72. 1st
a second relay switch 87 having a common contact connected to one end of the AC power supplies 72 and 73 and having two individual contacts 88 and 89 with which the common contact 87 selectively conducts; When current flows, the first relay switch 86 conducts, the common contact of the second relay switch conducts to one individual contact 89, and when the current flows in the opposite direction, the first relay switch 86 shuts off,
A relay coil 90 is provided in which a common contact of the second relay switch is electrically connected to the other individual contact 88, and one terminal of the relay coil 90 is connected to the other through a first diode 93 directionally coupled in the opposite direction. a second diode 92 connected to the individual contacts and directionally coupled in the one direction 91;
The other terminal of the relay coil 90 is connected to the other end of the AC power supplies 72 and 73 via an operation switch circuit 94, and the operation switch circuit 94 is connected to the changeover switch S1.
Third and fourth diodes 100, 99 are respectively connected with mutually opposite polarities to two individual contacts 96, 97 which are selectively conductive to a common contact 98, and the third and fourth diodes 100, 9
The terminals on the opposite side from the individual contacts 96 and 97 of 9 are connected in common, and the common contact 98 of the changeover switch S1 and the third and fourth diodes 10
A display light emitting diode 101 is connected between the common connection point of 0 and 99, and a pair of photothyristors 104 and 105 are connected in parallel to the operation switch circuit 94 with mutually opposite polarities. A return light emitting diode 103 is also connected in parallel to the operation switch circuit 94, and when addressed by the address signal, the photothyristor 10 is activated in response to the control signal.
A light emitting element 69 that selectively provides light to 4,105,
Means 44, 45, 49, 61, 6 comprising 71
5, 66; and means 106, 111, 48 for receiving light from the return light emitting diode 103 and deriving the state of the light reception as a monitoring signal.
JP55176114A 1980-12-13 1980-12-13 Time division multiplex transmission system Granted JPS5799892A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55176114A JPS5799892A (en) 1980-12-13 1980-12-13 Time division multiplex transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55176114A JPS5799892A (en) 1980-12-13 1980-12-13 Time division multiplex transmission system

Publications (2)

Publication Number Publication Date
JPS5799892A JPS5799892A (en) 1982-06-21
JPS6341480B2 true JPS6341480B2 (en) 1988-08-17

Family

ID=16007923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55176114A Granted JPS5799892A (en) 1980-12-13 1980-12-13 Time division multiplex transmission system

Country Status (1)

Country Link
JP (1) JPS5799892A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142A (en) * 1983-06-16 1985-01-05 Hitachi Ltd Data transmission system
JPS63191498A (en) * 1987-02-04 1988-08-08 Toshiba Heating Appliances Co Power line carrier control system
JPS63196197A (en) * 1987-02-09 1988-08-15 Toshiba Heating Appliances Co Carrier control system power line
JPH0771342B2 (en) * 1989-04-10 1995-07-31 松下電器産業株式会社 Transmission control device
JPH03145094A (en) * 1989-10-31 1991-06-20 Toshiba Lighting & Technol Corp Load control system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397186A (en) * 1977-02-03 1978-08-25 Matsushita Electric Ind Co Ltd Controller
JPS5469680A (en) * 1977-11-15 1979-06-04 Toshiba Corp Central remote control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397186A (en) * 1977-02-03 1978-08-25 Matsushita Electric Ind Co Ltd Controller
JPS5469680A (en) * 1977-11-15 1979-06-04 Toshiba Corp Central remote control system

Also Published As

Publication number Publication date
JPS5799892A (en) 1982-06-21

Similar Documents

Publication Publication Date Title
US8093901B2 (en) Switching unit adapted for communicating with a processing unit
JPS6341480B2 (en)
JPS5963438A (en) Remote control device for air conditioner
US4009420A (en) Solid state power controller
US3796995A (en) Remote coded dual state controller apparatus
JP2002091519A (en) Programmable controller and erroneous wiring correcting method
JP2002062903A (en) Control device
CN109541934A (en) A kind of controlled oil device redundancy control method and system
JPS635411Y2 (en)
US5708357A (en) Power circuit for electronic controller
US3644926A (en) Checkback system for visual and audible indication of detected processes
JP2000173383A (en) Load driving circuit
JPH0612190B2 (en) Air conditioner signal transmission device
KR940003305B1 (en) Control circuit of illumination
JP2749343B2 (en) Remote control relay
JPH0210691Y2 (en)
JPS60154738A (en) Remote supervisory control system
US4315250A (en) Connection arrangement for selection and display system
JPS5939959B2 (en) Fail-safe method for remote control system
KR960013956B1 (en) Line examination device
SU1513495A1 (en) Remote control apparatus
JPH0617400Y2 (en) Adapter for load control of remote monitoring and control system
JPS6219062Y2 (en)
JPS6333411Y2 (en)
JP2001112167A (en) Polarity exchange system