JPS6340892A - 放射線検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利／Ｉ７分デ？） 未発り１は放射線の検出装置に係るもので、とくに半導
体記憶装置を用いて簡便かつ安価に大気中あるいは固体
、液体中の汚染放射能を検出する装置に関するものであ
る。

（従来技術） 半導体装置は一般に合成樹脂やセラミック等の成型体内
に実装されているが、このような実装材料中には微量の
各種放射性元素が不可避的に含まれている。こうした物
質からはその放射性崩壊により発生したアルファ粒子が
不断に放出されており、これらのアルファ粒子はその大
部分が環境雰囲気中に放散されるが、一部は当該半導体
装置の本体たる基板を形成するシリコン等の半導体物質
中に吸収される。

かくて半導体物質中に吸収されたアルファ粒子は、該物
質内部における進入軌跡に沿って電荷（キャリア）を生
成させる。このようにして生成されたキャリアにより、
該半導体記憶装置の記憶内容の一部が不測的に破壊され
、ひいてはその読出し情報が意味のないものとなってし
まう。

」−述のように半導体装置、とくに半導体物質中はの基
板にアルファ粒子が入射することに起因する読出し上の
エラーは、これが１装置の物理的欠陥に由来するもので
はないところから、一般に「ソフトエラー」と称されて
おり、その発生率を低減させることは半導体記憶装置、
とくにその製造プロセスの分野において大きな課題のひ
とつとなっている。すなわち、半導体記憶装置プロセス
の分野においては、上記のようなソフトエラー現象はも
っばらこれが有害かつ無益なものであると認識されてい
るのみである。

しかして近時、原子力施設における事故の発生により放
射能が洩出して大気中に拡散し、長期かつ広域におよぶ
放射能汚染をひき起こす等の事件が世間の耳目を集めて
いる。このような事故によって大気中に拡散した放射能
は、長期にわたって当該事故現場の環境内に残留するの
みならず、気流に乗って遠隔地へも伝幡して地球上の各
地に汚染の影響をおよぼすこととなる。

放射性物質による大気その他の汚染は、上記のような原
子力施設における事故等に起因するもののみにとどまら
ない。すなわち、原子力施設において生成され、蓄積さ
れ、あるいは場合によっては該施設から排出される放射
性排気物や廃ガス、廃液等や、あるいは実験等の人為的
行為による核分裂爆発等もまた、放射能による汚染の重
要な原因である。さらに放射性物質を実際に扱う職場等
においても、同様な問題が基本的に存する。

こうした各種原因にもとづく放射能汚染の問題に対して
は、技術的あるいは行政上、さまざまな対策が講じられ
あるいは策定されている。しかしながら放射能による汚
染の問題は、それが各個人の生命にかかわるものである
だけに、個人レベルでの自衛が不可欠なものであり、こ
のためには各個人が自ら生活し、滞在し、あるいは通過
する環境において、放射能による汚染が発生しているか
どうかを時々刻々に知っておくことが最小限必要である
。また、放射能汚染が発生しているとすればその度合が
どの程度であるかを合せて監視することができれば、さ
らに好ましい。

ひるがえって、一般に放射能と呼ばれる物理現象は、ウ
ランやトリウムあるいはその崩壊系列に属する放射性元
素の原子核が自発的あるいは人為的な原因により崩壊し
て放射線を放出する現象であり、このような放射線とし
てはアルファ線。

ベータ線、ガンマ線、中性子線等が代表的なものである
。これらの各種放射線のうち、アルファ線はさきに述べ
たような半導体記憶装置におけるソフトエラーの原因と
なるアルファ粒子の放出による放射線そのものである。

従って、汚染放射能に含まれるアルファ線が半導体記憶
装置に入射し、その記憶単位としてのメモリセルを形成
する半導体物質中に吸収された場合にも、前述のような
ソフトエラーが発生する結果となる。

周知のようにアルファ粒子は粒子１個について数メガ電
子ボルトのエネルギ（運動エネルギ）を保有しており、
この粒子がシリコンやガリウムひ素等の半導体物質中に
吸収された場合、該物質内部における進入径路に沿って
、アルファ粒子１個についておよそ１ＯＥ８ないし１Ｏ
Ｅ７個におよぶ電子−正孔対がプラズマ状に生成され、
集積度の高い半導体集積回路においては、こうした電子
−正孔対によって電子または正孔からなるキャリヤが生
成される。このような個数のキャリアがたとえばダイナ
ミック読出し書込みメモリ（以下ＤＲＡＭと称する）を
構成するメモリセルのうちの１個に生成された場合、当
該セルには電気量にしてほぼ２００　ｆｃ　（フェムト
クーロン）の電荷が加えられたこととなり、これは通常
のＤＲＡＭの記憶単位たるセルに蓄えられる正常な電荷
量にゆうに匹敵し、あるいはこれを凌駕する。かくて、
当該メモリセルの保有電荷量は、該セルの記憶内容を表
わす本来の電荷量とはまったく異なった値となり、当該
セル自体の記憶内容、ひいてはそのセルを含む記憶装置
全体の記憶内容が無効となる。ちなみに、たとえばそれ
ぞれ１６キロビツトのメモリアレイを１０００個集積し
てなるメモリシステムの場合、実装材料からのアルファ
線の入射に起因するソフトエラーの発生率は１０００時
間あたり１回であり、これは故障率にして１００ＯＦ　
Ｉ　Ｔに達する。

（［］的） かくて本発明は半導体記憶装置に入射するアルファ線の
線量を、これに起因するソフトエラーの発生率を検出す
ることにより、当該アルファ線をその一部とする放射能
の線量を検知する装置を提供することを目的とするもの
である。しかしてこの半導体記憶装置としては、とくに
ＤＲＡＭを用いるのが好ましい。これは第一にＤＲＡＭ
においてはその記憶内容があるサイクルで消失しても次
のサイクルでその再書込みを行なうことが可能であり、
第二にはデータが蓄積電荷の有無という形式で記憶され
るため、アルファ線の吸収により生成される電荷による
影響が顕著で、従って測定が容易であることにもとづく
ものである。

（問題点を解決するための手段） かくて本発明は、アルファ線に感応してアルファ粒子１
個につき所定量の蓄積電荷が変化する記憶単位を複数個
集積してなる半導体記憶装置と、所定の単位時間内に前
記記憶単位の全てにおいて変化した電荷量の総量を検出
する手段と、この総電荷量に対応する値を所定の基準値
と比較して両者の間に所定の関係が成立した場合に信号
を出力する手段とからなることを特徴とする放射線検出
装置を提供するものである。

すなわち本発明においては、前記半導体記憶装置として
は上述のように好ましくはＤＲＡＭを用いて、その実装
材料から発したアルファ粒子（以下「内発性アルファ粒
子」という）以外に。

当該記憶装置の外部から入射したアルファ粒子（以下「
外来性アルファ粒子」という）に起因するソフトエラー
の単位時間あたりの発生率（ソフトエラーレート）を検
出し、これを所定の値（または適宜の可変値）と比較す
ることにより、検出ソフトエラーレートを表わす値がこ
の所定値に対して所定の関係をみたす場合には、適宜の
警報信号を出力したり、あるいは適宜の表示手段により
検出結果を表示する。なお、上記内発性アルファ粒子は
１便宜上、宇宙線に含まれるアルファ粒子も含めていう
ものとする。

（実施例） 以下添付の図面を参照して本発明の実施例につき説明す
る。

本発明による放射線検出装置は、上述のようにＤＲＡＭ
を用いて実現するのが好ましく、第１図はそのような装
置の実施例を示すものである。

図示のＤＲＡＭはそれ自体としては公知であり、情報記
憶装置としてのメモリセルからなるメモリアレイ１０を
有する。このメモリアレイｌＯは例えばそれぞれ６４キ
ロビツトのメモリをサブアレイとして８個用い、これら
に組み合わせることによりＭ行Ｎ列の配列とする。この
メモリアレイ１０は、半導体基板上の行方向および列方
向にそれぞれ形成したワード線Ｗ（０）　、　Ｗ（１）
　、　　、　、　。

Ｗ（Ｍ−１）およびビット線Ｂ（０）　、　Ｂ（１）　
、　　、　、　。

Ｂ　（Ｎ−１）を有し、これらワード線およびビット線
の個々の交点にはそれぞれ１個のメモリセル１２が配置
形成されている。これらメモリセル１２の各々は、典型
的には１トランジスタｌキャパシタ回路よりなるもので
あり、たとえば第２図に模式的に示すようにＭＯＳ型（
金属−酸化物一半導体）Ｘりの電界効果トランジスタ１
４と、キャパシタ１６との組合せにより構成されている
。この電界効果トランジスタＬ４は、通常そのドレーン
領域がビット線（第２図ではＢＬで示す）に、ゲートが
ワード線（同じ＜ＷＬで示す）に、またソース領域が前
記キャパシタ１６の一方の電極に、それぞれ電気的に結
合している。該キャパシタ１６の他方の電極は図示のよ
うに接地されている。このキャパシタ１６の両電極間の
誘電体層は、前記半導体基板において酸化シリコン（Ｓ
ｉ０２）または窒化シリコン（Ｎ３０４）の単独層、あ
るいはこれらを積層した複合層により形成されている。

上記キャパシタ１６の画電極は、通常いずれも多結晶ポ
リシリコン層からなり、その一方は前記トラジスタ１４
のソース領域と接触し、他方は前記半導体基板と接触し
ている。すなわち、本実施例においては前記半導体基板
は接地され、したがって低電位に保持されているものと
想定する。かくて第２図に示すメモリセル１２において
は、キャパシタ１６に正の電荷が蓄積されているときに
はこれを論理ｌを表わす状態とし、電荷が蓄積されてい
ないときにはこれを論理Ｏを表わす状態とする。

再び第１図において、前記メモリアレイ１０のワード線
Ｗ（０）　、　Ｗ（１）　、　　、　、　、　Ｗ（Ｍ−
１）には折入出力回路１８が双方向パスラインを介して
接続され、この折入出力回路１８の入力には行アドレス
デコーダ２０が、出力にはセンスアンプ回路２２がそれ
ぞれ接続されている。該行アドレスデコーダ２０には図
外の中央＠算装置（以下ＣＰＵという）により生成され
たアドレス信号のうちの行アドレス信号（ＡＯ，Ａｌ、
　　、　、　、　Ａｉ　）が入力し、該行アドレスデコ
ーダ２０はこれらのアドレス信号をデコードして、行選
択信号を前記折入出力回路１８に入力する。この折入出
力回路１８は１．村込みまたは読出し期間中に、この行
選択信号にもとづいて前記メモリアレイ１０内から指定
されたワード線Ｗ（０）　、　ｗ（＋）　、　　、　、
　、ｗ（トｌ）を選択する。

他方、メモリアレイ１０のビット線Ｂ（０）。

Ｂ（１）　、　　、　、　、　Ｂ（Ｎ−１）には、列ア
ドレスデコーダ２４が接続されている。この列アドレス
デコーダ２４には前記ＣＰＵにより生成されたアドレス
信号のうち列アドレス信号（Ａｊ、　、　、　、Ａｎ　
）が人力し、該列アドレスデコーダ２４はこれらのアド
レス信号をデコードして、列選択信号を前記メモリアレ
イｌＯのビット線Ｂ（０）　、　Ｂ（１）　、　　、　
。

、　Ｂ　（Ｎ−１）に入力してこれらビット線のうちの
何れかを選択する。

前記折入出力回路１８は書込みまたは読出し期間中にこ
の行選択信号を指定されたワード線を選択するほか、読
出し期間中には上記メモリアレイ１０から読み出したデ
ータ、すなわち個々のメモリセルからの出力電圧を前記
センスアンプ回路２２に印加することによって、読み出
し情報を確定しかつ増幅するゆこうした動作が読出し期
間の最後のサイクルで行なわれた後、前記ＣＰＵから供
給される書込みイネーブル信号Ｗが低レベルとなること
により、上記センスアンプ回路２２かリセットされる。

この古込みイネーブル信号Ｗは、本実施例においては仮
にこれをアクティブロー信号とすることにより、低レベ
ルにより書込みをイネーブルとし、高レベルにより読出
しをイネーブルとするもので、本実施例におけるＤＲＡ
Ｍの占込み読出し選択制御信号として用いるものとする
。なお、本発明装置におけるＤＲＡＭには、後述する理
由によりリフレッシュ機能は不要である。

しかして、上述のようなメモリ動作の期間中に、アルフ
ァ粒子が前記メモリアレイ１０内にあるメモリセル、す
なわち本実施例において第２図に示すメモリセル１２に
入射したとする。この入射アルファ粒子は、当該メモリ
セル１２を形成する半導体層内に進入してこれに吸収さ
れ、その結果、前述したようにその通過経路に沿って１
０ＥｅないしＩＯＥ？＠！の電子−正孔対が第２図に示
すメモリセル１２、とくにそのキャパシタ１６の前記誘
゛屯体層中に生成される。この場合、これらの電子−正
孔対の一部は、わずかな時間の経過とともに再結合によ
り消滅するが、前述のようにキャパシタ１６の電極のう
ち基板と一体の側の電極が接地されている場合には、前
記電子−正孔対のうち正孔が当該電極側に引き寄せられ
、この結果キャパシタ１６の誘電体層には余剰の電子が
残されることとなる。この余剰の電子により生ずる負電
荷は、前述のように電気楡にして２００　ｆｃにも達す
るものである８ このため１例えば当該メモリセル１２が論理１の値を記
憶しており、そのキャパシタ１６に正の電荷が蓄えられ
ていたとすると、これらの電荷が上記余剰の電子によっ
て相殺されるのみならず、当該セルのキャパシタが負電
荷状態となって、その記ｔ＝　ｔａ報は完全に失われて
しまう。この場合、当該メモリセルから読み出された情
報は誤り情報となる。

したがって、書込み期間中に前記メモリアレイ１０内の
すべてのメモリセル１２に正の電荷を蓄えて論理１の値
を書き込んでおいたとすると、ひきつづく読出し期間中
に打入出力回路１８から出力された読出し情報中に論理
Ｏのビットが含まれているならば、すなわちそのビット
は誤りであり、当該ビットの対応するメモリセルにアル
ファ粒子が吸収されたことを示すこととなる。このよう
に、あるメモリセル１２に書き込まれた情報が破壊され
てその論理状態が反転した場合、当該セルに対する読出
し動作が完了するまでの期間、その誤りビットを誤りの
ままに保持しておくことが必要であり、このため本発明
装置におけるＤＲＡＭにおいては、リフレッシュ処理は
これを敢えて行なわないこととする。

かくて本発明による放射線検出装置におい′ては、前記
打入出力回路１８から順次出力される各行の読出し情報
は、前記センスアンプ回路２２を介して信号出力回路２
６に入力する。この信号出力回路２６は第３図に示すよ
うに、リセット可能なカウンタ２８を有し、このカウン
タ２８は、適宜のクロック信号ＣＬＫにより１記行入出
力回路１８からの出力と同！０１１．て該出力中に含ま
れる論理１の信号を計数し、所定時間ごとにリセットさ
れる。このリセット可能としては、上記読出しイネーブ
ル信号Ｗの低レベルを用いることとしてよい、かくてカ
ウンタ２８は計数された論理Ｏ信号の個数に相当する出
力信号Ｖｃを生成して、これを比較回路３０の一方の入
力に供給する。この比較回路３０の他方の入力には基準
信号としての参照信号Ｖｒが常時印加されており、入力
信号Ｖｃはこの参照信号Ｖｒと比較されて、その比較結
果が所定の条件をみたすとき、すなわち典型的にはＶｃ
）Ｖｒとなったとき、該入力信号Ｖｃは補正回路３２に
人力される。この補正回路３２は後述するような補正を
入力信号Ｖｃに対して施し、補正後の信号を警報信号Ｓ
ａとして該補正回路３２から出力する。この警報信号Ｓ
ａは駆動回路３４に入力し、この駆動回路３４により適
宜の警報ないし表示手段（図示せず）が駆動されて、本
発明装置に入射したアルファ線の線量が所定値以上であ
ることを知らせる。

なお、第３図に示したカウンタ２８．比較回路３０、補
正回路３２．駆動回路３４により構成される信号出力回
路２６は、これをハードウェア形式で構成することも無
論可能であるが、好ましくはこれを前記ＣＰＵおよびこ
れに併設した読出し専用メモリ（ＲＯＭ）やＲＡＭ等に
より実行されるソフトウェア機能により実現する。

また前記参照信号Ｖｒとしては、例えば所定の許容放射
線被爆量に相当する値を選定することとする。ただしメ
モリアレイ１０に入射するアルファ粒子は前記外来性ア
ルファ粒子のみならず前記内発性アルファ粒子をも含む
ものであり、さらに−検出期間中に同一のメモリセルに
２個またはそれ以上のアルファ粒子が相次いで入射する
可能性があるため、上記補正回路３２においてはこれら
の要因を統計学的に定量化して補正を加えることとする
。

つぎに、第４図に示すフローチャートを参照して、本発
明による装置の逐時動作につき説明する。

本発明による装置は、それぞれが所定のシーケンスから
なる検出サイクルを所定の周期で繰り返すものであるが
、この周期的動作を開始するのに先立って、まず所定の
パラメータにつき初期設定を行なう（ステップ１）。す
なわち、本発明装置におけるＤＲＡＭとして市販のもの
を使用する場合、一般に市販のＤＲＡＭにおいては論理
１あるいは論理０を表わす電荷量がメモリアレイを構成
するセルの番地により一定の傾向をもって変化するため
、このような変化量を補償してすべてのセルの活性化電
荷性を見かけ上均−にしておくことが必要である。この
ために必要な補償値は、あらかじめこれを前記ＣＰＵに
併設されたＲＯＭに格納しておき、装置の起動時に該Ｃ
ＰＵ内に読み込むようにする。市販のＤＲＡＭを用いる
場合にはさらに、その設定読出し開始タイミングが早す
ぎて、アルファ粒子が入射してからソフトエラーが発生
する以前に読出しサイクルとなることがありうるため、
設定読出し開始タイミング（前記書込みイネーブル信号
Ｗの立−ヒリタイミング）を若干遅くしておくことが必
要な場合もある。

さらに本実施例におけるように、３込みサイクルにおい
てすべてのメモリセルのキャパシタに正電荷を与えて論
理１状態とする場合には、周期的な検出動作を開始する
前に、第１回目の検出サイクル用の１込みをあらかじめ
行なっておくことが必要である。ただし、負電荷状態を
論理１状態と対応させる場合には、この書込みステップ
は不要である。

かくてと述のような初期設定が完了した段階で、装置は
その周期的な検出動作を開始する。すなわち、図示の初
期設定ステップ１にひき続くステップ２により、メモリ
アレイ１０を構成するメモリセル１２のすべてにアクセ
スしてその記憶情報を読み出す、このためには、まず前
記行アドレスデコーダからの行選択信号により、前記打
入出力回路１８を介してワード線Ｗ（０）　、　Ｗ（１
）　、　　。

、　、　Ｗ（Ｍ−１）を順次選択するとともに、前記列
アドレスデコーダ２４からの列選択信号によりメモリア
レイＩＯの個々のビット線Ｂ（０）　、　Ｂ（１）　。

、　、　、　Ｂ　（Ｎ−１）を順次選択して、各ワード
線に沿って配置された個々のメモリセルの記憶内容を順
次読み出すことにより、刻入出力回路１８およびセンス
アンプ回路２２を介してワード線ごとの読出し情報を順
次前記カウンタ２８に入力する（ステップ３）。前述の
ように、第１回目の検出サイクルにおけるメモリアレイ
１０の１９込み情報は、前記初期設定ステップｌにより
すべてのメモリセル１２について論理１とされており、
このため、該情報の書込み時点からステップ２における
読出し時点までの期間中にメモリアレイ１０に何らの５
常も生じていなければ、前記カウンタ２８に順次入力す
る読出し情報のシーケンスは、すべて論理１ビツトで構
成されていることとなる。しかしながら、上記期間中に
前記内発性アルファ粒子や前記外来性アルファ粒子がメ
モリアレイｌＯに入射してその何れかのメモリセル１２
に吸収された場合には、前述のようにしてその記憶内容
が反転して論理Ｏとなり、前記カウンタ２８には論理０
ビツトを含む読出し情報シーケンスが入力されることと
なる。該カウンタ２８は前記ステップ３によりこの読出
し情報シーケンスに含まれる論理θビットを計数して、
例えば前記書込みイネーブル信号Ｗの低レベル移行によ
りリセット状態となった時点で、その計数値に対応する
信号Ｖｃを前記比較回路３０に出力する。かくて、比較
回路３０はこの入力信号Ｖｃを前記参照信号Ｖｒと比較
して（ステップ４）、入力（Ｒ号Ｖｃが参照信号Ｖｒ以
下であればステップ５に移行して第２回目の検出サイク
ル用の書込み動作を行なう、この書込み動作は、前記ス
テップ２における読出し動作と同様の手順で、メモリア
レイｌＯのメモリセル１２をすべて走査してその各々に
論理１値を書込むことにより行なわれる。また、前記ス
テップ４において比較回路３０の入力信号Ｖｃが前記参
照信号ＶＲよりも大きいことが判明した場合は、該信号
Ｖｃを駆動回路３２に転送して、前記内発性アルファ粒
子によりソフトエラーの発生する確率や、同一のセルに
２個またはそれ以北のアルファ粒子が入射する確率にも
とづいて、当該入力信号Ｖｃの値を補正する（ステップ
６）、かくて、補正された検出値にもとづいて警報信号
Ｓａを前記駆動回路３４に供給して（ステップ７）、前
述のように適宜の警報ないし表示手段を活性化させた後
、前記書込みステップ５に移行する。

書込みステップ５が実行された段階で第１回目の検出サ
イクルは完Ｙし、引き続いて第２回目の検出サイクルの
読出しステップ２に移行する。

第２回目以降の検出サイクルは、上述の第１回目の検出
サイクルと同様にして行なわれるが、ただしメモリアレ
イＩＯから読み出される情報は、前回の検出サイクル期
間中に書き込まれたものである。

なお、記載の実施例においてはソフトエラーの単位時間
あたりの発生率、すなわち検出信号Ｖｃを所定の値と比
較するものとしたが、所望ならばこれを適宜の可変値と
比較するようにしてもよい。そのためには例えば、第１
図に示したＤＲＡＭ回路とほぼ同等の構成とした第２の
ＤＲＡＭ回路を併設して、これを前記外来性アルファ粒
子から遮蔽するように適宜被覆し、この第２のＤＲＡＭ
回路におけるソフトエラーの発生率、すなわち前記内発
性アルファ粒子の入射回数を表わす信号を生成させて、
これと前記検出信号Ｖｃを比較することとすることがで
きる。

さらに、記載の実施例においては半導体記憶装置として
ＤＲＡＭを用いることとしたが、本発明による装置は電
荷結合素子（ＣＣＤ）を記憶装置をとして用いることに
より実施することも可能である。この場合は、該素子本
来の光入力部であるダイオードを光学的に不透過でかつ
アルファ線に対して透過性をもつ物質によりシールドす
ることによって、アルファ粒子の入射のみ、によって当
ａｋＺ子の出力電圧が変化するようにすることとする。

なおまた、本発明の放射線検出装置は固定状態にこれを
設置することもできるが、ペンダントや時計その他の装
身具、あるいは卓上式の計算器などに組み込んで携帯式
に構成することも可能なもので、防水加工を施してミル
クなどの液体中の放射能の検出や、前記半導体記憶装置
を適宜な突出面に配して固体に押付は可能とし、該固体
に付着した放射能を検出するように設計してもよいもの
である。

（効果） 上述のように、本発明による放射線検出装置は、公知構
成の半導体記憶装置を用いてそのアルファ粒子の入射に
起因するソフトエラーを一定時間ごとに計数することに
より、簡便に大気、液体ならびに地中あるいは固体表面
の放射能の線量を検出するようにしたものであり、個人
レベルで（１常的に大気中その他の汚染放射能を監視す
ることができるという効果がある。さらに本発明による
′！Ｊｃ置は、これに使用する記憶装置はもとよりその
周辺装置を１枚の半導体チップ上に形成して、これに簡
単な信号出力回路を付加するのみで実施することが可能
であり、装置全体をきわめて小型なものとすることがで
き、かつ上記半導体チップとして市販のものを用いた場
合には、該装置をきわめて安価に製作しうるという効果
もある。他方、本発明による装置をカスタムＩＣ形式で
実現する場合には、その信号出力回路自体もオンチップ
化することにより装置全体をさらに小型化することが可
能である。

【図面の簡単な説明】

第１図は本発明による装置の一実施例の概略回路構成を
示すブロック図、第２図は第１図の構成におけるメモリ
アレイ１０を形成するメモリセル１２の各々の等価回路
を示す回路図、第３図は第１図に示す実施例における信
号出力回路２６の構成を示すブロック図、第４図は第１
図に示す実施例の動作態様を示すフローチャートである
。 １０、、、、、メモリアレイ １２、、、、、メモリセル １４、、、、、電界効果トランジスタ １６、、、、、キャパシタ １８、、、、、打入出力回路 ２０、、、、、行アドレスデコーダ ２２、、、、、センスアンプ回路 ２４、、、、、列アドレスデコーダ ２６、、、、、信号出力回路 ２８、、、、、カウンタ ３０、、、、、比較回路 ３２、、、、、補正回路 ３４、、、、、駆動回路

Claims (2)

【特許請求の範囲】
1. （１）アルファ線に感応してアルファ粒子１個につき所
   定量の蓄積電荷が変化する記憶単位を複数個集積してな
   る半導体記憶装置と、所定の単位時間内に前記記憶単位
   の全てにおいて変化した電荷量の総量を検出する手段と
   、この総電荷量に対応する値を所定の基準値と比較して
   両者の間に所定の関係が成立した場合に信号を出力する
   手段とからなることを特徴とする放射線検出装置。
2. （２）前記半導体記憶装置はこれをダイナミック読出し
   書込みメモリ（ＤＲＡＭ）により構成したことを特徴と
   する特許請求の範囲第１項に記載の放射線検出装置。