JPS6337431A

JPS6337431A - 並列処理制御方法

Info

Publication number: JPS6337431A
Application number: JP17986686A
Authority: JP
Inventors: Keiji Kojima; 啓二小島; Shunichi Torii; 俊一鳥居
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-01
Filing date: 1986-08-01
Publication date: 1988-02-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、計算機システムにおける並列処理の制御に関
し、特に、論理型言語で記述されたプログラムの並列処
理の制御に関する。

〔従来の技術〕

論理型言語は、述語論理型言語とも呼ばれ、その代表は
Ｐｒｏｌｏｇである。Ｐｒｏｌｏｇによるプログラムの
構文と基本的動作は周知であり、例えば、後藤ｒ　Ｐｒ
ｏｌｏｇの言語機能詳細」情報処理ＶｏＱ、２５゜Ｎα
１２．第１３１９〜１３２８頁に解説されている。この
型の言語で記述されたプログラムの実行は１通常、それ
ぞれのゴール（解くべき問題又はその各部分）に対する
複数の規則及び／又は事実の適用を含み、したがって、
一般的には、並列処理による処理時間の短縮が期待され
る。

尾内他「並列型推論マシンＰＩＭ−Ｒのアーキテクチャ
とソフトウェアＪＩＣ○”Ｌ’　、　Ｔ　Ｒ−０７７゜
１９８５は、Ｐｒｏｌｏｇ等の論理型言語で記述された
プログラムの並列処理を論じている。そこに述べられて
いるように、従来のこの種のプログラムの並列処理にお
いては、基本的には、ゴールに対して、それに関するす
べての規則及び事実が並列に適用される。前掲論文は、
Ｐｒｏｌｏｇプログラムについて、引数間並列とＡＮＤ
並列の実行は得策ではなく、０ＲＳｉ！、列のみを実行
するのが実際上有利である旨を述べているが、ＯＲ並列
の選択的実行までは考慮していない。

〔発明が解決しようとする問題点〕

実際のプログラムでは、各ゴールに関する多くの規則及
び事実の内で一部のものだけが適用に成功する場合が多
い。このことは、ＯＲ並列についても同様である。例え
ば、Ｎ個のＯＲ節があっても、それらが適用されるべき
述語に含まれる変数が特定された後では、唯一のＯＲ節
きり成立できないという場合がある。この場合、これら
Ｎ個のＯＲ節をＮ個のプロセッサエレメントに分配して
並列に処理しても、Ｎ−１個のプロセッサエレメントで
はそれらの担当したＯＲ節が直ちに不成立となり、した
がって、並列処理の効果はほとんど生じない。他方、並
列化操作は、メツセージの作成とその授受、その他のた
めのかなりのオーバヘッドを伴う、それゆえ、従来のよ
うな無条件並列化は、期待したほどの処理時間の短縮を
もたらさず、しばしば、並列処理による処理時間が逐次
処理によるそれを上回ることがある。

本発明は、無益な並列化を防止することによって、並列
処理の実質的効果を維持しながら、並列化オーバヘッド
を削減し、以て、論理型言語プログラムの総合処理速度
を改善することを意図する。

〔問題点を解決するための手段〕

本発明は、コンパイル時に、各ゴールごとに、それに適
用されるべき規則及び事実の同時成立の可能性を解析し
、実行時に、前記解析の結果に従って、同時成立の可能
な場合にのみ並列処理を実行させる。

〔作用〕

規則及び事実の同時成立の可能性の有無は、通常、述語
の呼出し順序の解析と試験的統一化の結果とから、コン
パイル過程を通じて論理的に決定することができる。こ
うして得られた同時成立性情報は、オブジェクトプログ
ラムの一部として。

各プロセッサエレメントに渡せばよい、各プロセッサエ
レメントは、ある述語を取出した時に、この同時成立性
情報を参照し、それにより、同時成立の可能性の有無、
すなわち、並列処理を行なうへきか逐次処理を行なうべ
きかを、決定することができる。したがって、処理時間
短縮の実効がない並列処理のための並列化操作は排除さ
れて、オーバヘッドの削減をもたらし、他方、実効ある
並列処理は実行されて、並列処理による高速化効果は維
持される。

〔実施例〕

以下、本発明の一実施例を、Ｐｒｏｌｏｇで記述された
プログラムの場合について説明する。ｐｒｏｌｏｇの言
語機能の詳細については、前掲後藤論文を参照されたい
。

本発明は、コンパイル時に行なわれる解析フェーズと、
オブジェクトプログラム実行時に行なわれる実行フェー
ズとに分けられる。第１図（Ａ）は解析フェーズにおけ
る処理の概要を示し、同図（Ｂ）は実行フェーズにおけ
る処理の概要を示す。

第２図は、第１図に示された処理を含むＰｒｏｌｏｇプ
ログラムの実行に用いられる計算機システムの一例を、
ブロックダイヤグラムで示す。ホストプロセッサ２０１
は、複数のプロセッサエレメント（ＰＥ）２０２ａ　〜
２０２ｃに、通信制御ユニット（ＣＣＵ）２０３を介し
て接続される。ホストプロセッサ２０１は、また、ＣＰ
Ｕ２０４．主メモリ２０５、外部メモリ制御ユニット（
ＥＭＣＵ）２０６、及び端末制御ユニット（ＴＣＵ）２
０７を有する。ＥＭＣＵ２０６は、コンパイラを保持す
る外部メモリ２０８ａと、Ｐｒｏｌｏｇで記述されたソ
ースプログラムを保持する外部メモリ２０８ｂとに接続
され、これらと主メモリ２０５の間のデータの授受を制
御する。ＴＣＵ２０７は、端末装置２０９と接続され、
ホストプロセッサ２０１と端末装置２０９の間の通信を
制御する。

主メモリ２０５は、必要に応じていくつかのエリアに分
割され、図には、コンバイリングによって得られたオブ
ジェクトプログラムを格納するためのオブジェクトエリ
ア２１０と、ワークエリア２１１が示されている。これ
らの他に、図示されていないが、Ｏ８を保持するエリア
、目下走行中のプログラムを保持するエリアなどがある
。ワークエリア中のトリ一二リア２１２とオブジェクト
エリア中のテーブルエリア２１３が、本発明による後述
の処理のために用意される。

ホストプロセッサ２０１は、コンパイラと［’ｒｏｌｏ
ｇプログラムを、それぞれ外部メモリ２０８ａと２０８
ｂから上メモリ２０５の適当なエリアに転送して、ワー
クエリア２１１を利用しつつＰｒｏｌｏｇプログラムを
コンパイルし、得られたオブジェクトプログラムをオブ
ジェクトエリア２１０に格納する。完成したオブジェク
トプログラムは、ＣＣＵ２Ｏ５を経て、全Ｐ　Ｅ　２０
２　ａ　〜２０２　ｃに転送される。

実行に際して、質問が端末装置２０９から与えられると
、ホス１へプロセッサ２０１はそれをＰＥ２０２ａ〜２
０２ｃの予め定められた一つに送り、このＰＥは、必要
に応じて他のＰＥと協同しつつ、オブジェクトプログラ
ムを実行し、答をホストプロセッサ２０１を介して端末
装’Ｅｉ　２０９に戻す。

各ＰＥの構成並びにそれらの間の接続形態及び通信機能
の詳細は公知であり、例えば、前掲文献ＩＣ０Ｔ、ＴＲ
−０７７に記載されている。

第３図は、Ｐｒｏｌｏｇプログラムの一例として、４−
　Ｑｕｅｅｎｓと呼ばれるパズルを解くためのプログラ
ムを示す。このパズルのゴールは、４行（Ａ−Ｄ）×４
列（１〜４）の格子に、４個のチェスのクイーンを、互
いに他のクイーンに取られないように配置することであ
る（中高「非決定的アルゴリズム」情報処理、Ｖｏｗ、
２４．Ｎａ３．第４５７〜４６１頁参照）。節３０１は
質問それ自体であり、窮極的なゴールである。記号１：
ｌ　　（ネック）の左辺は頭部と呼ばれ、その右辺は本
体部と呼ばれる。次の節３０２は、質問３０１が成立す
るための規則を示す。すなわち、述語５ＥＬ（Ａ）ない
しＣＨＫ２　（Ａ、Ｄ）がすべてＡＮＤ関係で成立する
ようなＡ−Ｄと１〜４の組合せが、解を与える。述語５
ＥＬ（Ａ）は、行Ａでクイーンを置きうる列位置の事実
（ＯＲ定義節３０３〜３０６で与えられる）の選択を示
し、ＮＥＸＴ　（Ａ、Ｂ）ないしＮＥＸＴ　（Ｃ，Ｄ）
は、隣接する二つの行で許される列位置の事実（ＯＲ定
義節３０７〜３１２）の適用を示し、ＣＨＫＩ　　（Ａ
、Ｃ）とＣＨＫＩ　（Ｂ、Ｄ）は、ＯＲ定義節３１３と
３１４を介して、１行置いた二つの行で許される列位置
の事実（ＯＲ定義節３１７〜３２０）の適用を示し、Ｃ
ＨＫ２　（Ａ、Ｄ）は、ＯＲ定義節３１５と３１６を介
して、２行置いた二つの行で許される列位置の事実（Ｏ
Ｒ定義節３２１〜３２５）の適用を示す。Ａ−ＤとＸ、
Ｙは、値１〜４を取りうる変数とみなすことができ、こ
れらの変数を含む各述語の成立は部分的なゴールである
。

第１図（Ａ）の解析フェーズでは、各ＯＲ節群の中で同
時に成立する可能性のある節を判別する。

例えば、第３図に示されたプログラムにおいて、ｆｆ１
３０２中で最初に呼出される述語ＳＥＬ　（Ａ）を定義
する四つのＯＲ節３０３〜３０６は、Ａが未代入の変数
なので、同時に成立する可能性がある。しかし、５ＥＬ
（Ａ）が呼出された後では、統一化操作（二つの引数が
同一になりうるか否かの決定）によって変数Ａの値が特
定されているので、次に呼出される述語ＮＥＸＴ　（Ａ
、Ｂ）を定義する六つのＯＲ節３０７〜３１２は、すべ
てが同時に成立するわけではなく、変数Ａに対応する値
が同一の節のみが、同時に成立する可能性を持つ。すな
わち、節３０７と３０８、又は３１１と３１２は同時に
成立する可能性を持つが、これらの節の対とその他の節
が同時に成立することはない。第１図（Ａ）の解析フェ
ーズでは、ＯＲ節のこのような同時成立性を判別するた
めに、まず、諸述語が呼出される順序が解析され（１０
１）、次いで、各述語に含まれる変数がその呼出時点で
特定されているか否かが調べられ（１０２）、最後に、
同時に成立する可能性のあるＯＲ節と然らざるＯＲ節が
判別されて、ＯＲ節のグループ分けが行なわれる（１０
３）。

第１図（Ｂ）の実行フェーズでは、各述語の処理に際し
て、担当ＰＥは、解析フェーズで得られた判別情報を用
いて、同時成立の可能なＯＲ節の有無を調べ（１０４）
、なければ各ＯＲ節を自身で逐次的に実行する（１０５
）。しかし、同時成立の可能なＯＲ節があれば、担当Ｐ
Ｅは他のＰＥに依頼し、これらのＰＥが並列にこれらの
ＯＲ節を処理する０例えば、述語ＳＥＬ　（Ａ）の処理
において、そのＯＲ定義節３０３〜３０６は前述のよう
に同時に成立する可能性があるので、４台のＰＥで並列
に処理される。しかし１次の述語ＮＥＸＴ（Ａ、Ｂ）の
処理においては、節３０７と３０８又は３１１と３１２
のみが同時に成立する可能性を持つので、節３０７．３
０９及び３１１があるＰＥで逐次的に処理され、節３０
Ｂ、３１０及び３１２は他のＰＥで逐次的に処理される
。

次に、前記諸ステップの詳細を説明する。述語５ＥＬ（
Ａ）及びＮＥＸＴ　（Ａ、Ｂ）についての前爪説明から
れかるように、ＯＲ節の同時成立性は、それらが適用さ
れる述語が筒中のどの位置で呼出されるか、そして、ど
の節から呼出されるかによって異なる。したがって、同
じ名前を持つ述語であっても、そのＯＲ定義節の同時成
立性は、その述語の呼出され方によって変わる。述語呼
出し関係解析ステップ１０１は、諸述語のこのような呼
出関係を明確にする。そのために、まず、変数を含む節
の多重化が行なわれ、次いで、述語呼出し関係本が作成
される。

第４図（Ａ）は、第３図のプログラムにおける変数を含
む節の多重化の結果を示す。例えば、述語ＣＨＫｌは、
節３０２中で２度呼出される。記述のように、変数を含
む述語の同時成立性は、筋向におけるその出現位置に選
って変化するので。

これら二つのＣＨＫＩは、別のもの、すなわち、ＣＨＫ
ｌｌとＣＨＫＩ□として扱われ、それに対応して、ＣＨ
Ｋｌを定義するＯＲ節３１３及び３１４は多重化されて
、新たに節４０１〜４０４が作成される。複数回現われ
る他の述語Ｎ　Ｅ　Ｘ　Ｔ、ＯＫＩ及びＯＫ２について
も同様である。ただし、第３図の例では、ＮＥＸＴ、Ｏ
Ｋｌ及びＯＫ２はそのＯＲ定義節が変数を含まないので
、多重化を行なわなくてもよい。

第４図（Ｂ）は、同図（Ａ）のように多重化されたプロ
グラムに基づいて作成された述語呼出し関係木を示す、
これは、変数を含む節の頭部に現われる述語名を親とし
、本体部に現われる述語名を子とする木である。この木
は、ワークエリア中のトリ一二リア２１２（第２図）中
に保持される。

第４図（Ｂ）において、各述語の左肩に付された数字は
、後述する深さ優先順を示す。

次に、変数特性解析ステップ１０２の詳細を説明する。

このステップにおいて、変数は次の２種類に分類される
。

（１）入力変数、すなわち、述語が呼出される時には値
が決定されている変数。

（２）出力変数、すなオ〕も、述語が呼出される時には
値が未決定であるが、呼出しの直後にはそれが決定され
る変数。

第５図は、この変数特性解析ステップ１０２の詳細を示
し、第６図は、第４図（Ａ）のように多重化されたプロ
グラムの解析の結果を示す。まず、ステップ５０１にお
いて、特性が未決定である旨を示す記号゛？′　が、プ
ログラム中の全変数の右７１７に付される。このような
記号の付加は、マシン内では、例えば、対応するタグの
付加により実現される。続くステップ５０２において、
前述の述語呼出し関係解析ステップ１０１で得られた述
語呼出し関係木゛ｒに含まれる述語が、第４図（Ｂ）で
各述語の左肩に付された数字により示される深さ優先順
（ｄｅｐｔｈ−ｆｉｒｓｔ　ｏｒｄｅｒ　）に従って取
出され、以降のステップにより解析される。深さ優先順
の探索は、例えば、Ｎ、　Ｊ、　Ｎｉ１ｓｏｎ　ｒＰｒ
ｉｎｃｉｐｌｅｓｏｆ　Ａｒｔｉｆｉｃｉａｌ　Ｉｎｔ
ｅｌｌｉｇｅｎｃｅＪ　Ｃｈａｐ、　２　、　Ｔｉｏｇ
ａＰｕｂｌｉｓｈｉｎｇ　Ｃｏ、　、　１９８０に記載
されている。

解析過程に入って、まず、ステップ５０３で、ステップ
５０２で取出された述語Ｐが、述語Ｐの全ＯＲ定義節の
頭部と統一化される６次に、ステップ５０４で出力変数
が判別される。すなわち、ステップ５０３における統一
化によって常に定数か又は出力変数と統一化される述語
Ｐ内の変数は、出力変数であり、したがって、そのよう
な変数の右肩に対された記号゛？′　を、出力変数を示
す記号′−′に変更する。例えば、述語５ＥＬ（Ａ）と
そのＯＲ定義節３０３〜３０６の頭部（ネックを持たな
い節は、それ自体が頭部であるとみなされる）とを統一
化すると、変数Ａは常に定数１〜４と統一化されるので
、この述語中の変数Ａは出力変数であると判別されて、
ＳＥＬ　（Ａ’　）は５ＥＬ（Ａ−）に変更される。出
力変数と判別された述語Ｐ中の変数は、述語Ｐの呼出し
の直後に値が決定され、その結果、同じ節の中でそれ以
後に現われる述語にとっては入力変数となる。したがっ
て、ステップ５０５で、述語Ｐを含む筒中で以後に現わ
れる同じ変数の右肩の記号′？′が、入力変数を示す記
号“十′に変更される。例えば、Ｂ３０２において、述
語５ＥＬ（Ａ’″）の後に現われる述語ＮＥＸＴ　（Ａ
’　、Ｂ’　）　、ＣＨＫｌｌ（Ａ’　＋　ｃ　’　）
−及びＣＨＫ２　（Ａ′？、Ｄ？）中の変数Ａ°　は、
Ａ　に変更される。

一方、述語ＰのＯＲ定義節の頭部に現われる変数の内で
、述語Ｐとの統一化によって定数か又は述語Ｐ内の入力
変数と統一化される変数も、やはり入力変数である。ス
テップ５０６では、前記の事実に基づいて、述語ＰのＯ
Ｒ定義節の頭部に含ま九る入力変数が判別され、それら
の右肩に付された記号′？′　が記号（＋）に変更され
る。続いて、ステップ２０７で、ステップ５０５におけ
るのと同じ根拠に基づき、同じＯＲ定義節中の他のすべ
ての同じ変数が入力変数として判別され、それらの右肩
の記号が＋′に変更される０例えば。

節３０２内の述語ＣＨＫ１．（Ａ　　、Ｃ”）（この述
語に含まれる変数Ａ及びＣは、それまでの解析により、
入力変数と判別されている）とそのＯＲ定義節４０１及
び４０２（第４図（Ａ））の頭部とを統一化すると、こ
れらのＯＲ定義節の頭部の変数Ｘ゛及びＹ　は入力変数
Ａ　及びＣとそれぞれ統一化されるので、双方とも入力
変数であると判別されて、Ｘ　及びＹ　にそれぞれ変更
され、次いで、それらの本体部の変数Ｘ°及びＹ７も、
Ｘ　及びＹ　にそれぞれ変更される。ステップ５０２な
いし５０７は、関係木Ｔ内の相次ぐ述語に対して反復さ
れ、未処理の述語がなくなると、変数特性解析は終了す
る。

第７図は、同時成立性解析ステップ１０３の詳細を示し
、第８図は、第４図（Ａ）のように多重化されたプログ
ラムの解析の結果を示す。一般に、ある述語Ｐ内の変数
の全部が出力変数ならば、この述語Ｐが呼出される時点
でそれらの変数は未決定であるから、この述語ＰのＯＲ
定義節はすべて同時成立の可能性を持つ。しかし、入力
変数が含まれている場合には、この述語Ｐが呼出される
時点で入力変数の値が既に決定されているため、この述
語ＰのＯＲ定義節は、必ずしも同時成立が可能ではない
。述語Ｐ内の変数Ｘが入力変数であるとき、その二つの
ＯＲ定義節Ｃ１とＣ２は、Ｐと０１の頭部との統−化後
のＸの値ａｌ　が、ＰとＣ２の頭部との統−化後のＸの
値ａ２と等しい場合にのみ、同時成立が可能である。

第７図を参照して、ステップ７０１で、第４図（Ｂ）の
述語呼出し関係木から述語Ｐが深さ優先順に取出され、
ステップ７０２で、この述語Ｐ内の変数がすべて出力変
数であるか否かが調べられる。もしもすべての変数が出
力変数ならば、この述語ＰのＯＲ定義節はす入で同時成
立が可能であり、したがって、ステップ７０３において
、並列処理のために、すべてのＯＲ定＆　ｎ５が異なる
グループにグループ分けされる。例えば、述語５ＥＬ（
Ａ−）は出力変数のみを含み、したがって、そのＯＲ定
義節３０３〜３０６は、同時成立が可能であり、第８図
に示されるように、グループ１〜４にグループ分けされ
る。第８図において、「グループ＋、を成」の欄に記さ
れた括弧内の数字は、第３図の左端に記された節通し番
号である。

他方、述語Ｐが少なくとも一つの入力変数を含んでいれ
ば、ステップ７０４で、述語Ｐとその各ＯＲ定義節の頭
部とが統一化され、ステップ７０５で、統一化の結果に
従ってＯＲ定義節がグループ分けさ汎る。述語Ｐとその
各定義節ＣＩの頭部との統一化により得られる入力変数
ＸＢＸｘ、・・・。

も、が成立するＯＲ定義ｆｉＱ　Ｃｔ　とＣＪ　があれば、
これら二つの節は同時成立が可能であり、したがって、
異なるグループにグループ分けされる。前記条件を満た
さないＯＲ定義節は、これらのグループに適当に分配さ
れる。しかし、前記条件を満たすＯＲ定義節がなれば、
グループ分けは行なわれな＋い。例えば、入力変数Ａ　を含む述語ＮＥ　ＸＴよ（Ａ
、Ｂ−）については、それとそのＯＲ定義節３０７〜３
１２のそれぞれとを統一化すると、統一化後の入力変数
Ａ　の値は、それぞれ、１，１゜２．３，４．４となる
。すなわち、節３０７と３０８又は３１１と３１２の一
方の対のみが同時成立の可能性を持つ。したがって、節
３０７と３０８が異なるグループに厘し、かつ、節３１
１と３１２も異なるグループに、寓するようにグループ
化が行なわれ、節３０９と３１０は、これらのグループ
に分配される。複数通りのこのようなグループ分けが可
能であるが、グループ数がなるへく少なく、かつ、各グ
ループに属する節の数が同一か又はなるべく同一に近い
ような、組合せを選ぶのがよい０例えば、第８図に示す
ように、筒３０７．３０９及び３１１（節通し番号７．
９及び１１）で第１グループを構成し、節３０８．３１
０及び３１２（節通し番号８．１０及び１２）で第２グ
ループを構成する。

以上の処理は、述語呼出し関係水内の述語が尽きるまで
反復され、得られたグループ分け情報（第８図）は、同
時成立性テーブルとして、オブジェクトエリア内のテー
ブルエリア２１３（第２図）に格納される。ただし、第
８図には、簡明のために、同時成立の可能性があり、し
たがって複数のグループに分けられたＯＲ定義節を持つ
述語のみが、図示されている。述語ＮＥＸＴは、ステッ
プ１０１における多重化によって、第４図（Ａ）ニ示さ
れるように、ＮＥＸＴｌ、ＮＥＸＴｚ及びＮＥＸＴ３に
区別されたが、これらについてのグループ分けは全く同
一なので、同時成立性テーブルにおいては、これらは再
び一つに併合されている。述語ＣＨＫ１についても同様
である。ＯＫｌ及びＯＲ２については、同時成立の可能
性はない。

同時成立性テーブル（第８図）は、オブジェクトプログ
ラムの一部として、各ＰＥ２０２ａ〜２０２ｃに送られ
て、そこに保持される。

第１図（Ｂ）の実行フェーズにおいて、ある述語を取出
したＰＥは、ステップ１０４で、同時成立性テーブル（
第８図）を参照して、その述語のＯＲ定義節が複数のグ
ループに分けられているか否か（すなわち、同時成立の
可能性があるか否か）を調べ、それらが複数のグループ
に分けられていなければ、ステップ１０５で、全ＯＲ定
義′５を自身で逐次的に実行する。他方、もしもそれら
のＯＲ定義節が複数のグループに分けられていれば、こ
のＰＥは、ステップ１０６において、そ、れ白身が処理
するグループを除く各グループについて、その処理を依
頼するためのメツセージを作成し、そハを然るべきＰＥ
に送る。このメツセージは、第９図に示されるように、
述語名、グループ番号及び変数値リストを含む。このメ
ツセージを受取ったＰＦ：は、その内容に従い依頼され
たグループの処理を開始し、こうして、複数のＯＲ定定
義ダグループ、対応する数のＩ）　Ｅによって並列に処
理される。各グループに屈する譜ユ）は、各担当ＰＥに
より逐次的に処理される。変数値リストのフォーマット
を含むＰＥ間通信、ＰＥにおける述語とそのＯＲ定義節
の処理、その他の詳細は、公知（例えば前掲文献Ｉ　Ｃ
Ｏ’Ｉ’　、　Ｔ　Ｒ−０７７）　”あリ、かつ、本発
明の部分をなすものではなく、したがって、その説明は
省略する。ステップ１０６において、すへてのグループ
の処理を他のＰＥにまかせるように、システムを構成し
てもよい。

コンパイラによる同時成立性解析の助けとなるような情
報（例えば、入力変数と出力変数の識別情報）をプログ
ラマがソースプログラムに付加すれば、プログラマの負
担は増すが、コンパイル時間を短縮することができる。

〔発明の効果〕

本発明によれば、同時成立の可能な部分だけが並列化処
理を受けるので、並列化のためのオーバヘッドが削減さ
れ、しかも、処理時間の短縮という並列処理の効果は充
分に享受することができ、その結果、総合処理時間が一
般に短縮される。

定量的に詳述すれば、ある述語がＮ個のＯＲ定義筒を持
ち、これらが同時成立の可能なｎ個のグループにグルー
プ分けされ、各グループは同数の節からなる（Ｎ／ｎ＝
整数）場合において、成立した定義節の処理が成立後を
時間で終了するとすれば、これらＯＲ定ａｆＨ＋の全部
を処理するのに要する時間は、近似的に次のとうりであ
る。

逐次処理：Ｎ×（統一化時間）＋ｎｔ無条件並列処理：（Ｎ−１）Ｘ（並列化時間）＋（統一
化時間）＋１本発明：　　（ｎ　　１）　Ｘ　（Ｍｔ列化時間）十−
×（統一化時間）＋１現在の技術の状態においては、並列化時間が統一化時間
よりもかなり長いシステムが多い。このようなシステム
では、ｎが小さい（すなわち、同時成立が可能なＯＲ定
義節が少ない）場合に、無条件並列処理は逐次処理より
もかなり長い時間を要する。しかし、このような場合に
も、本発明による処理時間は、逐次処理によるそれとほ
とんど変らず、かつ、ｎ＝Ｎ（すなわち、全ＯＲ定義節
が同時成立可能）の場合を除き、無条件並列処理による
処理時間よりも短い。

また、並列化時間が統一化時間と等しいときでも、本発
明による処理時間は、ｎ−１とｎ　＝　Ｎの場合（すな
わち、同時成立可能なＯＲ定義節が全くない場合と、全
ＯＲ定義節が同時成立可能な場合）を除き、無条件並列
処理による処理時間よりも短い。例えば、統一化時間と
並列化時間が共にαで、Ｎ＝１６．ｎ＝４ならば、全処
理時間は、逐次処理＝１６α＋４を無条件並列処理：１６α十を本発明ニアα十ｔであり、本発明の並列化オーバヘッド削減効果が顕著に
現われている。

【図面の簡単な説明】

第１図は本発明による並列処理制御方法の一実施例の概
要を示すフローチャート、第２図は本発明の方法を実行
する計算機システムの一例を示すブロックダイヤグラム
、第３図はＰｒｏｌｏｇプログラムの一例を示す図、第
４図は第１図における述語呼出し関係解析ステップの処
理結果を示す図、第５図は第１図における変数特性解析
ステップの詳細を示すフローチャート、第６図は第５図
の処理の結果を示す図、第７図は第１図における同時成
立性解析ステップの詳細を示すフローチャート、第８図
は第７図の処理の結果を示す図、第９図はプロセッサエ
レメント間通信に用いられるメツセージのフォーマット
を示す図である。１０１・・・述語呼出し関係を解析するステップ、１０
２・・・変数の特性を解析するステップ、１０３・・・
ＯＲ節の同時成立性を解析するステップ、１０４・・・
実行時にＯＲ節の同時成立性を調べるステップ、１０６
・・同時成立が可能なＯＲ節を並列に処理するステップ
。

Claims

【特許請求の範囲】１、相互接続されて並列動作可能な複数のプロセッサエ
レメントを有し、論理型言語で記述されたプログラムを
コンパイルして実行する計算機システムにおいて、コン
パイルフエーズにおいてプログラム中の各ゴールについ
てそれに適用されるべき複数の規則及び事実が同時に成
立する可能性を解析し、その結果を示す同時成立性情報
を生成するステップと、実行フェーズにおいて前記同時
成立性情報を参照し、同時に成立する可能性がある規則
及び事実の適用を異なる前記プロセッサエレメントに実
行させるステップとを有する、並列処理制御方法。２、特許請求の範囲１において、前記同時成立性情報生
成ステップは、変数を含む述語の呼出しの順序を解析す
るステップと、前記各述語内の変数が当該述語の呼出し
時に特定されているか否かを解析するステップと、前記
後者ステップの解析結果を用いて前記同時成立性情報を
生成するステップとを含む、並列処理制御方法。３、特許請求の範囲２において、前記同時成立性情報生
成ステップは、前記各述語に対する規則及び事実を同時
に成立する可能性のあるものが同じグループに属さない
ように複数のグループに分けて、このグループ分け情報
を前記同時成立性情報に挿入するステップを含み、実行
フェーズにおける前記ステップは、前記各グループに一
つの前記プロセッサエレメントを割当てるステップを含
む、並列処理制御方法。