JPS633322A - 電気回路 - Google Patents
電気回路Info
- Publication number
- JPS633322A JPS633322A JP62151039A JP15103987A JPS633322A JP S633322 A JPS633322 A JP S633322A JP 62151039 A JP62151039 A JP 62151039A JP 15103987 A JP15103987 A JP 15103987A JP S633322 A JPS633322 A JP S633322A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- collector
- pnp transistor
- conductor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 82
- 239000003990 capacitor Substances 0.000 claims description 34
- 230000007423 decrease Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000000670 limiting effect Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000001105 regulatory effect Effects 0.000 description 8
- 238000004804 winding Methods 0.000 description 8
- 101000685724 Homo sapiens Protein S100-A4 Proteins 0.000 description 7
- 102100023087 Protein S100-A4 Human genes 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 7
- 230000033228 biological regulation Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 210000004907 gland Anatomy 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102100028002 Catenin alpha-2 Human genes 0.000 description 1
- 101100222236 Homo sapiens CTNNA2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 241001233037 catfish Species 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
６、〔発明の詳細な説明〕
（産業上の利用分野）
本発明は、内側のコレクタの電圧がエミッタの電圧に近
づくと外側コレクタで信号を発生させるよう作動する同
心コレクタＰＮＰトランジスタと採用した電気回路に関
する。
づくと外側コレクタで信号を発生させるよう作動する同
心コレクタＰＮＰトランジスタと採用した電気回路に関
する。
（従来の技術）
マルチコレクタ？有する噴型ＰＮＰ トランジスタが当
業者に知られており、その列が米国特許用４．３２８，
５０９号と米国特許用４，１５３，９０９号とに開示さ
れている。
業者に知られており、その列が米国特許用４．３２８，
５０９号と米国特許用４，１５３，９０９号とに開示さ
れている。
米国特許用４，３２８，５０９号において、マルチコレ
クタＰＮＰ トランジスタは、エミッタゾーンと複数の
コレクタゾーンとを有するものが開示さレテイル。コレ
クタゾーンは相互に境？つくつ念り、あるいは囲んだシ
しなＡ０前記の特許では、もしエミッタゾーンに隣接位
置した第１のコレクタゾーンが開放回路であるとすれば
、第１のコレクタゾーンに隣接位置した第２のコレクタ
ゾーンがエミッタの電位に近い電位？とるとの認識であ
る。また、この特許は、もし所与のコレクタが負にバイ
アスされるとすれば、チャージキャリヤと吸引すること
により別のコレクタへの電流が低減されることを認識し
ている。
クタＰＮＰ トランジスタは、エミッタゾーンと複数の
コレクタゾーンとを有するものが開示さレテイル。コレ
クタゾーンは相互に境？つくつ念り、あるいは囲んだシ
しなＡ０前記の特許では、もしエミッタゾーンに隣接位
置した第１のコレクタゾーンが開放回路であるとすれば
、第１のコレクタゾーンに隣接位置した第２のコレクタ
ゾーンがエミッタの電位に近い電位？とるとの認識であ
る。また、この特許は、もし所与のコレクタが負にバイ
アスされるとすれば、チャージキャリヤと吸引すること
により別のコレクタへの電流が低減されることを認識し
ている。
米国特許用４，１５３，９０９号は、内側および外側コ
レクタを有するマルチコレクタＰＮＰトランジスタを第
６図において開示している。このトランジスタを用いた
回路ケ第８図に示す。第８図に卦いて、ＰＮＰ トラン
ジスタの内側コレクタがゲーティングトランジスタに接
続されている。ゲーティングトランジスタがバイアスさ
れて導通すると、内側コレクタにより電流が集められ、
外側コレクタは何ら信号電流を有していない。ゲーティ
ングトランジスタがバイアスされて非導通になると、内
聞コレクタの電位が浮動するようにされる。
レクタを有するマルチコレクタＰＮＰトランジスタを第
６図において開示している。このトランジスタを用いた
回路ケ第８図に示す。第８図に卦いて、ＰＮＰ トラン
ジスタの内側コレクタがゲーティングトランジスタに接
続されている。ゲーティングトランジスタがバイアスさ
れて導通すると、内側コレクタにより電流が集められ、
外側コレクタは何ら信号電流を有していない。ゲーティ
ングトランジスタがバイアスされて非導通になると、内
聞コレクタの電位が浮動するようにされる。
このため、内側コレクタのコレクタからベースへの接続
部が飽和され、外側コレクタにより集められる信号電流
キャリヤを再放出する。
部が飽和され、外側コレクタにより集められる信号電流
キャリヤを再放出する。
本発明は、就中、本発明の電気回路に用いられる同心コ
レクタＰＮＰ トランジスタがエミッタと内側コレクタ
とを完全に囲む外側コレクタを有するという点において
米国特許用４，３２８，５０９号と相違する。本発明框
、就中、本発明の同心コレクタＰＮＰ トランジスタが
、作動状態を横比できるよう電気回路と接続され、回路
の第１と第２の導線の電圧差が極く僅かであるという点
において米国特許用４，１５３，９０９号と相違する。
レクタＰＮＰ トランジスタがエミッタと内側コレクタ
とを完全に囲む外側コレクタを有するという点において
米国特許用４，３２８，５０９号と相違する。本発明框
、就中、本発明の同心コレクタＰＮＰ トランジスタが
、作動状態を横比できるよう電気回路と接続され、回路
の第１と第２の導線の電圧差が極く僅かであるという点
において米国特許用４，１５３，９０９号と相違する。
本発明による電気回路げ特許請求の範囲第１項の特徴を
記載する部分に記載の′痔徴？有する。
記載する部分に記載の′痔徴？有する。
（発明が解決しようとする問題点）
本発明の目的の１つり、ｐＮｐトランジスタの内側コレ
クタに接続されている電気回路の第１の導線が、ＰＮＰ
トランジスタのエミッタに接続されている電気回路の第
２の導線の電圧より僅かに低い電圧？有するとき、即ち
、ＰＮＰ トランジスタが飽和するとき、それはコレク
タがエミッタ電位から５００７７１Ｖより小さいときに
発生する状態で、信号を池の回路を起動させるのに十分
高い大きさでＰＮＰトランジスタの外側コレクタにおい
て発生するよう同心コレクタＰＮＰ トランジスタが電
気回路に接続される砿気回路？提供することである。逆
は、内側コレクタにおける電圧はエミッタに現われる電
圧より著しく小さい（即ち、ＰＮＰトランジスタが飽和
していない）と外側コレクタに何ら信号が現われない。
クタに接続されている電気回路の第１の導線が、ＰＮＰ
トランジスタのエミッタに接続されている電気回路の第
２の導線の電圧より僅かに低い電圧？有するとき、即ち
、ＰＮＰ トランジスタが飽和するとき、それはコレク
タがエミッタ電位から５００７７１Ｖより小さいときに
発生する状態で、信号を池の回路を起動させるのに十分
高い大きさでＰＮＰトランジスタの外側コレクタにおい
て発生するよう同心コレクタＰＮＰ トランジスタが電
気回路に接続される砿気回路？提供することである。逆
は、内側コレクタにおける電圧はエミッタに現われる電
圧より著しく小さい（即ち、ＰＮＰトランジスタが飽和
していない）と外側コレクタに何ら信号が現われない。
本発明の別の目的は、同心コレクタＰＮＰ トランジス
タを利用して充電されたコンデンサ？電圧源と直列に接
続し、かつ内側コレクタの電圧がエミッタの電圧より極
〈僅かに低いと外側コレクタにおいて出力信号と発生さ
せる発振器・倍電圧器回路？提供することである。詳し
くは、発振器・倍電圧器回路は、半導体スイッチがバイ
アスされて導通になると充電されうるコンデンサと含む
。
タを利用して充電されたコンデンサ？電圧源と直列に接
続し、かつ内側コレクタの電圧がエミッタの電圧より極
〈僅かに低いと外側コレクタにおいて出力信号と発生さ
せる発振器・倍電圧器回路？提供することである。詳し
くは、発振器・倍電圧器回路は、半導体スイッチがバイ
アスされて導通になると充電されうるコンデンサと含む
。
同心コレクタＰＮＰトランジスタのエミッタは直接電圧
源の正の端子に受洸され、内側コレクタがコンデンサの
一方の側に接続されている。同心コレクタＰＮＰ トラ
ンジスタがバイアスされて導通すると、ＰＮＰトランジ
スタのエミッタ・内側コレクタ回路が利用されて電圧源
とコンデンサの電圧と直列接続され、それにより電圧倍
加機能？提供する。内側コレクタの電圧がエミッタの電
圧に近づくと、コンデンサの充電と放電とを制御する比
較器に対して限界電圧？設定するために利用されるＰＮ
Ｐ トランジスタの外側コレクタにおいて信号が発生す
る。発振器・倍電圧器回路？用いて、金属酸化物半導体
電界効果トランジスタに対してゲートバイアス電圧？提
供しうるが、その用途はそれに限定されない。
源の正の端子に受洸され、内側コレクタがコンデンサの
一方の側に接続されている。同心コレクタＰＮＰ トラ
ンジスタがバイアスされて導通すると、ＰＮＰトランジ
スタのエミッタ・内側コレクタ回路が利用されて電圧源
とコンデンサの電圧と直列接続され、それにより電圧倍
加機能？提供する。内側コレクタの電圧がエミッタの電
圧に近づくと、コンデンサの充電と放電とを制御する比
較器に対して限界電圧？設定するために利用されるＰＮ
Ｐ トランジスタの外側コレクタにおいて信号が発生す
る。発振器・倍電圧器回路？用いて、金属酸化物半導体
電界効果トランジスタに対してゲートバイアス電圧？提
供しうるが、その用途はそれに限定されない。
本発明の別の目的は、同心コレクタｐＮＰトランジスタ
を用いて、電圧調整器への入力電圧が、電圧調整器の出
力電圧に近いＩ［まで減少すると信号を供給する直列通
過型電圧調整器？提供することである。詳しくは、同心
コレクタＰＮＰ トランジスタのエミッタは、入力電圧
が供給されてくる導線に接続されている。ＰＮＰトラン
ジスタの内側コレクタは電圧調整器の出力導線に接続さ
れている。入力端子が出力導線の出力電圧よ）極く僅か
に高い値まで低下すると、ＰＮＰ トランジスタの外側
コレクタに信号が発生する。この信号を用いてリセット
信号を、マイクロプロセッサ？基礎とする計算機に供給
し、該計算機に直列通過型電圧調整器の外側導線から入
力電圧？受取る。
を用いて、電圧調整器への入力電圧が、電圧調整器の出
力電圧に近いＩ［まで減少すると信号を供給する直列通
過型電圧調整器？提供することである。詳しくは、同心
コレクタＰＮＰ トランジスタのエミッタは、入力電圧
が供給されてくる導線に接続されている。ＰＮＰトラン
ジスタの内側コレクタは電圧調整器の出力導線に接続さ
れている。入力端子が出力導線の出力電圧よ）極く僅か
に高い値まで低下すると、ＰＮＰ トランジスタの外側
コレクタに信号が発生する。この信号を用いてリセット
信号を、マイクロプロセッサ？基礎とする計算機に供給
し、該計算機に直列通過型電圧調整器の外側導線から入
力電圧？受取る。
本発明を例を介して添付図面？参照して以下説明する。
（実 施 別）
図面と参照すれば、第１図と第２図とは、後述する回路
に用いられる本発明の同心コレクタＰＮＰトランジスタ
？示す。このＰＮＰトランジスタは全体的に参照番号１
０で示し、Ｐ形半導体シリコン材から形成された基板１
２を有する。基板１２は１図示していない集積回路の池
の部分からＰＮＰトランジスタ１０と絶縁するＰ形材か
ら形成され次方形の絶縁領域１２Ａを有する。ＰＮＰ
トランジスタは、Ｎ形エピタキシャル材から形成された
領域１４？有する。前記領域１４には、Ｐ形材から形成
された方形の領域Ｃ１が拡散されている。
に用いられる本発明の同心コレクタＰＮＰトランジスタ
？示す。このＰＮＰトランジスタは全体的に参照番号１
０で示し、Ｐ形半導体シリコン材から形成された基板１
２を有する。基板１２は１図示していない集積回路の池
の部分からＰＮＰトランジスタ１０と絶縁するＰ形材か
ら形成され次方形の絶縁領域１２Ａを有する。ＰＮＰ
トランジスタは、Ｎ形エピタキシャル材から形成された
領域１４？有する。前記領域１４には、Ｐ形材から形成
された方形の領域Ｃ１が拡散されている。
方形Ｉａ域Ｃ＋ Ｂ Ｐ Ｎ Ｐ トランジスタ１０
の外側コレクタを形成する。金属材料で形成されている
接触パッド１６（第１図〕は外側コレクタＣ１に電気的
く接続されている。ＰＮＰ トランジスタ１０は内側コ
レクタを規定する方形領域Ｃｔ ｋ形成する別の拡散部
分全有する。この内側コレクタ即ち方形領域ｃ２ ｈｐ
Ｐ形材ら形成されている。内側コレクタＣ２は第１図に
示す接触パッド１８に接続されている。ＰＮＰトランジ
スタ１０のベースはＢで指示している。このベース、即
ちベース領域はＮ十形材と拡散することにより形成され
る。
の外側コレクタを形成する。金属材料で形成されている
接触パッド１６（第１図〕は外側コレクタＣ１に電気的
く接続されている。ＰＮＰ トランジスタ１０は内側コ
レクタを規定する方形領域Ｃｔ ｋ形成する別の拡散部
分全有する。この内側コレクタ即ち方形領域ｃ２ ｈｐ
Ｐ形材ら形成されている。内側コレクタＣ２は第１図に
示す接触パッド１８に接続されている。ＰＮＰトランジ
スタ１０のベースはＢで指示している。このベース、即
ちベース領域はＮ十形材と拡散することにより形成され
る。
ベースＢは接触パッド２０に接続されている。
ＰＮＰ トランジスタのエミッタがＥで指示されている
。エミッタｆｌＰ＋形材の拡散により形成される。エミ
ッタ即ちエミッタ領域Ｅが凄触バッド２２に接続されて
いる。第１図を検討すれば、外側のコレクタＣ１と内側
のコレクタＣ２とを”１３ 形であり、同心状であるこ
とが判る。ま比、内側コレクタＣ２はエミッタ領域Ｅｔ
−完全に囲み、外側コレクタＣ，ハ内側コレクタＣ２と
エミッタ領域Ｅとを完全に囲んでいることも判る。した
がって、ＰＮＰトランジスタ１０は横方向の同心コレク
タＰＮＰトランジスタと特徴づけることができる。
。エミッタｆｌＰ＋形材の拡散により形成される。エミ
ッタ即ちエミッタ領域Ｅが凄触バッド２２に接続されて
いる。第１図を検討すれば、外側のコレクタＣ１と内側
のコレクタＣ２とを”１３ 形であり、同心状であるこ
とが判る。ま比、内側コレクタＣ２はエミッタ領域Ｅｔ
−完全に囲み、外側コレクタＣ，ハ内側コレクタＣ２と
エミッタ領域Ｅとを完全に囲んでいることも判る。した
がって、ＰＮＰトランジスタ１０は横方向の同心コレク
タＰＮＰトランジスタと特徴づけることができる。
ＰＮＰトランジスタ１０の電圧−電流特性金第３図に示
す。第３図において、単位がμＡのコレクタ電流Ｉ ’
ｃが単位がＶの内側コレクタＣ２のコレクターエミッタ
賦圧Ｖｃｅ Ｋ対してプロットされている。Ｃ１と表
示した曲線はＰＮＰ トランジスタ１０の外側コレクタ
Ｃ１に対するＩｏ：対Ｖｃｅ（内側コレクタのボルト）
のプロットに関係し、Ｃ２と表示し比曲線ｆｌＰＮＰ
トランジスタ１０の内側コレクタＣ２Ｋ対するＩσ対Ｖ
ｃｅ（内側コレクタのボルト）のプロットに関係する。
す。第３図において、単位がμＡのコレクタ電流Ｉ ’
ｃが単位がＶの内側コレクタＣ２のコレクターエミッタ
賦圧Ｖｃｅ Ｋ対してプロットされている。Ｃ１と表
示した曲線はＰＮＰ トランジスタ１０の外側コレクタ
Ｃ１に対するＩｏ：対Ｖｃｅ（内側コレクタのボルト）
のプロットに関係し、Ｃ２と表示し比曲線ｆｌＰＮＰ
トランジスタ１０の内側コレクタＣ２Ｋ対するＩσ対Ｖ
ｃｅ（内側コレクタのボルト）のプロットに関係する。
第３図から、ｖｃｅ が０．５ボルト以下に低下する
と、内側コレクタＣ２のコレクタ電流が驚異的に低下し
、外側コレクタＣ１のコレクタ電流が鋭く増加すること
が判る。外側コレクタＣ１の最大コレクタｔｆｉは約０
，２ボルトのＶｃｅにおいて発生する。外側と内聞のコ
レクタＣ１と０２ とのコレクタ電流におけるこれらの
変動は、従来のＰＮＰ トランジスタにおいて発生する
ように内側コレクタＣ２のコレクタ電流が接地される代
りに外側コレクタＣ２により再び集められる、寄生性作
動により発生する。
と、内側コレクタＣ２のコレクタ電流が驚異的に低下し
、外側コレクタＣ１のコレクタ電流が鋭く増加すること
が判る。外側コレクタＣ１の最大コレクタｔｆｉは約０
，２ボルトのＶｃｅにおいて発生する。外側と内聞のコ
レクタＣ１と０２ とのコレクタ電流におけるこれらの
変動は、従来のＰＮＰ トランジスタにおいて発生する
ように内側コレクタＣ２のコレクタ電流が接地される代
りに外側コレクタＣ２により再び集められる、寄生性作
動により発生する。
従来のＰＮＰ トランジスタと比較して、外側コレクタ
ｃ、ｈ、内側コレクタＣ２が従来のＰＮＰトランジスタ
のコレクタである場合は、従来のＰＮＰトランジスタに
より接地されるコレクタ電流企再び集めるよう作用する
余分のｒＰＪリングと見做すことができる。
ｃ、ｈ、内側コレクタＣ２が従来のＰＮＰトランジスタ
のコレクタである場合は、従来のＰＮＰトランジスタに
より接地されるコレクタ電流企再び集めるよう作用する
余分のｒＰＪリングと見做すことができる。
第６図の外側コレクタ曲線０１は、内側コレクタ電流の
概ね比例的な再ｑ９Ｌ集？示し、この特性は他の回路？
起動、即ちオンさせるため【利用しうる。
概ね比例的な再ｑ９Ｌ集？示し、この特性は他の回路？
起動、即ちオンさせるため【利用しうる。
この・特性はＰＮＰトランジスタ１０の飽和状態を示す
ものとして利用できる。この・特性の新規な使い方を第
４図と第７図とに示す回路と関連して説明する。
ものとして利用できる。この・特性の新規な使い方を第
４図と第７図とに示す回路と関連して説明する。
これまで説明してきた同心コレクタＰＮＰ トランジス
タ１０の新規な使い方の１つ金第４図に示す。第４図に
おいて、ＰＮＰ トランジスタ１０は。
タ１０の新規な使い方の１つ金第４図に示す。第４図に
おいて、ＰＮＰ トランジスタ１０は。
発生機用電圧調整器の一部？形成するＭＯＳＦＥＴ〔金
属酸化物半導体の電界効果トランジスタ〕を駆動するた
めに用いられる発振器・倍電圧器の一要素？形成する。
属酸化物半導体の電界効果トランジスタ〕を駆動するた
めに用いられる発振器・倍電圧器の一要素？形成する。
ＰＮＰ）ランラスタ１１第４図において概略的に示し、
そこでは内側コレクタハ０２ として示され、外側コ
レクタは０１ として示されている。第４図において
、ＰＮＰ トランジスタ１０のエミッタはＥ１ペースｆ
ｌＢとして示す。
そこでは内側コレクタハ０２ として示され、外側コ
レクタは０１ として示されている。第４図において
、ＰＮＰ トランジスタ１０のエミッタはＥ１ペースｆ
ｌＢとして示す。
第４図の回路は、１２ボルトのシステムと想定される、
自動車用の電気回路用の電圧調整回路を示す。第４図に
おいて、参照番号２４は、自動車のエンジンにより駆動
されるロータを有する直接電圧発生機？示す。直接電圧
発生機は、正の出力鴇子２４Ａと、接地された負の出力
端子２４Ｂとへ送電するものとして示されている。前記
の直接電圧発生機２４は６相の交流発生機であって、３
相のステータ巻線（図示せず）を有し１．該巻線は、正
と負の出力端子２４Ａと２４Ｂとに接続された直接電圧
出力端子と有する３相の全波ブリッジ整流器（図示せず
）に接続されている。交流発生機は界磁巻線全盲する。
自動車用の電気回路用の電圧調整回路を示す。第４図に
おいて、参照番号２４は、自動車のエンジンにより駆動
されるロータを有する直接電圧発生機？示す。直接電圧
発生機は、正の出力鴇子２４Ａと、接地された負の出力
端子２４Ｂとへ送電するものとして示されている。前記
の直接電圧発生機２４は６相の交流発生機であって、３
相のステータ巻線（図示せず）を有し１．該巻線は、正
と負の出力端子２４Ａと２４Ｂとに接続された直接電圧
出力端子と有する３相の全波ブリッジ整流器（図示せず
）に接続されている。交流発生機は界磁巻線全盲する。
正の出力端子２４Ａは導線２８に接続されている。蓄電
池６０が導線２８と接地との間で接続されている。他の
自動車の負荷が導線２８と接地との間で周知の様にして
接続されている。
池６０が導線２８と接地との間で接続されている。他の
自動車の負荷が導線２８と接地との間で周知の様にして
接続されている。
界磁巻重２６の界磁電流は、参照番号５２で示すＭＯ３
ＦＥＴ のＮチ゛ヤンネルエンハンスメントモードタ
イプのものによ逆制御される。ＭＯＳＦＥ７６２は、導
線２８に接続されたドレインＤと、界磁巻線２６の一方
の側に接続されたソースＳとを有する。界磁巻線の反対
側は接地されている。
ＦＥＴ のＮチ゛ヤンネルエンハンスメントモードタ
イプのものによ逆制御される。ＭＯＳＦＥ７６２は、導
線２８に接続されたドレインＤと、界磁巻線２６の一方
の側に接続されたソースＳとを有する。界磁巻線の反対
側は接地されている。
ＭＯ８ＦＥＴ３２のゲートＧは抵抗３４と導線６６とを
介して接続部即ちノード６６に接続されている。
介して接続部即ちノード６６に接続されている。
Ｍ ＯＳ Ｆ Ｅ Ｔ ３２は、導線２８と接地との間
に現われる直接電圧の大きさによって、ドレインＤとソ
ースＳとの間で、バイアスされ導Ａ沫になったり非導遺
榊になる。このことを達成するためは、電圧検出回路が
導線２８と接地との間に接続され、蓄電池６０の電圧を
検出する。この電圧検出回路は接続部４２を有する電圧
分割用抵抗３８．４０とを含む。接続部４２における電
圧は、蓄電池６０の電圧を分割して表示し念ものであっ
て、電圧分割器４４により与えられた基準電圧と比較さ
れる。電圧分割器４４は、後述する回路により付与され
た一定の電圧を有する端子即ち接続部６５から付勢され
る。前記接続部４２は導線４８によりミ圧比較器４６に
接続されている。電圧分割器４４の接続部４５は導線４
９により電圧比較器４６に接続される。接続部４２にお
ける電圧と比較される、概ね一定の基準即ち設定１直電
圧が導線４９に付与される。
に現われる直接電圧の大きさによって、ドレインＤとソ
ースＳとの間で、バイアスされ導Ａ沫になったり非導遺
榊になる。このことを達成するためは、電圧検出回路が
導線２８と接地との間に接続され、蓄電池６０の電圧を
検出する。この電圧検出回路は接続部４２を有する電圧
分割用抵抗３８．４０とを含む。接続部４２における電
圧は、蓄電池６０の電圧を分割して表示し念ものであっ
て、電圧分割器４４により与えられた基準電圧と比較さ
れる。電圧分割器４４は、後述する回路により付与され
た一定の電圧を有する端子即ち接続部６５から付勢され
る。前記接続部４２は導線４８によりミ圧比較器４６に
接続されている。電圧分割器４４の接続部４５は導線４
９により電圧比較器４６に接続される。接続部４２にお
ける電圧と比較される、概ね一定の基準即ち設定１直電
圧が導線４９に付与される。
電圧比較器４６の出力は導線５２を介してＮＰＮトラン
ジスタ５０のベースに付与される。ＮＰＮトランジスタ
５０のエミッタ５０は接地され、そのコレクタは接続部
６６に接続されている。電圧比較器４６の出力が高い場
合は、ＮＰＮトランジスタ５０はバイアスされて導通し
接続部６６？接地させる。それｄＭＯＳＦＥＴ３２のゲ
ートＧに付与された電圧全低下させ、それによりＭＯ８
ＦＥＴ６２をバイアスさせて弁溝１ｔにする。電圧比較
器４６の出力電圧が低い場合はＮＰＮトランジスタ５０
はバイアスされ非導通になる。このため。
ジスタ５０のベースに付与される。ＮＰＮトランジスタ
５０のエミッタ５０は接地され、そのコレクタは接続部
６６に接続されている。電圧比較器４６の出力が高い場
合は、ＮＰＮトランジスタ５０はバイアスされて導通し
接続部６６？接地させる。それｄＭＯＳＦＥＴ３２のゲ
ートＧに付与された電圧全低下させ、それによりＭＯ８
ＦＥＴ６２をバイアスさせて弁溝１ｔにする。電圧比較
器４６の出力電圧が低い場合はＮＰＮトランジスタ５０
はバイアスされ非導通になる。このため。
本発明による発振器・倍電圧器により発生する接続部６
３での電圧がＭＯ３ＦＥＴ３２にバイアスさせ導通にさ
せることができる。１２ボルトのシステムと想定すると
、これまで説明してきた電圧調整器は導線２８と接地と
の間で列えば１６．５ボルトのような希望する調歪され
た電圧？保持するよう作動する。このようは、導線２８
の電圧が１６．５ボルト以上になると、ＭＯ８ＦＥＴ３
２Ｕバイアスされ非導通になジ、界磁巻線２６への界磁
電流を遮断し、直接電圧発生機２４の出力電圧が、導線
２８の電圧が１６，５ボルト以下であるあ６＜直まで低
下すると、ＭＯ８ＦＥＴ３２Ｕバイアスされ導通し界ａ
ｔ流を界磁巻線２６に供給する。したがって、ＭＯ８Ｆ
ＥＴ３２がオンやオフに切換わシ、直接電圧発生機２４
により発生された電圧が希望する調整されたｆ直に保持
されるようにする。
３での電圧がＭＯ３ＦＥＴ３２にバイアスさせ導通にさ
せることができる。１２ボルトのシステムと想定すると
、これまで説明してきた電圧調整器は導線２８と接地と
の間で列えば１６．５ボルトのような希望する調歪され
た電圧？保持するよう作動する。このようは、導線２８
の電圧が１６．５ボルト以上になると、ＭＯ８ＦＥＴ３
２Ｕバイアスされ非導通になジ、界磁巻線２６への界磁
電流を遮断し、直接電圧発生機２４の出力電圧が、導線
２８の電圧が１６，５ボルト以下であるあ６＜直まで低
下すると、ＭＯ８ＦＥＴ３２Ｕバイアスされ導通し界ａ
ｔ流を界磁巻線２６に供給する。したがって、ＭＯ８Ｆ
ＥＴ３２がオンやオフに切換わシ、直接電圧発生機２４
により発生された電圧が希望する調整されたｆ直に保持
されるようにする。
導線２８は導線５４に接続されている。導線５４は端子
即ち接続部５６に接続されている。接続部５６は定格２
００オームの抵抗６０ｉ介して接続部５８に接続されて
いる。接続部５６．５８および抵抗６０けエミッタＥ？
導線２８に接続する手段を形成する。
即ち接続部５６に接続されている。接続部５６は定格２
００オームの抵抗６０ｉ介して接続部５８に接続されて
いる。接続部５６．５８および抵抗６０けエミッタＥ？
導線２８に接続する手段を形成する。
導線５４は定格５０オームの抵抗５５の一方の創に接続
されている。抵抗５５の反匈側は端子５７に接続されて
いる。コンデンサ５？が端子５７と接地との間に接続さ
れている。端子５７は接続部６１に接続されている。接
続部６１は従来の電圧調整回路６６に給電する。電圧調
整回路６６の出口は接続部６５に付与される。１２ボル
トのシステムを想定すると、回路６３は接続部６５にお
いて８ボルトの一定の電圧と供給する。
されている。抵抗５５の反匈側は端子５７に接続されて
いる。コンデンサ５？が端子５７と接地との間に接続さ
れている。端子５７は接続部６１に接続されている。接
続部６１は従来の電圧調整回路６６に給電する。電圧調
整回路６６の出口は接続部６５に付与される。１２ボル
トのシステムを想定すると、回路６３は接続部６５にお
いて８ボルトの一定の電圧と供給する。
この接続部６５は１図示していない導線知より。
参照番号６５で示す池の接続部に接続されている。
接ａ Ｆａ ５８ ｉ Ｐ Ｎ Ｐ トランジスタ１０
のエミッタと導線６２とに接続されている。導線６２は
１０にオームの抵抗６４の一力の側（Ｃ接続されている
。抵抗６４の反対の側は接続部６６に接続されている。
のエミッタと導線６２とに接続されている。導線６２は
１０にオームの抵抗６４の一力の側（Ｃ接続されている
。抵抗６４の反対の側は接続部６６に接続されている。
４１にオームの抵抗６８が接続部６６とＮＰＮトランジ
スタＱ２ のコレクタとの間に接続されている。トラ
ンジスタＱ、のエミッタは接地され、そのベースは接続
部７０と導線７２とに接続されている。ＰＮＰ トラン
ジスタ１０のベースは接続部６６に接続されている。接
続部６６、抵抗６８．およびＮＰＮトランジスタＱ２
とがベースＢを蓄電池６０に接続する手段と形成する
。
スタＱ２ のコレクタとの間に接続されている。トラ
ンジスタＱ、のエミッタは接地され、そのベースは接続
部７０と導線７２とに接続されている。ＰＮＰ トラン
ジスタ１０のベースは接続部６６に接続されている。接
続部６６、抵抗６８．およびＮＰＮトランジスタＱ２
とがベースＢを蓄電池６０に接続する手段と形成する
。
導線６２と接地との間には、ダイオード７４、端子即ち
接続部ＣＡＰＨ１１１４にオームの抵抗７６、接続部７
８および５７にオームの抵抗８０とを直列接続で含む回
路が接続されている。０．１μＦのコンデンサが廣続部
ＣＡＰＨと端子Ｃ”ＡＰＬとの間に接続されている。端
子ＣＡＰＨは抵抗８５により接続部３３に接続されてい
る。接続部ＣＡＰＬは導線８４によりＰＮＰトランジス
タ１０の内側コレクタＣ２に接続されている。導線８４
は導線８６に接続され、導線８６のカセ接続部９０に接
続されている。１５０オームの抵抗９２が接続部９０と
ＮＰＮトランジスタＱ、 のコレクタとの間に接続さ
れている。ＮＰＮＩ−ランジスタＱ、■エミッタは接地
されている。ＮＰＮトランジスタＱ、のベースは接続部
“９４に接続されている。接続部９４１ｉＮＰＮトラン
ジスタＱ、のコレクタと接続部６５とに接続されている
。接続部６５は電圧調整回路６６に接続された接続部６
５に対応スル。ＮＰＮＩランジスタＱ、のエミッタは接
地され、そのベースは接続部７０に接続されている。
接続部ＣＡＰＨ１１１４にオームの抵抗７６、接続部７
８および５７にオームの抵抗８０とを直列接続で含む回
路が接続されている。０．１μＦのコンデンサが廣続部
ＣＡＰＨと端子Ｃ”ＡＰＬとの間に接続されている。端
子ＣＡＰＨは抵抗８５により接続部３３に接続されてい
る。接続部ＣＡＰＬは導線８４によりＰＮＰトランジス
タ１０の内側コレクタＣ２に接続されている。導線８４
は導線８６に接続され、導線８６のカセ接続部９０に接
続されている。１５０オームの抵抗９２が接続部９０と
ＮＰＮトランジスタＱ、 のコレクタとの間に接続さ
れている。ＮＰＮＩ−ランジスタＱ、■エミッタは接地
されている。ＮＰＮトランジスタＱ、のベースは接続部
“９４に接続されている。接続部９４１ｉＮＰＮトラン
ジスタＱ、のコレクタと接続部６５とに接続されている
。接続部６５は電圧調整回路６６に接続された接続部６
５に対応スル。ＮＰＮＩランジスタＱ、のエミッタは接
地され、そのベースは接続部７０に接続されている。
第４図の回路はセット端子ＳＴと、リセット端子Ｒと、
出力端子Ｑとを有するフリップ７０ツブ９６を有する。
出力端子Ｑとを有するフリップ７０ツブ９６を有する。
フリップフロップ９６のリセット端子Ｒは導線９５によ
りＰＮＰ トランジスタ１０の外側コレクタＣ１に接続
されている。クリンプフロップ９６０セツト端子ＳＴ’
ｒｌＰＮＰ ） ラ：ｙジスタＱ、のコレクタに接続さ
れている。ＰＮＰトランジスタＱ６ のベースは接続
部９０に接続されている。約１．７５から２．６ボルト
の電圧がＰＮＰトランジスタＱ６ のエミッタに付与
される。この電圧ｕ、ＰＮＰトランジスタＱ、 のエ
ミッタに接続された出力と導線１００ｔ−介して導線５
４に接続された入力とを有する電圧基準回路９８により
つくられる。
りＰＮＰ トランジスタ１０の外側コレクタＣ１に接続
されている。クリンプフロップ９６０セツト端子ＳＴ’
ｒｌＰＮＰ ） ラ：ｙジスタＱ、のコレクタに接続さ
れている。ＰＮＰトランジスタＱ６ のベースは接続
部９０に接続されている。約１．７５から２．６ボルト
の電圧がＰＮＰトランジスタＱ６ のエミッタに付与
される。この電圧ｕ、ＰＮＰトランジスタＱ、 のエ
ミッタに接続された出力と導線１００ｔ−介して導線５
４に接続された入力とを有する電圧基準回路９８により
つくられる。
第４図の回路は電圧比較器１０４を有し、その出力は導
線７２に接続されている。電圧比較器１０４の正の入力
端子は導線１０６，１０７および接続部即ち導線バッド
１，０９によジ接続部７８に接続されている。電圧比較
器１０４の負の端子は接続部１０８に接続されている。
線７２に接続されている。電圧比較器１０４の正の入力
端子は導線１０６，１０７および接続部即ち導線バッド
１，０９によジ接続部７８に接続されている。電圧比較
器１０４の負の端子は接続部１０８に接続されている。
抵抗電圧分割器が接続部６１と接地との間は、１８．７
にオームの抵抗１１０、接続部１０８．８にオームの抵
抗１１２）接続部１１４．２．８８にオームの抵抗１１
６および１０にオームの抵抗１１８を直列接続で含む抵
抗電圧分割器が接続されている。
にオームの抵抗１１０、接続部１０８．８にオームの抵
抗１１２）接続部１１４．２．８８にオームの抵抗１１
６および１０にオームの抵抗１１８を直列接続で含む抵
抗電圧分割器が接続されている。
接続部１１４ｆｌＮＰＮ トランジスタＱ、のコレクタ
に接続されている。ＮＰＮトランジスタＱ、のエミッタ
は接地され、そのベースはフリ・ノブフロップ９６の出
力端子Ｑに接続されている。導線９５、フリップフロッ
プ９６およびＮＰＮトランジスタ々、は外側コレクタＣ
１に接続され信号？与える手段上形成する。
に接続されている。ＮＰＮトランジスタＱ、のエミッタ
は接地され、そのベースはフリ・ノブフロップ９６の出
力端子Ｑに接続されている。導線９５、フリップフロッ
プ９６およびＮＰＮトランジスタ々、は外側コレクタＣ
１に接続され信号？与える手段上形成する。
本発明による発振器・倍電圧器の作動を以下に説明する
。この発振器・倍電圧器は、例えば電圧比較器４６やＮ
ＰＮトランジスタ５０のような発生機用電圧調整器？提
供する回路要素を含んでいないし、必要ともしない。こ
の発振器・倍電圧器は、前述の接続部あるいは端子５６
、ＣＡＰＬ、ＣＡＰＨ１５７および１０９？有する集積
回路としてつくられる。発振器・倍電圧器はＭ ＯＳ
Ｆ Ｅ Ｔ６２？バイアスして導通させるに十分な高い
電圧？接続部ＣＡＰＨに与える。この点に関しては、接
続部ＣＡＰＨは抵抗８５、接続部６６、導線孫）ｔ ３６および≠≠≠呻３４を介してＭＯ８ＦＥＴ３２のゲ
ートＧに接続されている。後述するように。
。この発振器・倍電圧器は、例えば電圧比較器４６やＮ
ＰＮトランジスタ５０のような発生機用電圧調整器？提
供する回路要素を含んでいないし、必要ともしない。こ
の発振器・倍電圧器は、前述の接続部あるいは端子５６
、ＣＡＰＬ、ＣＡＰＨ１５７および１０９？有する集積
回路としてつくられる。発振器・倍電圧器はＭ ＯＳ
Ｆ Ｅ Ｔ６２？バイアスして導通させるに十分な高い
電圧？接続部ＣＡＰＨに与える。この点に関しては、接
続部ＣＡＰＨは抵抗８５、接続部６６、導線孫）ｔ ３６および≠≠≠呻３４を介してＭＯ８ＦＥＴ３２のゲ
ートＧに接続されている。後述するように。
発振器・倍電圧器は、導線２８の電圧の概ね２倍の電圧
と接続部ＣＡＰＨにおいて発生させる。この電圧の大き
さく２倍の供給源直圧）は。
と接続部ＣＡＰＨにおいて発生させる。この電圧の大き
さく２倍の供給源直圧）は。
ＭＯ３ＦＥＴ３２にバイアスして導通にして、バイアス
されて導通にした状態を保持するのに十分なゲート賦圧
が存在することを確実にするために必要とされる。この
ようは、ＭＯ８ＦＥＴ３２がいわゆる高い側の１駆動構
成（ソースと接地との間に負荷が接続される〕で接続さ
れるので、ゲートＧに供給される電圧は、ＭＯ８ＦＥＴ
３２をバイアスし。
されて導通にした状態を保持するのに十分なゲート賦圧
が存在することを確実にするために必要とされる。この
ようは、ＭＯ８ＦＥＴ３２がいわゆる高い側の１駆動構
成（ソースと接地との間に負荷が接続される〕で接続さ
れるので、ゲートＧに供給される電圧は、ＭＯ８ＦＥＴ
３２をバイアスし。
導通にバイアスされた状態に保持するためにドレインＤ
に供給される電圧より大きい必要があり。
に供給される電圧より大きい必要があり。
本発明の発賑器・倍電圧器はこの機能を果す。
本発明による発蛋器・倍電圧器の作動を５第５Ａ図、ｉ
５Ｂ図および第６図に示す電圧波形図を援用して以下詳
細に説明する。第５Ａ図は接続部ＣＡＰＨにおける電圧
を示し、第５Ｂ図は時間の関数として接続部ＣＡＰＬに
おける電圧を示す。
５Ｂ図および第６図に示す電圧波形図を援用して以下詳
細に説明する。第５Ａ図は接続部ＣＡＰＨにおける電圧
を示し、第５Ｂ図は時間の関数として接続部ＣＡＰＬに
おける電圧を示す。
第６図に示す電圧波形はフリップ７０ツブ９６と、電圧
比較器１０４の出力とに関する。時刻ＴＯのとき、ＮＰ
ＮトランジスタＱ４ はバイアスされて導通になる。
比較器１０４の出力とに関する。時刻ＴＯのとき、ＮＰ
ＮトランジスタＱ４ はバイアスされて導通になる。
コンデンサ８２は、導線２８から接続部５８へ、ダイオ
ード７４を介して接続部ＣＡＰＨへ、コンデンサ８２と
導線８４．８６を介して接続部９Ｑへ、次いで抵抗９２
と導通のＮＰＮトランジスタＱ４ とを介して追跡し
うる回路を通して導線２８における電圧により充電され
る。前述のようは、第５Ａ図の波形は接続部ＣＡＰＨで
の電圧を示し、第５Ｂ図は接続部ＣＡＰＬでの電圧を示
す。第５Ａ図と第５Ｂ図との表示により示す電圧ＶＤは
接続部５８での電圧を示す。第５Ｂ図に示す紙圧レベル
ＶＤ−ＶＳＡＴはＭ碗部５８での電圧から、ＰＮＰトラ
ンジスタ１０のエミッタＥと内側コレクタＣｔ との
間の飽和電圧低下を引いたものを表わす。コンデンサ８
２が時刻Ｔ。とＴ、との間で充電するにつれて、接続部
ＣＡＰＨでの電圧は線、即ち曲線１２０に沿って直接電
圧レベルＶＬＴ に向かって増加する。
ード７４を介して接続部ＣＡＰＨへ、コンデンサ８２と
導線８４．８６を介して接続部９Ｑへ、次いで抵抗９２
と導通のＮＰＮトランジスタＱ４ とを介して追跡し
うる回路を通して導線２８における電圧により充電され
る。前述のようは、第５Ａ図の波形は接続部ＣＡＰＨで
の電圧を示し、第５Ｂ図は接続部ＣＡＰＬでの電圧を示
す。第５Ａ図と第５Ｂ図との表示により示す電圧ＶＤは
接続部５８での電圧を示す。第５Ｂ図に示す紙圧レベル
ＶＤ−ＶＳＡＴはＭ碗部５８での電圧から、ＰＮＰトラ
ンジスタ１０のエミッタＥと内側コレクタＣｔ との
間の飽和電圧低下を引いたものを表わす。コンデンサ８
２が時刻Ｔ。とＴ、との間で充電するにつれて、接続部
ＣＡＰＨでの電圧は線、即ち曲線１２０に沿って直接電
圧レベルＶＬＴ に向かって増加する。
同時は、接続部ＣＡＰＬでの電圧は線即ち曲線１２（１
）Ａに沿って減少する（第２Ｂ図）。このとき、電圧比
較器１０４の出力は低く、その結果Ｎ Ｐ Ｎ トラン
ジスタＱ２とＱ、とけバイアスされて導通になる。ＮＰ
ＮトランジスタＱ、 がバイアスされて非導通 とな
るので、ＰＮＰトランジスタ１０がバイアスされて非導
通になり、ＮＰＮトランジスタＱ、がバイアスされて非
導通になるので。
）Ａに沿って減少する（第２Ｂ図）。このとき、電圧比
較器１０４の出力は低く、その結果Ｎ Ｐ Ｎ トラン
ジスタＱ２とＱ、とけバイアスされて導通になる。ＮＰ
ＮトランジスタＱ、 がバイアスされて非導通 とな
るので、ＰＮＰトランジスタ１０がバイアスされて非導
通になり、ＮＰＮトランジスタＱ、がバイアスされて非
導通になるので。
ＮＰＮトランジスタＱ、 ｆｄバイアスされて導通に
なる。接続部ＣＡＰＬおよび３５、し九がって接、続！
１１９０での電圧が所定！１ｉ（ＰＮｐトランジスタＱ
、のエミッタ電圧より約ｌＶｂｅ 下）まで低下する
と、ＰＮＰトランジスタＱ、はバイアスされて導通にな
る。ＰＮＰトランジスタＱ６ がバイアスされて導通
になると、フリップフロップ９６０セツトパルス１２０
Ｂ（第６図）が発生し、去れによりパルス１２０Ｃ’ｚ
フリツプフロンプ９乙の出力端子Ｑに発生させる。パル
ス１２０Ｃが発生すると、該パルスはＮＰＮトランジス
タＱ、を導通にバイアスする。ＮＰＮトランジスタＱ、
がバイアスされて導通になると、接続部１１４を接地さ
せ、したがって接続部１０８における電圧は直列接続の
抵抗１１０と１１２とからなる磁圧分割器により決定さ
れる。電圧比較６１０４は接続部１０８での電圧を、接
続部ＣＡＰＨでの紙圧を分割した電圧を表示する、接続
部７８での電圧と比較する。回路は、接続部ＣＡＰＨの
電圧がレベルＶＬＴ に達すると（第５Ａ図）、電圧比
較器１０４の出力は低レベルから高レベルに切換る。パ
ルス１２０Ｃは常は、線即ち曲＠１２０で示す電圧（第
５Ａ図）がレベルＶＬＴ に達する前に発生する。
なる。接続部ＣＡＰＬおよび３５、し九がって接、続！
１１９０での電圧が所定！１ｉ（ＰＮｐトランジスタＱ
、のエミッタ電圧より約ｌＶｂｅ 下）まで低下する
と、ＰＮＰトランジスタＱ、はバイアスされて導通にな
る。ＰＮＰトランジスタＱ６ がバイアスされて導通
になると、フリップフロップ９６０セツトパルス１２０
Ｂ（第６図）が発生し、去れによりパルス１２０Ｃ’ｚ
フリツプフロンプ９乙の出力端子Ｑに発生させる。パル
ス１２０Ｃが発生すると、該パルスはＮＰＮトランジス
タＱ、を導通にバイアスする。ＮＰＮトランジスタＱ、
がバイアスされて導通になると、接続部１１４を接地さ
せ、したがって接続部１０８における電圧は直列接続の
抵抗１１０と１１２とからなる磁圧分割器により決定さ
れる。電圧比較６１０４は接続部１０８での電圧を、接
続部ＣＡＰＨでの紙圧を分割した電圧を表示する、接続
部７８での電圧と比較する。回路は、接続部ＣＡＰＨの
電圧がレベルＶＬＴ に達すると（第５Ａ図）、電圧比
較器１０４の出力は低レベルから高レベルに切換る。パ
ルス１２０Ｃは常は、線即ち曲＠１２０で示す電圧（第
５Ａ図）がレベルＶＬＴ に達する前に発生する。
％１２０ （第５ Ａ図） カＥｔｔ刻ＴＩ （ＤＢ
：きにＶＬＴのレベルに達すると、電圧比較器１０４の
出力は高くなりＮＰＮ トランジスタＱ２とＱ、とをバ
イアスして導通にする。Ｎ Ｐ Ｎ トランジスタＱ、
が導通ずることにより、Ｎ Ｐ Ｎ トランジスタＱ、
がバイアスされて導通罠され、ＮＰＮトランジスタ
Ｑ。
：きにＶＬＴのレベルに達すると、電圧比較器１０４の
出力は高くなりＮＰＮ トランジスタＱ２とＱ、とをバ
イアスして導通にする。Ｎ Ｐ Ｎ トランジスタＱ、
が導通ずることにより、Ｎ Ｐ Ｎ トランジスタＱ、
がバイアスされて導通罠され、ＮＰＮトランジスタ
Ｑ。
が導通ずることによりＰＮＰトランジスタ１ａがバイア
スされて導通になる。Ｐ Ｎ Ｐ トランジスタ１０が
バイアスされて導通になり、Ｑ４がバイアスされて非導
通になると、接続部ＣＡＰＨＫおける電圧は、線１２２
（第５Ａ図〕に沿って急激Ｋ。
スされて導通になる。Ｐ Ｎ Ｐ トランジスタ１０が
バイアスされて導通になり、Ｑ４がバイアスされて非導
通になると、接続部ＣＡＰＨＫおける電圧は、線１２２
（第５Ａ図〕に沿って急激Ｋ。
Ｖ Ｌ Ｔ ＋ Ｖ ｎ に等しいレベルまで増加す
る。（電圧ＶＤは接続部５８における電圧であり、また
エミッタＥと内側コレクタＣ２との間のＰＮＰトランジ
スタ１０の飽和電圧低下は無視しである。）この急激な
変ｆヒの理由は接続部５８における正の６王がコンデン
サ８２にかかるに圧に直列に追加されたためである。こ
の点に関して、抵抗６０にかかる電圧低下は鷺めて小さ
いものであるので、電圧ＶＤは導１線２８の電圧に近い
、コンデンサ８２にかかる電圧に電圧ＶＤを加えるのは
、この時点でＰＮＰトランジスタ１０がエミッタＥと内
側コレクタＣ２との間で導電しているため発生する。こ
の電圧レベルＶＬＴ＋ＶＤはＭＯ３ＦＥＴ６２を導通状
態までバイアスし、それをこの状態に保つのに十分高い
ものである。電圧レベルｖＬＴ＋ＶＤは電圧ＶＤの約２
倍であり、そのため回路は倍電圧器として作動する。
る。（電圧ＶＤは接続部５８における電圧であり、また
エミッタＥと内側コレクタＣ２との間のＰＮＰトランジ
スタ１０の飽和電圧低下は無視しである。）この急激な
変ｆヒの理由は接続部５８における正の６王がコンデン
サ８２にかかるに圧に直列に追加されたためである。こ
の点に関して、抵抗６０にかかる電圧低下は鷺めて小さ
いものであるので、電圧ＶＤは導１線２８の電圧に近い
、コンデンサ８２にかかる電圧に電圧ＶＤを加えるのは
、この時点でＰＮＰトランジスタ１０がエミッタＥと内
側コレクタＣ２との間で導電しているため発生する。こ
の電圧レベルＶＬＴ＋ＶＤはＭＯ３ＦＥＴ６２を導通状
態までバイアスし、それをこの状態に保つのに十分高い
ものである。電圧レベルｖＬＴ＋ＶＤは電圧ＶＤの約２
倍であり、そのため回路は倍電圧器として作動する。
ＮＰＮトランジスタＱ、がバイアスされて非導通にされ
る時刻Ｔ、 において、線１２２で示す急激な電圧変
移が発生し、コンデンサ８２は抵抗７６と８０とを介し
て放麗を開始する。線１２２で示す電圧変移の終シにお
いて、接α部ＣＡＰＲにおける電圧はＶＬＴ＋Ｖつであ
って、ＰＮＰ ｌ−ランジスタ１０はバイアスされて導
通になる。この時点において、ＰＮＰトランジスタ１０
の内側コレクタＣ２における電圧は可能な限りの最犬電
泣、即ち電圧ＶＤの０．２ボルト内である飽和状態まで
上昇してしまっている。この電圧が、先に電位ＶＬＴ
まで充電されてしまっているコンデンサ８２の最も負
の側に加えられ、このように電荷採序の原理に基いて追
加される。これらの電圧の和（ＶＬＴ＋ＶＤ）が接続部
ＣＡＰＨに現われ、これは電圧レベルＶＤＴ を十分
上廻っている。内側コレクタＣ２が丁度前述した電圧で
あると、外側コレクタＣＩ が鑞侃を流し始め、その
結果電流がフリップフロップ９６のリセット端子Ｒに導
線９５を介して供給されフリップフロップをリセットさ
せる。このリセット機能を第６図に電圧変移として示す
。内側コレクタＣ２の電圧が前述の電圧まで上昇すると
外聞コレクタＣ１が電流を流す理由は前述の通シである
。即ち、内側コレクタＣ２は、エミッタのバイアス電圧
が高いためにエミッタにより注入された電流を集めるこ
とができなくなる。
る時刻Ｔ、 において、線１２２で示す急激な電圧変
移が発生し、コンデンサ８２は抵抗７６と８０とを介し
て放麗を開始する。線１２２で示す電圧変移の終シにお
いて、接α部ＣＡＰＲにおける電圧はＶＬＴ＋Ｖつであ
って、ＰＮＰ ｌ−ランジスタ１０はバイアスされて導
通になる。この時点において、ＰＮＰトランジスタ１０
の内側コレクタＣ２における電圧は可能な限りの最犬電
泣、即ち電圧ＶＤの０．２ボルト内である飽和状態まで
上昇してしまっている。この電圧が、先に電位ＶＬＴ
まで充電されてしまっているコンデンサ８２の最も負
の側に加えられ、このように電荷採序の原理に基いて追
加される。これらの電圧の和（ＶＬＴ＋ＶＤ）が接続部
ＣＡＰＨに現われ、これは電圧レベルＶＤＴ を十分
上廻っている。内側コレクタＣ２が丁度前述した電圧で
あると、外側コレクタＣＩ が鑞侃を流し始め、その
結果電流がフリップフロップ９６のリセット端子Ｒに導
線９５を介して供給されフリップフロップをリセットさ
せる。このリセット機能を第６図に電圧変移として示す
。内側コレクタＣ２の電圧が前述の電圧まで上昇すると
外聞コレクタＣ１が電流を流す理由は前述の通シである
。即ち、内側コレクタＣ２は、エミッタのバイアス電圧
が高いためにエミッタにより注入された電流を集めるこ
とができなくなる。
外側コレクタＣ１はこの飽和状態を検出し、リセット信
号を供給するために利用しうる余分のｔＥｆｉを集める
役割を引き受ける。この役割即ち（電圧の関数としての
）反転作用を第３図に示す。コンデンサ８２が放電する
につれて、電圧Ｖ Ｌ Ｔ ＋ Ｖ １）（第５Ａ図〕
は線１２４に沿って、第５Ａ図に示す電圧レベルＶＵＴ
に向かって減少する。電圧レベルＶＵＴは電圧Ｖ Ｌ
Ｔ ＋Ｖ Ｄより約１０係小さい。
号を供給するために利用しうる余分のｔＥｆｉを集める
役割を引き受ける。この役割即ち（電圧の関数としての
）反転作用を第３図に示す。コンデンサ８２が放電する
につれて、電圧Ｖ Ｌ Ｔ ＋ Ｖ １）（第５Ａ図〕
は線１２４に沿って、第５Ａ図に示す電圧レベルＶＵＴ
に向かって減少する。電圧レベルＶＵＴは電圧Ｖ Ｌ
Ｔ ＋Ｖ Ｄより約１０係小さい。
フリップフロップ９６をリセットする電圧変移１２６が
発生すると、フリップ７コツプ９６の出力端子Ｑは低く
なシ、したがってＮＰＮトランジスタＱ、はバイアスさ
れて非導通になる。ＮＰＮトランジスタＱ、ががイアス
されて非導通になると、接続部１０８における電圧が、
ＮＰＮトランジスタＱ、が導通であるときの接続部１０
８における゛電圧と比較して増加する。このようは、Ｎ
ＰＮトランジスタＱ、がバイアスされて非導通になると
、接続部１０８における電圧は、直列接続の抵抗１１０
，１１２，１１６および１１８からなる電圧分割器によ
り決定される。ＮＰＮトランジスタＱ、 ２＞鯰（イ
アスされて非導通になると、接続部１０８における電圧
は接続部７８における電圧を上廻り、し九がって、電圧
比較器１０４の出力は高くなる。抵抗１１０，１１２．
１１６ および１１８は、ＮＰＮ トランジスタＱ、が
バイアスされて導通になるか又はバイアスされて導通て
なるかに依存する電圧分割比を有する、切換え可能の電
圧分割器を形成する。
発生すると、フリップ７コツプ９６の出力端子Ｑは低く
なシ、したがってＮＰＮトランジスタＱ、はバイアスさ
れて非導通になる。ＮＰＮトランジスタＱ、ががイアス
されて非導通になると、接続部１０８における電圧が、
ＮＰＮトランジスタＱ、が導通であるときの接続部１０
８における゛電圧と比較して増加する。このようは、Ｎ
ＰＮトランジスタＱ、がバイアスされて非導通になると
、接続部１０８における電圧は、直列接続の抵抗１１０
，１１２，１１６および１１８からなる電圧分割器によ
り決定される。ＮＰＮトランジスタＱ、 ２＞鯰（イ
アスされて非導通になると、接続部１０８における電圧
は接続部７８における電圧を上廻り、し九がって、電圧
比較器１０４の出力は高くなる。抵抗１１０，１１２．
１１６ および１１８は、ＮＰＮ トランジスタＱ、が
バイアスされて導通になるか又はバイアスされて導通て
なるかに依存する電圧分割比を有する、切換え可能の電
圧分割器を形成する。
前述の説明から、線１２２が示す電圧変移の終りにおい
て、Ｎ Ｐ Ｎ トランジスタＱ、 がバイアスされ
て非導通になり、電圧比較器１０４の出力が低い状態か
ら高い状態に切換っていることが明らかである。
て、Ｎ Ｐ Ｎ トランジスタＱ、 がバイアスされ
て非導通になり、電圧比較器１０４の出力が低い状態か
ら高い状態に切換っていることが明らかである。
電圧比較６１０４の出力が高くなると、ＰＮＰトランジ
スタ１０はバイアスされて導通となり、ＮＰＮ トラン
ジスタＱ、は弁溝ｉ才となる。したがって、コンデンサ
８２はもはや充電されず、前述のように放電し始める。
スタ１０はバイアスされて導通となり、ＮＰＮ トラン
ジスタＱ、は弁溝ｉ才となる。したがって、コンデンサ
８２はもはや充電されず、前述のように放電し始める。
コンデンサ８２が放電するにつれて、接続部ＣＡＰＨの
電圧は第５Ａ図の腺１２４に沿って低減する。この電圧
が時刻Ｔ２においてレベルＶＵＴ を下廻ると、電圧
比較器１０４の出力は低くなる。電圧レベルＶＵＴ
に関して、接続部ＣＡＰＨＫおける電圧の分割器の表示
が接続部７８において現われる。この電圧は接続部１０
８における電圧と比較され、接続部１０８における電圧
は、接続部ＣＡＰＨの重圧がＶＵＴを下廻ると電圧比較
器１０４の出力が低くな′るような大きさである。
電圧は第５Ａ図の腺１２４に沿って低減する。この電圧
が時刻Ｔ２においてレベルＶＵＴ を下廻ると、電圧
比較器１０４の出力は低くなる。電圧レベルＶＵＴ
に関して、接続部ＣＡＰＨＫおける電圧の分割器の表示
が接続部７８において現われる。この電圧は接続部１０
８における電圧と比較され、接続部１０８における電圧
は、接続部ＣＡＰＨの重圧がＶＵＴを下廻ると電圧比較
器１０４の出力が低くな′るような大きさである。
時刻Ｔ２ のときに電圧比較ｑｉ１０４の出力が低く
なると、ＰＮＰ トランジスタ１０はバイアスされて非
導通になり、ＮＰＮトランジスタＱ４ は〕（イアス
されて導通になる。接続部ＣＡＰＨＫｉ−ける電圧が、
ＮＰＮＩランジスタＱ、がバイアスされて導通になって
いる間にＰＮＰ トランジスタ１０がバイアスされて非
導通になってしまうという事実により急激な負の変移１
２８に入る（第５Ａ図）。ＮＰＮ トランジスタＱ、が
バイアスされて導通になると、ＰＮＰ トランジスタＱ
、は、負の変移１２８がＰＮＰ トランジスタＱ６
のエミッタに現われる電圧の約１ｖｂｅ 分下廻るまで
低下するとバイアスされて非導通になる。ＰＮＰトラン
ジスタＱ６ をバイアスして導通にしてフリップフロ
ップ９６の出力端子Ｑを高くなるようにさせ、それによ
５ＮＰＮトランジスタＱ、 をバイアスして導通にす
る。ＮＰＮトランジスタＱｓ ヲバイアスして導通に
すると、接続部１０８における電圧を決定する抵抗の電
圧分割比が、ＮＰＮＩランジスタＱ、が非導通である状
態と比較して接続部１０８の電圧が低下するように変化
する。ＮＰＮトランジスタＱ４ は現在導通になってい
るので、コンデンサ８２がＴ２とＴ、との時間の間に充
電される。接続部ＣＡＰＨでの電圧は線１３０（第５Ａ
図）に沿って増加し、この電圧がＶＬＴ レベルに達
すると、電圧比較器１０４の出力は低くなる。
なると、ＰＮＰ トランジスタ１０はバイアスされて非
導通になり、ＮＰＮトランジスタＱ４ は〕（イアス
されて導通になる。接続部ＣＡＰＨＫｉ−ける電圧が、
ＮＰＮＩランジスタＱ、がバイアスされて導通になって
いる間にＰＮＰ トランジスタ１０がバイアスされて非
導通になってしまうという事実により急激な負の変移１
２８に入る（第５Ａ図）。ＮＰＮ トランジスタＱ、が
バイアスされて導通になると、ＰＮＰ トランジスタＱ
、は、負の変移１２８がＰＮＰ トランジスタＱ６
のエミッタに現われる電圧の約１ｖｂｅ 分下廻るまで
低下するとバイアスされて非導通になる。ＰＮＰトラン
ジスタＱ６ をバイアスして導通にしてフリップフロ
ップ９６の出力端子Ｑを高くなるようにさせ、それによ
５ＮＰＮトランジスタＱ、 をバイアスして導通にす
る。ＮＰＮトランジスタＱｓ ヲバイアスして導通に
すると、接続部１０８における電圧を決定する抵抗の電
圧分割比が、ＮＰＮＩランジスタＱ、が非導通である状
態と比較して接続部１０８の電圧が低下するように変化
する。ＮＰＮトランジスタＱ４ は現在導通になってい
るので、コンデンサ８２がＴ２とＴ、との時間の間に充
電される。接続部ＣＡＰＨでの電圧は線１３０（第５Ａ
図）に沿って増加し、この電圧がＶＬＴ レベルに達
すると、電圧比較器１０４の出力は低くなる。
このためＰＮＰトランジスタ１０をバイアスして導通に
し、その結果ＣＡＰＨにおける電圧が別の急激な正の変
移１３２を起す。回路は前述のように連続したサイクル
を通して作動し続ける。
し、その結果ＣＡＰＨにおける電圧が別の急激な正の変
移１３２を起す。回路は前述のように連続したサイクル
を通して作動し続ける。
発振器・倍電圧器は自走発振器と倍電圧器とである。こ
のようは、第５Ａ図に示す電圧波形の周波数は一定であ
り、コンデンサ８２と、抵抗６０゜７６および８０との
値によって決まる。Ｔ１ からＴ３ の期間とＴ４か
らＴ、の期間に対応する期間は概ね均等である。また回
路は前述のように倍電圧器としても作動する。このよっ
て、入力電圧は例えば時刻Ｔ、とＴ３とにおいて倍加さ
れる。さらに。
のようは、第５Ａ図に示す電圧波形の周波数は一定であ
り、コンデンサ８２と、抵抗６０゜７６および８０との
値によって決まる。Ｔ１ からＴ３ の期間とＴ４か
らＴ、の期間に対応する期間は概ね均等である。また回
路は前述のように倍電圧器としても作動する。このよっ
て、入力電圧は例えば時刻Ｔ、とＴ３とにおいて倍加さ
れる。さらに。
例えばＴ、からＴ２の期間卦よびＴ３からＴ４の期間の
ような期間の間、接続部ＣＡＰＨＶＣｔ−ける電圧は、
ＭＯＳＦＥＴ３２をバイアスして導通に保っておくのに
十分高いままであシ、この電圧がたとえレベルＶＵＴ
まで省力）Ｋ低下したとしても、依然として入力電圧
の約倍の大きさである。
ような期間の間、接続部ＣＡＰＨＶＣｔ−ける電圧は、
ＭＯＳＦＥＴ３２をバイアスして導通に保っておくのに
十分高いままであシ、この電圧がたとえレベルＶＵＴ
まで省力）Ｋ低下したとしても、依然として入力電圧
の約倍の大きさである。
前述のよう罠、時刻Ｔ１のとき、接続部ＣＡＰＨでの電
圧は線１２２で示す急激な変移を行い、レベルＶ Ｌ
Ｔ ＋ Ｖ Ｄ まで上昇する。しかしながら、次の
望ましい（時刻Ｔ２における）事象は、ＣＡＰＨでの電
圧がレベルＶＵＴ まで減少するときであることに注
目すべきである。、ＣＡＰＨでの電圧をＶＵＴ のレ
ベルまで減衰してＴ２ のときに次の事象を起動させ
うるようにコンデンサ８２をＶＵＴより上のレベルまで
充電することは重要である。
圧は線１２２で示す急激な変移を行い、レベルＶ Ｌ
Ｔ ＋ Ｖ Ｄ まで上昇する。しかしながら、次の
望ましい（時刻Ｔ２における）事象は、ＣＡＰＨでの電
圧がレベルＶＵＴ まで減少するときであることに注
目すべきである。、ＣＡＰＨでの電圧をＶＵＴ のレ
ベルまで減衰してＴ２ のときに次の事象を起動させ
うるようにコンデンサ８２をＶＵＴより上のレベルまで
充電することは重要である。
また、コンデンサの電圧が倍にされ、初めに増力口して
いて、又は電圧レベルＶＵＴを通る（、１１１２２で示
す電圧変移）短時間の間は、回路か電圧レベルＶＤＴ
で起動しないようにすることも重要である。この時点
（線１２２で示す電圧変移）における誤った起動は回路
の不調か、あるいは好ましくないシステムの不調をひき
ふ・こす。これは、比較器の限界須（接続部１０８にお
ける電圧〕が、ＣＡＰＨでの電圧レベルがＶＵＴ を
十分上辺るよう洸なるまではＶＬＴ を分割して表示し
たレベルのままでなければならないことを意味する。本
発明によるＰＮＰトランジスタ１ｏは、内側コレクタＣ
２のこ圧がコンデンサの最大充電電圧ＶＤの０．２ボル
ト以内の電圧まで上昇すると、外ｉｉ１！ＩコレクタＣ
Ｉ に電流を流すことにょシ前記の機能を信頼性よく
実行する。
いて、又は電圧レベルＶＵＴを通る（、１１１２２で示
す電圧変移）短時間の間は、回路か電圧レベルＶＤＴ
で起動しないようにすることも重要である。この時点
（線１２２で示す電圧変移）における誤った起動は回路
の不調か、あるいは好ましくないシステムの不調をひき
ふ・こす。これは、比較器の限界須（接続部１０８にお
ける電圧〕が、ＣＡＰＨでの電圧レベルがＶＵＴ を
十分上辺るよう洸なるまではＶＬＴ を分割して表示し
たレベルのままでなければならないことを意味する。本
発明によるＰＮＰトランジスタ１ｏは、内側コレクタＣ
２のこ圧がコンデンサの最大充電電圧ＶＤの０．２ボル
ト以内の電圧まで上昇すると、外ｉｉ１！ＩコレクタＣ
Ｉ に電流を流すことにょシ前記の機能を信頼性よく
実行する。
前述の要領でＰＮＰ トランジスタ１ｏを利用すること
により、ＶＵＴとＶ Ｌ Ｔ ＋ Ｖ Ｄ との間のど
こか−ｃ成電圧ベルを噴出し、フ１，１ ’７プフロツ
プ９６のようなフリップフロップをリセットし、接続部
ける必要がない。追加の比較器に対する必要性を排除す
ることにより、集積回路をつくるシリコンの面積が減少
、追加の比較器に係る回路の感度と変動性とが排除され
る。
により、ＶＵＴとＶ Ｌ Ｔ ＋ Ｖ Ｄ との間のど
こか−ｃ成電圧ベルを噴出し、フ１，１ ’７プフロツ
プ９６のようなフリップフロップをリセットし、接続部
ける必要がない。追加の比較器に対する必要性を排除す
ることにより、集積回路をつくるシリコンの面積が減少
、追加の比較器に係る回路の感度と変動性とが排除され
る。
前述してきた発躯器・倍電圧器において、ＰＮＰトラン
ジスタ１０は二重の機能を果す。まず、バイアスされて
導通になると電流を流す。換言すれば、導線２８の正の
電圧を動的に接続部ＣＡＰＬに接続することである。こ
れは、エミッタＥと内聞コレクタＣ２とが、導線２８と
接地との間の直接の電圧をコンデンサ８２にかかるぼ圧
に直列に接続する導通回路を形成することを意味する。
ジスタ１０は二重の機能を果す。まず、バイアスされて
導通になると電流を流す。換言すれば、導線２８の正の
電圧を動的に接続部ＣＡＰＬに接続することである。こ
れは、エミッタＥと内聞コレクタＣ２とが、導線２８と
接地との間の直接の電圧をコンデンサ８２にかかるぼ圧
に直列に接続する導通回路を形成することを意味する。
これらの付加された電圧はゲートソース電流をＭＯＳＦ
ＥＴ３２に供給する。ＰＮＰトランジスタ１０が実行す
る別の機能は、それが電圧比較器として作動することで
ある。このよつは、ＰＮＰトランジスタ１０はエミッタ
Ｅの電圧を内側コレクタＣ２の電圧と比較し、内側コレ
クタｃ２ の電圧がエミッタＥの２圧より約０．２ボル
ト少ないと、外側コレクタＣ，Ｋ出力信号即ち電流が発
生する。
ＥＴ３２に供給する。ＰＮＰトランジスタ１０が実行す
る別の機能は、それが電圧比較器として作動することで
ある。このよつは、ＰＮＰトランジスタ１０はエミッタ
Ｅの電圧を内側コレクタＣ２の電圧と比較し、内側コレ
クタｃ２ の電圧がエミッタＥの２圧より約０．２ボル
ト少ないと、外側コレクタＣ，Ｋ出力信号即ち電流が発
生する。
さて第７図を参照して同心コレクタＰＮＰ トランジス
タ１０の別の使い方を説明する。第７図において、参照
番号１４０は蓄遇池として示した、直接入力電圧源を示
す。電圧源１４０は第１図に示す要領の蓄電器充電用発
生機により充電電流が供給される自動車の蓄電器でよい
。電圧源１４０は計算機１４２に給電する。計算機１４
２はＰＮＰトランジスタ１４４を含む直列通過型電圧調
整器を介するマイクロプロセッサ型のものである。計算
機１４２はエンジン制御用計算機でよい。
タ１０の別の使い方を説明する。第７図において、参照
番号１４０は蓄遇池として示した、直接入力電圧源を示
す。電圧源１４０は第１図に示す要領の蓄電器充電用発
生機により充電電流が供給される自動車の蓄電器でよい
。電圧源１４０は計算機１４２に給電する。計算機１４
２はＰＮＰトランジスタ１４４を含む直列通過型電圧調
整器を介するマイクロプロセッサ型のものである。計算
機１４２はエンジン制御用計算機でよい。
ＰＮＰトランジスタ１４４のエミッタは導線１４６によ
り電源１４０の正の側に接続されている。ＰＮＰトラン
ジスタ１４４のコレクタは計算機１４２に給′成する出
力導線１４８に接続されている。電圧調整器は導線１４
６と接地との間に接続された基準電圧発生回路１５０を
有する。基準電圧発生回路１５０は、導線１５２におい
て一定の基Ｓｔ圧を発生させ、これは人力として電圧誤
差増幅器１５４に供給される。電圧誤差増幅器１５４は
、導線１５６を介して導線１４８に接続される別の入力
を有する。電圧誤差増幅器１５４は、ＮＰＮトランジス
タ１６０と１６２の導通を制御する出力を線１５８にお
いて有する。前記Ｎ Ｐ Ｎ トランジスタ１６０，１
６２の両方のコレクタは導線１６６によりＰＮＰトラン
ジスタ１４４のペースに接続されている。
り電源１４０の正の側に接続されている。ＰＮＰトラン
ジスタ１４４のコレクタは計算機１４２に給′成する出
力導線１４８に接続されている。電圧調整器は導線１４
６と接地との間に接続された基準電圧発生回路１５０を
有する。基準電圧発生回路１５０は、導線１５２におい
て一定の基Ｓｔ圧を発生させ、これは人力として電圧誤
差増幅器１５４に供給される。電圧誤差増幅器１５４は
、導線１５６を介して導線１４８に接続される別の入力
を有する。電圧誤差増幅器１５４は、ＮＰＮトランジス
タ１６０と１６２の導通を制御する出力を線１５８にお
いて有する。前記Ｎ Ｐ Ｎ トランジスタ１６０，１
６２の両方のコレクタは導線１６６によりＰＮＰトラン
ジスタ１４４のペースに接続されている。
電圧調整器は、導線１４６に供給された入力電圧より低
い、概ね一定で調整され比出力電圧を出力導線１４８に
おいて保持するよう作動する。電圧誤差増幅器１５４は
導線１５２の基準電圧を出力導線１４８の出力電圧と比
較する。出力導線１４８の電圧が希望する調整値より高
い場合、ＮＰＮＩランジスタ１６０と１６２との導通が
低減され、そのためＰＮＰトランジスタ１４４のエミッ
タ・コレクタ電流を低減させる。出力導線１４８の電圧
が希望する調整値以下になると、Ｎ Ｐ Ｎ トランジ
スタ１６０と１６２との導通が増加し、そのためＰ Ｎ
Ｐ トランジスタ１４４のエミッタ・コレクタ電流を
増加させる。列として、入力電圧が約１２ボルトである
１２ボルト系において、出力導線１４８の調整された出
力電圧は、通常の状態において、約５ボルトに保つこと
ができる。
い、概ね一定で調整され比出力電圧を出力導線１４８に
おいて保持するよう作動する。電圧誤差増幅器１５４は
導線１５２の基準電圧を出力導線１４８の出力電圧と比
較する。出力導線１４８の電圧が希望する調整値より高
い場合、ＮＰＮＩランジスタ１６０と１６２との導通が
低減され、そのためＰＮＰトランジスタ１４４のエミッ
タ・コレクタ電流を低減させる。出力導線１４８の電圧
が希望する調整値以下になると、Ｎ Ｐ Ｎ トランジ
スタ１６０と１６２との導通が増加し、そのためＰ Ｎ
Ｐ トランジスタ１４４のエミッタ・コレクタ電流を
増加させる。列として、入力電圧が約１２ボルトである
１２ボルト系において、出力導線１４８の調整された出
力電圧は、通常の状態において、約５ボルトに保つこと
ができる。
第９Ａ図は、線１６４として導線１４６の入力電圧を、
線１６６として出力導線１４８に現われる調整された出
力電圧とを、時間に対してプロットして示す。第９Ａ図
における点線はマイクロプロセッサが不調となる電圧レ
ベルを示す。出力導線１４８の電圧が前記の不調電圧レ
ベル以下に低下すれば、計算機１４２は不調になる。
線１６６として出力導線１４８に現われる調整された出
力電圧とを、時間に対してプロットして示す。第９Ａ図
における点線はマイクロプロセッサが不調となる電圧レ
ベルを示す。出力導線１４８の電圧が前記の不調電圧レ
ベル以下に低下すれば、計算機１４２は不調になる。
前述のようは、第９Ａ図の線１６４は導線１４６の入力
端子を示す。線１６４の直線部分１６４Ａは通常の入力
電圧部分を示し、１６４Ｂの部分は零まで低減する入力
電圧を示す。出力導線１４８での調整された出力電圧を
、直線部分１６６Ａと。
端子を示す。線１６４の直線部分１６４Ａは通常の入力
電圧部分を示し、１６４Ｂの部分は零まで低減する入力
電圧を示す。出力導線１４８での調整された出力電圧を
、直線部分１６６Ａと。
低減している調整された出力電圧を示す部分１６６Ｂと
を有する腺１６６として示している。
を有する腺１６６として示している。
入力電圧が前記部分１６４Ｂに沿って低下し始めたと想
定する９前記部分１６４Ｂに沿って低下している入力電
圧は時刻Ｔ１ においては、直線部分１６６Ａで示す
調整され比出力電圧より僅かに高い。この状態はまもな
く低電圧状態の発生することを暗示し、計算機１４２に
対してリセット信号を供給するために検出される必要が
ある。これを達成するためは、第７図の回路は第１図〃
）ら第６図までに関して説明した同心コレクタＰＮＰト
ランジスタ１０を利用している。第７図において、ＰＮ
Ｐ トランジスタ１０のエミッタＥ ＋′ｉ導線１４６
に接続されている。ＰＮＰトランジスタ１０のペースＢ
はＮＰＮトランジスタ１６０と１６２との両方のコレク
タと、ＰＮＰトランジスタ１４４のペースとに接続され
ている。ＰＮＰトランジスタ１０の内側コレクタＣ２は
導線１６８によう出力導線１４８に接続されている。Ｐ
ＮＰ トランジスタ１０の外側コレクタＣ１は導１１７
１によりＮ Ｐ Ｎ トランジスタ１７０のペースに接
続されている。ＮＰＮトランジスタ１７０のエミッタは
接地され、そのコネクタは導線１７２により計算機１４
２に接続されている。導線１７２は抵抗１７３により正
の電圧源に接続されている。
定する９前記部分１６４Ｂに沿って低下している入力電
圧は時刻Ｔ１ においては、直線部分１６６Ａで示す
調整され比出力電圧より僅かに高い。この状態はまもな
く低電圧状態の発生することを暗示し、計算機１４２に
対してリセット信号を供給するために検出される必要が
ある。これを達成するためは、第７図の回路は第１図〃
）ら第６図までに関して説明した同心コレクタＰＮＰト
ランジスタ１０を利用している。第７図において、ＰＮ
Ｐ トランジスタ１０のエミッタＥ ＋′ｉ導線１４６
に接続されている。ＰＮＰトランジスタ１０のペースＢ
はＮＰＮトランジスタ１６０と１６２との両方のコレク
タと、ＰＮＰトランジスタ１４４のペースとに接続され
ている。ＰＮＰトランジスタ１０の内側コレクタＣ２は
導線１６８によう出力導線１４８に接続されている。Ｐ
ＮＰ トランジスタ１０の外側コレクタＣ１は導１１７
１によりＮ Ｐ Ｎ トランジスタ１７０のペースに接
続されている。ＮＰＮトランジスタ１７０のエミッタは
接地され、そのコネクタは導線１７２により計算機１４
２に接続されている。導線１７２は抵抗１７３により正
の電圧源に接続されている。
ＰＮＰトランジスタ１０のエミッタＥと内側コレクタＣ
２とは導線１４６と出力導＠１４８との間で接続されて
おり、かつＰＮＰ トランジスタ１０のベースＢはＮ
Ｐ Ｎ トランジスタ１６０と１６２とのコレクタに接
続されているので、ＰＮＰトランジスタ１０のエミッタ
Ｅと内側コレクタＣ２との間のＰＮＰ トランジスタ１
ｏの導電は、電圧誤差増幅器がＰＮＰトランジスタ１４
４の導通を制御するのと同様に電圧誤差増幅器１５４に
より制御される。計算機１４２用の負荷電流のほとんど
がＰＮＰ トランジスタ１４４を介して供給される。あ
る負Ｍ’ＫｆｉはエミッタＥを介してＰＮＰ トランジ
スタ１０の内聞コレクタｃ２ の′底流通路まで供給
される。
２とは導線１４６と出力導＠１４８との間で接続されて
おり、かつＰＮＰ トランジスタ１０のベースＢはＮ
Ｐ Ｎ トランジスタ１６０と１６２とのコレクタに接
続されているので、ＰＮＰトランジスタ１０のエミッタ
Ｅと内側コレクタＣ２との間のＰＮＰ トランジスタ１
ｏの導電は、電圧誤差増幅器がＰＮＰトランジスタ１４
４の導通を制御するのと同様に電圧誤差増幅器１５４に
より制御される。計算機１４２用の負荷電流のほとんど
がＰＮＰ トランジスタ１４４を介して供給される。あ
る負Ｍ’ＫｆｉはエミッタＥを介してＰＮＰ トランジ
スタ１０の内聞コレクタｃ２ の′底流通路まで供給
される。
第９Ａ図を再び参照して、導線１４６の入力端子が前記
部分１６４Ｂに沿って減少し、時刻Ｔ１のときに直線部
分１６６Ａで示すＡ整された出力電圧より極ぐ僅かに高
いと想定する。この作動状、態の間、ＰＮＰトランジス
タ１ｏの内側コレクタｃ２の電圧はＰＮＰトランジスタ
１ｏのエミッタＥの電圧に近く、このため出力電圧がＰ
ＮＰトランジスタ１０の外側コレクタＣ１において発生
する。
部分１６４Ｂに沿って減少し、時刻Ｔ１のときに直線部
分１６６Ａで示すＡ整された出力電圧より極ぐ僅かに高
いと想定する。この作動状、態の間、ＰＮＰトランジス
タ１ｏの内側コレクタｃ２の電圧はＰＮＰトランジスタ
１ｏのエミッタＥの電圧に近く、このため出力電圧がＰ
ＮＰトランジスタ１０の外側コレクタＣ１において発生
する。
ＰＮＰ トランジスタ１０の外側コレクタＣＩの出力電
圧を第９Ｂ図に示す。時刻Ｔ１ のとき、この出力電
圧は入力電圧が出力電圧に近い事実により正の変移１７
４を行う。正の変移１７４と達成された電圧レベル１７
５とはＮＰＮ トランジスタ１７０をバイアスして導通
にさせ、このため導線１７２を介して計算機１４２に低
レベルのリセット信号を付与する。
圧を第９Ｂ図に示す。時刻Ｔ１ のとき、この出力電
圧は入力電圧が出力電圧に近い事実により正の変移１７
４を行う。正の変移１７４と達成された電圧レベル１７
５とはＮＰＮ トランジスタ１７０をバイアスして導通
にさせ、このため導線１７２を介して計算機１４２に低
レベルのリセット信号を付与する。
第９Ａ図の時刻Ｔ２ は入力電圧が最終的は、マイク
ロプロセッサの不調電圧レベル以下になる時間上の点を
暗示する。
ロプロセッサの不調電圧レベル以下になる時間上の点を
暗示する。
外側コレクタＣ１に卦いてリセット信号を発生する、最
小電圧（ＰＮＰトランジスタ１０のエミッタＥと内側コ
レクタＣ２との間の電圧）は、第８図の変形において示
すように？′３測コレクタＣ２と直列に１個以上のダイ
オードＤ、−ＤＮを追加することにより増加しうる。付
加的ダイオードの電圧低下【より、ＰＮＰトランジスタ
１０は対応する高い入力電圧において飽和する。このよ
うは、Ｔ２− Ｔ１の時間が増え、計算機１４２に対し
て、パワーダウンの前にその最終のタスクを実行するた
めの追加の時間を与える。
小電圧（ＰＮＰトランジスタ１０のエミッタＥと内側コ
レクタＣ２との間の電圧）は、第８図の変形において示
すように？′３測コレクタＣ２と直列に１個以上のダイ
オードＤ、−ＤＮを追加することにより増加しうる。付
加的ダイオードの電圧低下【より、ＰＮＰトランジスタ
１０は対応する高い入力電圧において飽和する。このよ
うは、Ｔ２− Ｔ１の時間が増え、計算機１４２に対し
て、パワーダウンの前にその最終のタスクを実行するた
めの追加の時間を与える。
ある程度繰返すことになるが、第７図の回路は、低入力
端子が迫っているとき導線１７２にリセット信号を供給
する。このリセット信号を発生させることにより、入力
端子がマイクロプロセッサの不調の電圧レベル以下に低
下する前は、計算機１４２は、入力電圧が該不調電圧レ
ベル以下に低下する前に最終の「ハウスキーピング」タ
スクを実行するのに十分な時間を有することになる。前
記の所謂ハウスキーピング・タスクとは不揮発性メモリ
に重要なパラメータを路網すること、デイフォル） （
ｄｅｆａｕｌｔ ）指令を発生すること、システムバッ
クアップ回路を作動させること等を含む。
端子が迫っているとき導線１７２にリセット信号を供給
する。このリセット信号を発生させることにより、入力
端子がマイクロプロセッサの不調の電圧レベル以下に低
下する前は、計算機１４２は、入力電圧が該不調電圧レ
ベル以下に低下する前に最終の「ハウスキーピング」タ
スクを実行するのに十分な時間を有することになる。前
記の所謂ハウスキーピング・タスクとは不揮発性メモリ
に重要なパラメータを路網すること、デイフォル） （
ｄｅｆａｕｌｔ ）指令を発生すること、システムバッ
クアップ回路を作動させること等を含む。
第１図は本発明によ多構成した同心コレクタＰＮＰ ト
ランジスタの平面図、 第２図は第１図の巌２−２に沿って得念断面図。 第６図は本発明による同心コレクタＰＮＰ トランジス
タのコレクタの電圧−電流曲線を示す図、第４図は不発
明知よ多構成した発掘器・倍電圧器回路を利用する発生
機用電圧調整器回路の概略回路図。 第５Ａ図と第５Ｂ図とは第４図に示す回路に関係する磁
圧波形を示す図、 第６図は第４図に示す回路の構成要素であるフリツプフ
ロップと比較器とに関する電圧を示す図、第７図は本発
明により構成した同心・コレクタＰＮＰ トランジスタ
を利用した電圧調整器の概略回路図、 第８図は嘉７図に示す回路の一部の変形を示す図、およ
び 第９Ａ図と第９Ｂ図とは第７図に示す回路に関する波形
を示す図である。 １０：ＰＮＰトランジスタ ２４：発生機２８．８４，
９５，１４６，１４８、１６６，１６８，１７１゜１７
２：導・腺 ３０．１４０ ：直接電圧源 ３２：ＭＯ３ＦＥＴ４６
．１０４：電圧比較器 ５６，５８．６６：接続部 ６０．６８：抵抗 ６３：電圧調整回路７６．８０ニ
ジ三分割器 ８２：コンデンサ９６：フリップフロノブ
９８二亀王基準回路１１０．１１８：牡分割器 １
４４：ＰＮＰトランジスタ１５０：基準電圧発生回路
１５４：電圧誤差増嘉器１６０．１６２，１７０： Ｎ
ＰＮトランジスタ。 （外４名） （ＡＰＬ ％ Ｊり・６
ランジスタの平面図、 第２図は第１図の巌２−２に沿って得念断面図。 第６図は本発明による同心コレクタＰＮＰ トランジス
タのコレクタの電圧−電流曲線を示す図、第４図は不発
明知よ多構成した発掘器・倍電圧器回路を利用する発生
機用電圧調整器回路の概略回路図。 第５Ａ図と第５Ｂ図とは第４図に示す回路に関係する磁
圧波形を示す図、 第６図は第４図に示す回路の構成要素であるフリツプフ
ロップと比較器とに関する電圧を示す図、第７図は本発
明により構成した同心・コレクタＰＮＰ トランジスタ
を利用した電圧調整器の概略回路図、 第８図は嘉７図に示す回路の一部の変形を示す図、およ
び 第９Ａ図と第９Ｂ図とは第７図に示す回路に関する波形
を示す図である。 １０：ＰＮＰトランジスタ ２４：発生機２８．８４，
９５，１４６，１４８、１６６，１６８，１７１゜１７
２：導・腺 ３０．１４０ ：直接電圧源 ３２：ＭＯ３ＦＥＴ４６
．１０４：電圧比較器 ５６，５８．６６：接続部 ６０．６８：抵抗 ６３：電圧調整回路７６．８０ニ
ジ三分割器 ８２：コンデンサ９６：フリップフロノブ
９８二亀王基準回路１１０．１１８：牡分割器 １
４４：ＰＮＰトランジスタ１５０：基準電圧発生回路
１５４：電圧誤差増嘉器１６０．１６２，１７０： Ｎ
ＰＮトランジスタ。 （外４名） （ＡＰＬ ％ Ｊり・６
Claims (9)
- （１）正と負の端子を有する直接電圧源（３０、１４０
）と、 前記電圧源の正の端子に接続された第１の導線（２８、
１４６）と、 ベース（Ｂ）、エミッタ（Ｅ）、該エミッタを完全に囲
む内側コレクタ（Ｃ＿２）、および前記内側コレクタと
エミッタとを完全に囲む外側コレクタ（Ｃ＿１）とを有
する同心コレクタのＰＮＰトランジスタ（１０）であっ
て、前記外側コレクタは、前記内側コレクタに付与され
た電圧が前記エミッタに付与された電圧よりも所定の大
きさだけ僅かに低いときに出力電流を供給するＰＮＰト
ランジスタと、 前記エミッタを第１の導線に接続する手段（５６、５８
、６０）と、 を含む電気回路において、 前記同心コレクタＰＮＰトランジスタを前記エミッタと
内側コレクタとの間で導通させるように前記トランジス
タのベースを前記電圧源に接続する手段（６６、６８、
Ｑ＿２、１６０、１６２、１６６）と、 前記内側コレクタに接続された第２の導線（８４、１６
８）であって、直接電圧源により付勢される第２の導線
と、 前記外側コレクタに接続され、前記第２の導線の電圧が
、前記第１の導線の電圧よりも所定の大きさだけ僅かに
低い大きさを有するときに、信号を供給する手段（９５
、９６、Ｑ＿５、１７０、１７１、１７２）と、 を含むことを特徴とする電気回路。 - （２）特許請求の範囲第１項に記載の電気回路において
、前記所定の大きさが０．５ボルトより小さい電気回路
。 - （３）正と負の端子を有する直接電圧源（３０）と、エ
ミッタ（Ｅ）、該エミッタに隣接位置した内側コレクタ
（Ｃ＿２）および該内側コレクタの外方に位置した外側
コレクタ（Ｃ＿１）とを有する同心コレクタＰＮＰトラ
ンジスタ（１０）と、 コンデンサ（８２）と、 前記コンデンサと、かつ直接電圧源とに直列接続された
半導体スイッチ（Ｑ＿４）とを含み、前記コンデンサは
、前記半導体スイッチがバイアスされて導通になると前
記電圧源から充電され、前記半導体スイッチがバイアス
されて非導電性となると放電するようにされ、 前記同心コレクタＰＮＰトランジスタのエミッタを前記
電圧源の正の端子に接続する手段（５６、５８、６０）
と、 前記コンデンサを前記同心コレクタＰＮＰトランジスタ
の内側コレクタと接続部（ＣＡＰＨ）との間に接続する
手段と、 コンデンサ充電のために前記接続部の電圧が第１の所定
の大きさ（ＶＬＴ）を達成すると、前記同心コレクタＰ
ＮＰトランジスタをバイアスして導通にし、前記半導体
スイッチをバイアスして非導通にする限界手段（１０４
、Ｑ＿２、Ｑ＿３）とをさらに含み、 前記同心コレクタのＰＮＰトランジスタのエミッタ・内
側コレクタ回路は、バイアスされると導通になり前記電
圧源の電圧と前記コンデンサの電圧とを直列接続し、そ
れにより、前記接続部における電圧が前記電圧源の電圧
と前記コンデンサの電圧との和の関数である第２の所定
の大きさ（ＶＬＴとＶＤ）まで急激に増加し、前記同心
コレクタＰＮＰトランジスタは該トランジスタの内側コ
レクタにおける電圧が該トランジスタのエミッタの電圧
より僅かに下廻ると作動して前記同心コレクタＰＮＰト
ランジスタの外側コレクタにおいて信号を発生させ、さ
らに前記信号の発生に応答して前記第１の所定の大きさ
よりは高いが前記第２の所定の大きさよりは低い、前記
接続部における第６の電圧の大きさ（Ｖ＿Ｕ＿Ｔ）に対
応する限界電圧を発生させる応答手段（９６、１１０−
１１８）をさらに含み、 前記限界手段（１０４、Ｑ＿２、Ｑ＿３）は前記限界電
圧と前記接続部の電圧とに応答して、前記コンデンサの
放電の間前記接続部における電圧が前記第３の所定の大
きさまで低下すると前記同心コレクタＰＮＰトランジス
タをバイアスして非導通にし、前記半導体スイッチをバ
イアスして導通にすることを特徴とする発振器・倍電圧
器。 - （４）特許請求の範囲第３項に記載の発振器・倍電圧器
において、前記応答手段が電圧分割器（１１０−１１８
）を含み、前記限界手段が電圧比較器（１０４）を含む
ことを特徴とする発振器・倍電圧器。 - （５）特許請求の範囲第４項に記載の発振器・倍電圧器
において、前記接続部（ＣＡＰＨ）に接続され、分割さ
れた電圧がそこで表示される第２の接続部（７８）を有
する第２の電圧分割器（７６、８０）を含み、前記電圧
比較器（１０４）が前記第２の接続部における電圧に応
答することを特徴とする発振器・倍電圧器。 - （６）特許請求の範囲第４項または第５項に記載の発振
器・倍電圧器において、前記応答手段の電圧分割器（１
１０−１１８）は、前記信号の発生に応答する少なくと
も２つの電圧分割比の間で切換え可能であって前記限界
電圧を発生させることを特徴とする発振器・倍電圧器。 - （７）正と負の端子を有する直接電圧源（１４０）と、
正の端子に接続された入力導線（１４６）と、電気負荷
に接続するようにされた出力導線（１４８）と、 前記入力導線と出力導線との間に接続され、前記出力導
線での電圧に応答して、前記出力導線における電圧を概
ね一定に保つ制御手段（１５０、１５４）と、 エミッタ（Ｅ）、該エミッタに隣接して位置した内側コ
レクタ（Ｃ＿２）と該内側コレクタの外方に位置した外
側コレクタ（Ｃ＿１）とを有する同心コレクタＰＮＰト
ランジスタ（１０）であって、前記エミッタの電圧が前
記内側コレクタの電圧より第１の所定の大きさだけ僅か
に高いときに、前記外側コレクタにおいて出力信号を発
生させるよう作動し、前記エミッタが前記入力導線に接
続され、前記内側コレクタが前記出力導線に接続されて
いる同心コレクタＰＮＰトランジスタと、 前記同心コレクタＰＮＰトランジスタをバイアスして導
通にし、それにより、前記同心コレクタＰＮＰトランジ
スタがバイアスされて導通になり、かつ前記入力導線に
付与される入力電圧が、前記出力導線の電圧よりも前記
第１の所定の大きさだけ高い値まで低下するときに、外
側コレクタにおいて信号を発生するようにした手段（１
６０、１６２）と、 を含むことを特徴とする電圧調整器。 - （８）特許請求の範囲第７項に記載の電圧調整器におい
て、前記制御手段（１５０、１５４）が、前記第１の所
定の大きさよりも大きい第２の所定の大きさだけ前記電
圧源（１４０）の電圧より低い大きさで前記出力導線（
１４８）での電圧を保持することを特徴とする電圧調整
器。 - （９）特許請求の範囲第８項に記載の電圧調整器におい
て、前記入力導線（１４６）と前記出力導線（１４８）
との間に接続されているエミッタとコレクタとを有する
第２のＰＮＰトランジスタ（１４４）を含み、前記制御
手段（１５０、１５４）が前記第２のＰＮＰトランジス
タのベースに接続され、前記出力導線の電圧に応答して
前記第２のＰＮＰトランジスタの導通を制御し、かつ前
記同心コレクタＰＮＰトランジスタのベースにも接続さ
れていることを特徴とする電圧調整器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US875309 | 1986-06-17 | ||
| US06/875,309 US4684877A (en) | 1986-06-17 | 1986-06-17 | Electrical system utilizing a concentric collector PNP transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633322A true JPS633322A (ja) | 1988-01-08 |
Family
ID=25365567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62151039A Pending JPS633322A (ja) | 1986-06-17 | 1987-06-17 | 電気回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4684877A (ja) |
| EP (1) | EP0250086B2 (ja) |
| JP (1) | JPS633322A (ja) |
| CA (1) | CA1279369C (ja) |
| DE (1) | DE3774334D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821096A (en) * | 1985-12-23 | 1989-04-11 | Intel Corporation | Excess energy protection device |
| JPS63247668A (ja) * | 1987-04-02 | 1988-10-14 | Sharp Corp | 電圧レベル判別装置 |
| JPS6482817A (en) * | 1987-09-25 | 1989-03-28 | Aisin Seiki | Signal level converting circuit |
| DE3742188A1 (de) * | 1987-12-12 | 1989-06-22 | Philips Patentverwaltung | Schaltungsanordnung zur stromversorgung |
| FR2661556A1 (fr) * | 1990-04-27 | 1991-10-31 | Philips Composants | Circuit integre presentant un transistor lateral multi-collecteurs. |
| US5563500A (en) * | 1994-05-16 | 1996-10-08 | Thomson Consumer Electronics, Inc. | Voltage regulator having complementary type transistor |
| US5528127A (en) * | 1994-05-17 | 1996-06-18 | National Semiconductor Corporation | Controlling power dissipation within a linear voltage regulator circuit |
| US7274176B2 (en) * | 2004-11-29 | 2007-09-25 | Stmicroelectronics Kk | Regulator circuit having a low quiescent current and leakage current protection |
| US10679981B2 (en) * | 2017-03-30 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection circuit |
| CN112397572A (zh) * | 2020-11-17 | 2021-02-23 | 西安微电子技术研究所 | 一种横向pnp晶体管抗饱和结构及其应用 |
| CN112731548B (zh) * | 2021-01-18 | 2023-08-29 | 厦门汉印电子技术有限公司 | 光电对控制方法、装置、设备以及可读存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331487A (en) * | 1976-09-02 | 1978-03-24 | Dainippon Printing Co Ltd | Method for producing gas permeable packing material |
| US4153909A (en) * | 1973-12-10 | 1979-05-08 | National Semiconductor Corporation | Gated collector lateral transistor structure and circuits using same |
| JPS5531487A (en) * | 1978-06-23 | 1980-03-05 | Roberts Filter Mfg | Backwash device of water disposal plant and its method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2106821A1 (de) * | 1970-02-13 | 1971-08-26 | Atomic Energy Authority Uk | Halbleitervorrichtung |
| DE2344244C3 (de) * | 1973-09-01 | 1982-11-25 | Robert Bosch Gmbh, 7000 Stuttgart | Laterale Transistorstruktur |
| JPS5216943A (en) * | 1975-07-30 | 1977-02-08 | Hitachi Ltd | Analog operation circuit |
| US4084174A (en) * | 1976-02-12 | 1978-04-11 | Fairchild Camera And Instrument Corporation | Graduated multiple collector structure for inverted vertical bipolar transistors |
| US4319181A (en) * | 1980-12-24 | 1982-03-09 | Motorola, Inc. | Solid state current sensing circuit |
| JPH0654777B2 (ja) * | 1985-02-12 | 1994-07-20 | キヤノン株式会社 | ラテラルトランジスタを有する回路 |
| US4613809A (en) * | 1985-07-02 | 1986-09-23 | National Semiconductor Corporation | Quiescent current reduction in low dropout voltage regulators |
-
1986
- 1986-06-17 US US06/875,309 patent/US4684877A/en not_active Expired - Fee Related
-
1987
- 1987-04-16 CA CA000534902A patent/CA1279369C/en not_active Expired - Fee Related
- 1987-05-14 DE DE8787304272T patent/DE3774334D1/de not_active Expired - Fee Related
- 1987-05-14 EP EP87304272A patent/EP0250086B2/en not_active Expired - Lifetime
- 1987-06-17 JP JP62151039A patent/JPS633322A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4153909A (en) * | 1973-12-10 | 1979-05-08 | National Semiconductor Corporation | Gated collector lateral transistor structure and circuits using same |
| JPS5331487A (en) * | 1976-09-02 | 1978-03-24 | Dainippon Printing Co Ltd | Method for producing gas permeable packing material |
| JPS5531487A (en) * | 1978-06-23 | 1980-03-05 | Roberts Filter Mfg | Backwash device of water disposal plant and its method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0250086B1 (en) | 1991-11-06 |
| EP0250086A2 (en) | 1987-12-23 |
| US4684877A (en) | 1987-08-04 |
| EP0250086B2 (en) | 1996-09-11 |
| DE3774334D1 (de) | 1991-12-12 |
| CA1279369C (en) | 1991-01-22 |
| EP0250086A3 (en) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381971B1 (ko) | 자여식dc-dc컨버터 | |
| US4229667A (en) | Voltage boosting substrate bias generator | |
| US5282126A (en) | Start circuit for a switched mode power supply | |
| US4928220A (en) | Switching mode DC-to-DC power supply with improved current sensing | |
| US4922402A (en) | CMOS voltage multiplier | |
| EP0320307A2 (en) | DC Supply having low and high constant voltages for powering an inverter controller | |
| US6462517B2 (en) | Voltage regulator of vehicle AC generator | |
| EP0691729A2 (en) | Charge pump circuit with feedback control | |
| JPH0624432B2 (ja) | 電界効果トランジスタを利用する電気装置 | |
| JPS633322A (ja) | 電気回路 | |
| US4801860A (en) | Voltage stabilizer with a minimal voltage drop designed to withstand high voltage transients | |
| US5341085A (en) | Power supply circuit with standby arrangement | |
| JP3570595B2 (ja) | 誘導性負荷駆動装置 | |
| US5034676A (en) | Direct current power supply circuit having automatic linear and switching modes | |
| US4256979A (en) | Alternating polarity power supply control apparatus | |
| US20020109417A1 (en) | Driver circuit for soft turning on a power element connected to an inductive load | |
| US4458195A (en) | Electronic regulator for alternator battery charging system | |
| US5481221A (en) | Charge pump circuit for low supply voltage applications | |
| US5327070A (en) | Power supply circuit for driving a light emitting element | |
| US3136940A (en) | Transistor voltage regulator for a generator with means for preventing discharge of battery through field winding or output winding | |
| JPS6134715B2 (ja) | ||
| US3546563A (en) | Alternator voltage regulation utilizing a constant current source | |
| JPS6353566B2 (ja) | ||
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JP2589329B2 (ja) | 不揮発性半導体記憶装置 |