JPS6331811B2 - - Google Patents

Info

Publication number
JPS6331811B2
JPS6331811B2 JP57232240A JP23224082A JPS6331811B2 JP S6331811 B2 JPS6331811 B2 JP S6331811B2 JP 57232240 A JP57232240 A JP 57232240A JP 23224082 A JP23224082 A JP 23224082A JP S6331811 B2 JPS6331811 B2 JP S6331811B2
Authority
JP
Japan
Prior art keywords
data
test
input
source format
correct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57232240A
Other languages
Japanese (ja)
Other versions
JPS59125455A (en
Inventor
Tatsumi Hayashi
Mikio Tsuchimochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57232240A priority Critical patent/JPS59125455A/en
Publication of JPS59125455A publication Critical patent/JPS59125455A/en
Publication of JPS6331811B2 publication Critical patent/JPS6331811B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明はベクトル計算機のように大量のテスト
データを要するとき、入手によるコーデイングを
必要とせずデータ収集システムにおけるオペレー
テイングシステムを用い自動的にテストデータを
作成する方法に関する。
[Detailed Description of the Invention] (1) Technical Field of the Invention When a large amount of test data is required, such as in a vector computer, the present invention automatically uses an operating system in a data collection system without requiring coding by acquisition. Concerning how to create test data.

(2) 従来技術と問題点 電子計算機のようなハードウエアの動作試験に
使用するテストプログラムは管理部とテストデー
タ部とから構成され、テストデータ部は更にテス
ト入力データと正解値(テスト入力データを入力
させたときハードウエアが正しく応答したとき得
られるもの)とから成つている。
(2) Prior art and problems A test program used for testing the operation of hardware such as a computer consists of a management section and a test data section, and the test data section further contains test input data and correct values (test input data (obtained when the hardware responds correctly when input).

従来のテストデータの作成方法は第1図に示す
ように、各オペランドのテスト入力テストデータ
が先ず乱数発生ルーチンで作成され、それをカー
ドに出力する。次にそのカードを入力としテスト
データを作成し、正常な被試験装置上でテスト入
力データを走行しその出力結果を得る。出力結果
を人手によつて確認したのちその値をコーデイン
グしてカードを作り、そのカードの値を正解値と
してテストプログラムの正解値領域に入れてい
た。その後テストプログラムに組込んでいた。オ
ペランドデータ作成のとき、ベクトルデータ処理
装置のように一度に多量のデータを処理する場
合、汎用計算機のように1回のデータ処理量が、
最大64バイト程度と異なり、4Kバイト〜8Kバイ
トのように数十倍多くなる。したがつてテストデ
ータのカードが数千枚にも達するようになる。更
に正解値も大量のカードとなるから、人手による
検証は長時間を要しミスの起ることは避けられな
かつた。更に被試験装置が正常動作していること
を保証しない限り正解値を得ることができない欠
点があつた。
In the conventional test data creation method, as shown in FIG. 1, test input test data for each operand is first created by a random number generation routine, and then output to a card. Next, use the card as input to create test data, run the test input data on a normal device under test, and obtain the output results. After checking the output results manually, the values were coded to create a card, and the values on the card were entered into the correct value area of the test program as the correct values. It was then incorporated into the test program. When creating operand data, when processing a large amount of data at once like a vector data processing device, the amount of data processed at one time like a general-purpose computer is
Unlike the maximum of 64 bytes, it is several dozen times larger, such as 4K bytes to 8K bytes. Therefore, the number of test data cards reaches several thousand. Furthermore, since there are a large number of cards with correct answer values, manual verification takes a long time and errors are inevitable. Furthermore, there is a drawback that correct values cannot be obtained unless it is guaranteed that the device under test is operating normally.

(3) 発明の目的 本発明の目的は前述の欠点を改善し、人手によ
るコーデイングミスを避け、テストプログラム作
成時間の短縮をはかり、各オペランドのテスト入
力データ及び正解値を自動的に作成する方法を提
供することである。
(3) Purpose of the Invention The purpose of the present invention is to improve the above-mentioned drawbacks, avoid manual coding mistakes, shorten test program creation time, and automatically create test input data and correct answer values for each operand. The purpose is to provide a method.

(4) 発明の構成 前述の目的を達成するための本発明の構成は、
ソース形式の入力データ及びソース形式の正解値
とを用いて計算機を動作させて計算機のテストを
行うように構成されたテストプログラムの作成方
法において、乱数により発生させたデータとテス
ト用の他のデータとを記憶装置領域において各オ
ペランドのテスト入力データとして作成し、この
データをデータ収集システムで動作できるシミユ
レーシヨンルーチンにて疑似的に実行することに
より求めた正解値と前記入力テストデータとをソ
ース形式に変換し、上記テストプログラムに組込
むようにしたことである。
(4) Structure of the invention The structure of the present invention to achieve the above object is as follows:
In a method for creating a test program configured to test a computer by operating a computer using input data in source format and correct answer values in source format, data generated by random numbers and other data for testing is created as test input data for each operand in the storage area, and the correct answer value obtained by pseudo-executing this data with a simulation routine that can be operated on the data collection system and the input test data are This was converted into source format and incorporated into the above test program.

(5) 発明の実施例 以下第2図に示す本発明の一実施例について説
明する。テストデータとして乱数により発生させ
たデータとテスト用の他のデータ(例えば全
“0”,全“1”,A―A,5―5)とを記憶装置
領域において各オペランドのテスト入力データと
して作成する。乱数の一部により他のデータを使
うか否かを割振るような使い方をすることができ
る第3図はテストデータの作成フローチヤートを
示している。
(5) Embodiment of the invention An embodiment of the invention shown in FIG. 2 will be described below. Data generated by random numbers as test data and other data for testing (for example, all "0", all "1", A-A, 5-5) are created as test input data for each operand in the storage area. do. FIG. 3 shows a flowchart for creating test data, which can be used to allocate whether or not to use other data depending on a part of the random number.

テスト命令実行において、テスト対象となるベ
クトル命令および命令列を、データ収集システム
によるソフトシミユレーシヨンを行ないデータ収
集システム上にて擬似的に実行を行なう。ソフト
シミユレーシヨンの方法をベクトルデータ処理命
令の1つベクトル加算命令Ai=Bi+Ciを例にし
て説明する。テストプログラムを実行中にベクト
ル加算命令を検出するとプログラム割込みを発生
させるようにベクトル加算命令を作成する。割込
みによつてソフトシミユレーシヨンを起動させて
以下の処理を行なう。
In executing a test instruction, a vector instruction and an instruction sequence to be tested are executed in a pseudo manner on the data collection system by performing a software simulation using the data collection system. The soft simulation method will be explained using a vector addition instruction Ai=Bi+Ci, which is one of the vector data processing instructions, as an example. A vector addition instruction is created so that when a vector addition instruction is detected during execution of a test program, a program interrupt is generated. The software simulation is activated by an interrupt and the following processing is performed.

割込んだ命令コードを解析し、ベクトル命令
ならば次の処理へ、そうでないときはプログラ
ムを異常終了させる。
The interrupt instruction code is analyzed, and if it is a vector instruction, proceed to the next process, otherwise the program is abnormally terminated.

オペランドAi,Bi,Ciのオペランドアドレ
スの計算を行ない、テストデータアドレスを求
める。
Calculate the operand addresses of operands Ai, Bi, and Ci to obtain the test data address.

カウンタに“0”を設定する。 Set “0” to the counter.

A=B+Cを実行する。 Execute A=B+C.

カウンンタを+1する。 Add 1 to the counter.

とを繰返し、カウンタの値がiと等しく
なるまで実行する。
This is repeated until the counter value becomes equal to i.

割込んだベクトル加算命令の次のアドレスに
戻る。
Return to the next address of the vector addition instruction that interrupted.

第2図における擬似実行結果の格納において
は、上記テスト命令実行において、擬似的に実行
を行なつたテスト命令およびテスト命令の実行結
果を、主記憶装置の正解値領域に順次記憶し、正
解値を作成する。
In storing the pseudo-execution results in FIG. 2, in the test instruction execution described above, the test instructions that were executed in a pseudo manner and the execution results of the test instructions are sequentially stored in the correct value area of the main storage device, and the correct answer value is Create.

ソース変換プログラムにおいては、オペランド
データの作成で主記憶装置上に作成されたテスト
入力データ領域及び擬似実行結果の格納におい
て、主記憶装置上に作成された正解値領域を入力
とし、各テスト入力データ及び正解値データを、
ソース変換プログラムを用いて主記憶装置上のデ
ータを順次オペレーテイングシステム下で理解で
きるソース形式に変換し、フアイル上に出力し、
各データを作成する。
In the source conversion program, the test input data area created on the main memory when creating operand data and the correct value area created on the main memory when storing the pseudo execution results are input, and each test input data and correct value data,
Using a source conversion program, the data on the main memory is sequentially converted into a source format that can be understood by the operating system, and output to a file.
Create each data.

以上作成されたフアイル上の各データ(テスト
入力データ、正解値)を、テストプログラム内の
テスト入力データ及び正解値の各領域に組込み、
テストプログラムを得る。
Incorporate each data (test input data, correct value) on the file created above into each area of test input data and correct value in the test program,
Get the test program.

(6) 発明の効果 このようにして本発明によるとベクトル演算処
理用の装置の場合のように、多量の入力テストデ
ータを必要とするときであつても、従来のように
カードを作成する必要がなく記憶装置上において
処理され、また人手による検証がないためミスす
ることなく、短時間で所望のテストデータを得る
ことができる。
(6) Effects of the Invention In this way, according to the present invention, even when a large amount of input test data is required, as in the case of a vector arithmetic processing device, there is no need to create cards as in the past. The test data is processed on the storage device without any manual verification, and the desired test data can be obtained in a short time without any mistakes.

しかも正常に動作することを保証されている被
試験装置を必要としないためハードウエアとして
も準備する事項の厳密さが少なくてすむ等の効果
を有する。
Moreover, since it does not require a device under test that is guaranteed to operate normally, it has the advantage that the requirements for preparing hardware can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のテストデータ作成方法を説明す
る図、第2図は本発明の一実施例を示す図、第3
図は第2図中のテストデータを作成することにつ
いてその処理を示すフローチヤートである。
FIG. 1 is a diagram explaining a conventional test data creation method, FIG. 2 is a diagram showing an embodiment of the present invention, and FIG.
The figure is a flowchart showing the process for creating the test data in FIG.

Claims (1)

【特許請求の範囲】[Claims] 1 ソース形式の入力データ及びソース形式の正
解値とを用いて計算機を動作させて計算機のテス
トを行うように構成されたテストプログラムの作
成方法において、乱数により発生させたデータと
テスト用の他のデータとを記憶装置領域において
各オペランドのテスト入力データとして作成し、
このデータをデータ収集システムで動作できるシ
ミユレーシヨンルーチンにて疑似的に実行するこ
とにより求めた正解値と前記入力テストデータと
をソース形式に変換し、上記テストプログラムに
組込むようにしたことを特徴とするテストプログ
ラム作成方法。
1. In a method for creating a test program configured to test a computer by operating a computer using input data in source format and correct values in source format, data generated by random numbers and other data for testing are used. data as test input data for each operand in the storage area,
The correct value obtained by pseudo-executing this data using a simulation routine that can be run on the data collection system and the input test data are converted into source format and incorporated into the test program. Characteristic test program creation method.
JP57232240A 1982-12-30 1982-12-30 Generating method of test data Granted JPS59125455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57232240A JPS59125455A (en) 1982-12-30 1982-12-30 Generating method of test data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57232240A JPS59125455A (en) 1982-12-30 1982-12-30 Generating method of test data

Publications (2)

Publication Number Publication Date
JPS59125455A JPS59125455A (en) 1984-07-19
JPS6331811B2 true JPS6331811B2 (en) 1988-06-27

Family

ID=16936162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57232240A Granted JPS59125455A (en) 1982-12-30 1982-12-30 Generating method of test data

Country Status (1)

Country Link
JP (1) JPS59125455A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626339A (en) * 1985-07-03 1987-01-13 Matsushita Electric Ind Co Ltd Test pattern generator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108054A (en) * 1979-02-10 1980-08-19 Nec Corp Test system for synchronizing type digital circuit
JPS57113156A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Generating method for diagnostic expected value

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108054A (en) * 1979-02-10 1980-08-19 Nec Corp Test system for synchronizing type digital circuit
JPS57113156A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Generating method for diagnostic expected value

Also Published As

Publication number Publication date
JPS59125455A (en) 1984-07-19

Similar Documents

Publication Publication Date Title
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
US8261251B2 (en) Modification of array access checking in AIX
US5799142A (en) Debugging method and debugging system for multi-task programs
JP2817786B2 (en) Simulation apparatus and simulation method
JPS6331811B2 (en)
US8108828B2 (en) System for generating optimized computer data field conversion routines
CN114564396A (en) Random instruction test program generation method based on data path constraint solving
JPS61213935A (en) Step execution system for high-level language program
JP2944321B2 (en) Logical evaluation system
JP3120434B2 (en) Program operation analysis method
Majzik Software monitoring and debugging using compressed signature sequences
CN117149209A (en) Code increment compiling method and device, computer equipment and storage medium
CN117743145A (en) Test script generation method and device based on coding template and processing equipment
JPH08137714A (en) Debugging method and debugging system for multitask program
JPH04217034A (en) Display system for program trace
Heath et al. Development of a test environment for pre-and post-synthesis verification of correct VHDL description of core processor systems
JPH04358232A (en) Function testing method for information processor
JPH05108407A (en) System for debugging computer program
Højberg HAPS, a Handy Analog Programming System
JPH02165347A (en) Diagnosis expecting value forming system
JPS58149571A (en) Processing system of vector operation in information processing device
JPS62242235A (en) Checking system for function adaptability
JPS61229136A (en) Information processor
JPH04247534A (en) Testing system for information processor
JPH064348A (en) Program debugging system