JPS63310021A

JPS63310021A - 丸め処理回路

Info

Publication number: JPS63310021A
Application number: JP62145564A
Authority: JP
Inventors: Akira Miyoshi; 明三好; Takashi Taniguchi; 隆志谷口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-06-11
Filing date: 1987-06-11
Publication date: 1988-12-19
Anticipated expiration: 2011-09-25
Also published as: JP2537876B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、二つの浮動小数点数の演算後の数の丸め処理
回路に関するものである。

従来の技術まず、小数点以下任意桁の仮数部をもつ２つの二進浮動
小数点数の演算結果を、小数点数取下位ｎ桁の仮数部を
もつ二進浮動小数点数に丸め処理する場合、二進浮動小
数点数仮数部において、何故、二通りの丸め処理が必要
かを述べる。

今、２つの浮動小数点数Ｘ、Ｙを以下のように表わす。

ｘ　：　Ｘ、・２ｘ８ｙ＝ｒ　　・２Ｙｅ　　　　　　　　　　　　（１）但
し　Ｘｍ＝　１　、ｘ１ｘ２　ｘ５・・・・・・・・・
ｘｎＹ、　＝　１．、Ｙ、　ｙ２！／、・・・・・・・
・・ｙｎｘ＞６（ｏ、１）　　ｙｉθ（ｏ、１）　　（
１≦１≦ｎ）ここでは、全ての演算は、加算及び減算の
組合せにより達成されるため、加算及び減算の丸め処理
について述べる。丸め処理する前の加算結果を２１Ｌ、
減算結果をｚｓとし、以下のようにする。

Ｚ、Ｌ＝Ｘ＋Ｙ＝Ｚａｍ＠　２” Ｚ　　＝ｘ−Ｙ＝＝Ｚ　　−２”’　　−（２）Ｓ　　
　　　　　　　　　　　　Ｓｍ但し　ｚ＆、ｌＩ、ｚ８は仮数部ｚ！Ｌ０．ｚ８゜は指数部さらに条件として、Ｘ、Ｙは正の数とする。理由は、正
と負の数を用いた様々な加減算は、必ず、（正の数）＋
（正の数）、（正の数）−（正の数）の形に変換できる
からである。

まず、加算後の丸め処理について考える。加算結果の仮
数部ｚａｍ　　が最大になる時は、Ｘ、　、　Ｙ。

が同じ値をもち、かつ、Ｘ、＝１．１１１・・・・・・
１゜Ｙ、ｎ＝１．１１１・・・・・・１の時で、Ｚ、ｍ
、ｘ：１１．１１・・・・・・１０となる。

１．１１１・・・・・・・・・１＝ｘｍｎ個　　　　　
　　□（３）次に、Ｘ、＼Ｙ０の時、加算はＸ、　、　Ｙ、のうち大
きい値をもった方に指数部を合わせて加算が行われる。

今、Ｘ、　＞　Ｙ、とする。この時、仮数部の加算にお
いては、Ｙ！ｌｌの小数点位置を！、　−Ｙ。

桁分上位にシフトする。すなわち、下記に示すように加
算が行われる。

１、ｘ、　ＪＣ２ｘ５・・・・・・・・・・・・Ｉｎ＝
ｘ！ａ！、−Ｙ、個　　　　　　　（４）すなわち、Ｚａｍ　　が最小になる場合においても、必
ず、Ｚ＆、＞１となる。

１くＺ＆ｍ≦１１．１１１１・・・・・・１０□（５）とな°る。２４ｍ　　を小数点以下位、１桁の二進浮動
小数点数仮数部へ丸め処理する場合、１が最も上位に示
されている桁より下位に向い、ｎ−）−１桁以下位の数
を用い丸め処理を実行する。すなわち、前記加算後の結
果を丸め処理するには、２．１＝′１′の時、ＺＩＬｎ
　　以下位を用いた丸め処理Ｒｎとｚ、１＝　’ｏ’か
つｚａＯ＝′１′の時−Ｚａｎ＋＋以下位を用いた丸め
処理Ｒｎ＋１の二通りの丸め処理が必要となることがわ
かる。

次に、減算の場合について述べる。減算後の数として負
になる場合が存在する。この時、必ず、二進浮動小数点
数仮数部において、小数点より上位二桁目に′１′がた
つ。この後、符号ビットを′１′にセットし、２の補数
をとり、丸め処理を行う。すなわち、減算後の数に関し
ては、減算後の数が常に正になる場合だけを考えれば良
い。

まず、指数部が同じ値（Ｘ、＝Ｙ、）時の減算について
考える。この時、仮数部に関して、下記のようになる。

１、ｘ、　ｘ２　Ｚ３　ｘ４・・・・・・・・・ｘｎ＝
ｘ工ＺＳＩ　Ｚｓ２　ｚｓｓ　ｚｓａ　　　　Ｚｓｍ但
し　米ｅ　（ｏ　、　１）　　　　−（ｅ）Ｚｓ、！ｌ
　　において、最も上位に′１′が存在する桁は・　Ｚ
Ｓ１〜Ｚｓｎまで不定であるが、正規化する場合、最も
上位に′１′が存在する桁よｔ）　ｎ＋１桁下位までと
らなくてはいけない。すなわち、必ずＺｓｎ　　より下
位桁を使い、丸め処理を行うことになる。しかし、この
場合、ｚｓｎ　’より下位は′ｏ′であるため、丸めに
よる桁上りは生じない。

すなわち、Ｚｓｎ　　より下位は全て′ｏ′として、前
記′１′が存在する桁より下位に向いｎ＋１桁下位まで
採用し、正規化すれば良い。

次に、指数部が１だけ異なる（　Ｘ、　−Ｙ、　＝：１
　）時、について考える。この時、仮数部に関し、下記
のようになる。

１、ｘ、ｌ２ｘｓ　””・・ｘｎ　　　　＝　ｘｍＺｓ
ｏ−２ｓ１ＺｓｚＺｓ３”””Ｚｓｎｚｓｎ＋１＝Ｚｓ
ｍ　　（７）この時、ｚｓｍ　　が最大となる場合は、
下記のようになる。

１．１１１・・・・・・・・・・・・１＝ｘｍ１、ｏｌ
ｌ・−・・−・・−・−１ｏ　　　　＝Ｚ、、ｎ−（ｓ
）また最小になる場合は、下記のようになる。

１．０００・・・・・・・・・・・・Ｏ＝Ｘ。

ｏ、ｏ　ｏ　ｏ　−−−−・−・・−・・ｏ　１＝　Ｚ
ｓｍ−（９）すなわち、指数部が１だけ異なる場合、Ｚ
ｓｍ　　においてＺ８ｏ＝′１′の場合のみＺＳｒｌ＋
　１　を用いた丸め処理Ｒｎ＋、が必要となる。最も上
位が′１＃となる桁が小数点以下である場合は、前記指
数部が同じ場合と同様である。

次に、指数部の値が２違う（Ｘ、　−Ｙ、　＝＝２　）
の時について考える。この時、仮数部に関し下記のよう
になる。

１　、Ｚｌ　ｘ２　ｘ５−・・・・・ｘｎ＝　ｘ＠ｚｓ
ｏ　−ｚａｍ　＋　Ｚｓ２　ｚａｍＳ”’　”’　ｚｓ
ｎ　ｚｓｎ＋１ｚｇｎ＋ｚ＝　ＺＳｌｌｌこの時、Ｚｓ
Ｉｌｌ　　が最大となる場合は、下記のようになる。

１．１１１・・・・・・・・・・・・１＝ｘｍ−）０．
０１０・・・・・・・・・・・・ｏｏｏ＝Ｙ１１１＠２
−２１．１０１・・・・・・・・・・・・１００　　　
　＝ｚ８ｏ工ａｘまた、最小となる場合は、１．０００・・・・・・・・・・・・０＝ｘ１ａ０．１
００・・・・・・・・・・・・ｏｏ１＝Ｚｓｍ、工ｎす
なわち、指数部が二桁異なる場合、小数点板下位ｎ桁の
数に丸め処理する時、Ｚ、。＝’１’の場合、Ｚｓｌ’
ｌ＋Ｉ　　以下位の数を用いた丸め処理Ｒｎ＋。

と、Ｚｓｏ＝′Ｑ′かつ、Ｚｓ、＝′１′の場合、ＺＳ
ｎ＋２　　以下位の数を用いた丸め処理、Ｒｎ＋２の２
通りが必要となる。

次に、指数部が３以上異なる（Ｘ、　−Ｙ、≧３）時に
ついて考える。この時、前記、指数部が２異なる場合を
参照して考えると、引き数の値が一桁小さい値をとるた
め、ｚｓ、、ｌ　　のとり得る値は次のようになる。

ｚａｍ　ｍ！ＬＸ　’）　Ｚｓｍ　＞　Ｚｓｍ　ｗｉｎ
ＺｓｍＴｎｌＬ！＝１．１ｏ１・・・・・・・・・１ｏ
Ｏ（但し　Ｚｓｍｍｉｎ　＜　１　）　　　　−（１３
）つまり、指数部が３以上異なる場合、小数点板下位ｎ
桁の数に丸め処理する時、ｚｓｏ＝＃１′の場合には、
ＺＨｎ＋＋　以下位の数を用いた丸め処理’ｎ４−１そ
して７，５ｏ＝＝　ＪＴ　ｏ　？かつＺ、、　＝　＃　
１＃の場合にはＺ８ｎ＋２以下位の数を用いた丸め処理
Ｒｎ＋　２の２通りの丸め処理が必要となる。

以上のように減算においても・Ｒｎ＋　１　　・Ｒｎ＋
２という２通りの丸め処理が必要となる。

なお、これは基数が２の時のみについて書いたが任意の
基数の浮動小数点数や、符号付ディジイツト数を使った
浮動小数点数についても有効である。

次に、小数点板下位ｎ桁の仮数部をもつ２つの浮動小数
点数の加算結果を、小数点数取下位ｎ桁の仮数部をもつ
浮動小数点数に丸め処理する従来の回路について述べる
。

まず、加算結果の仮数部ＺＩＬｍ　のデータ形式を示し
ておく。

ｚａｍ　　を小数点以下１桁の数に丸め処理をする場合
には、前記した通り、２通りの丸め処理が必要となる。

すなわち、ｚａｎ　　以下位の数を用いた第１の丸め処
理と、ＺＩＬｎ−１−１以下位を用いた第２の丸め処理
が存在する。この時、第１の丸め処理時に生じるｚａｎ
　　からの桁上りをＣａｎ％第２の丸め処理時に生じる
Ｚ＆ｎ＋、からの桁上りをＣＬｔｍ＋　１とする。

第２図は、加算結果仮数部ｚａｍ　を小数点板下位ｎ桁
の数に丸め処理する従来の回路構成である。

この回路において、加算結果仮数部２エ　は、第１の丸
め処理回路２０４と、第２の丸め処理回路２０８に入る
。第１の丸め処理回路２０４において、Ｚａｎ　　以下
位のデータは、丸め回路２０２に入り、丸めにより生じ
るＺＩＬｎ　　よりの桁上り、Ｃ＆□を生成する。桁上
げ伝搬回路２０４の出力と丸め回路２０２の出力が丸め
処理結果生成回路２０３に入り、第１の丸め処理が行わ
れる。

第２の丸め処理回路２０８は、第１の丸め処理回路２０
４と回路構成は同様であるが、桁上げ伝搬回路２０５へ
の入力データは、ｚａｏ　””　Ｚａｎと　　゛なり、
Ｚａｎ　を起点とする桁上げ伝搬回路で構成される。ま
た、丸め回路２０６は、Ｚａｎ＋１　　以下位のデータ
が入り、Ｚ！Ｌｎ＋１　　よりの桁上りＣ＆ｎ＋。

を生成する回路である。

以上のように構成された加算結果丸め処理回路に於いて
は、それぞれ出発点の異なる桁上げ伝搬回路２０１及び
２０６が必要となり、回路が冗長になりトランジスタ数
も多く必要としていた。また、減算結果の丸め処理回路
についても同様に、二つの起点の異なる桁上げ伝搬回路
を必要としていた。

発明が解決しようとする問題点このような従来の浮動小数点数仮数部への丸め処理回路
に於いては、出発点の異なる二つの桁上げ伝搬回路を使
用する為、回路が冗長になり、トランジスタ数もかなり
多く必要となる３、本発明は、かかる点を鑑みてなされ
たもので、桁上げ伝搬回路を一つしか持たない、コンパ
クトで高速な、浮動小数点数仮数部への丸め処理回路を
提供することを目的としている。

問題点を解決するための手段本発明は、二つの浮動小数点数の演算後の数を丸め処理
する回路に係り、前記演算後の数の仮数部を小数点以下
任意の桁数に丸め処理する時に生じる一桁起点の異なる
２つの丸めによる桁上りの起点を同一にすることで桁上
り伝搬回路を一つしか含まないことを特徴とする丸め処
理回路である。

作用本発明は、上記した構成により、小数点数取下位ｎ桁の
浮動小数点数仮数部の演算後の数を丸め処理する回路に
おいて、それぞれ丸め処理時に必要となる出発点の異な
る二種類の桁上げの内、上位桁よりの桁上げと、同等の
効果をもたらす該桁上げより一桁下位からの桁上げをつ
くり、前記二種類の桁上げの内の下位桁よりの桁上げと
、出発点を同一にすることで、桁上げ伝搬回路を１つし
か使用せず、従来回路に比べ桁上げ伝搬回路が１つ分束
なくてさらに高速に処理する上記丸め処理回路を実現す
ることができる。

実施例第１図は、本発明を利用した二つの８ピット二進浮動小
数点数仮数部の乗算後の数を８ビ・ントの二進浮動小数
点数仮数部へ丸め処理する回路の一実施例である。

まず、該回路に用いられている入力データＺ３０１のデ
ータ形式を示す。

Ｚ　＝　（ｚ−、ｚｏ、ｚ、ｚ２ｚ、ｚ４ｚ５ｚ６ｚ、
ｚ８ｓｔ９）２但し　２．ε（ｏ、１）−１≦ｉ≦８Ｓｔ、ｃ（ｏ、１）なお、Ｓｔｙ　　は、２９以下位の値を用いて作られた
スティッキーピットである。

次に、丸め回路１０４について説明する。丸め回路１０
４の真理値図が第３図に示されている。

第３図に於いて、丸めはバイナリ−浮動小数点演算の標
準フォーマットアイ、イー、イー、イー（ｘｇｇｘ）ｐ
了６４（以下ＩＫＩＣＩＥＰ７５４と略）のラウンド・
トウ・ニアレスト（最近値丸め）を行う場合について考
える。第３図で、Ｃ６３０２はＺ８．　Ｓｔ、を用いた
丸めより導出される。また、Ｃ７ばｚ７．ｚ８．Ｓｔ９
　　を使用し、導出される。

Ｃ８，Ｃ７の求め方については従来通りである。

ＣＣ８３０３は、ｚ７　ｚｌｌ　Ｓｔ９　を用いて丸め
を行う時生じるｚ７からの桁上りＣ７を生成させるよう
なｚ８からの桁上りである。以下にＣＣ８の求め方を示
す。以下ム””　（２６Ｚ７　Ｚａ　Ｓｔｑ　）　　と
する。

例えば、ム＝（０１０１）の時、ＩＥＥＫＰ７５４の最
近値丸めによりＣ７＝１である。この時、Ｃ７＝１とさ
せる為に必要なｚ８からの桁上りＣＣ８は、ＣＣ３＝１
でなく七ばいけない。またム＝（１０１１）の時はＣ，
＝○となるが、この時ＣＣ８は、ｚ、二〇となっている
為、ＣＣ８が０でも１でもＣ７＝０となり、ＣＣ８は＃
Ｑ′と′１′どちらでも良いということになる。

以上のようにして、ムのあり得る全ての場合に対しＣＣ
８が第３図のように求まる。

第３図より、Ｃ８，ＣＣ８はそれぞれｚ６ｚ７ｚ８Ｓｔ
、を用いて下記のような論理式で表わされる。

ＣＣ３＝　ｚ８（ｚ、　＋　Ｓｔ、）　　−（１ｅ）Ｃ
，３＝　Ｚ６　＋　ＺＢ　＋　５ｔ９（１７）上記（１
６）　、　（１７）　　式より、第１図丸め回路１０４
が求まる。この丸め回路が、本発明の最も注目すべき点
で、丸めによる異なる２つの桁上げの出発点を同一にす
ることで、桁上げ伝搬回路を一つのみしか使用しなくて
すむ。

次に、桁上げ伝搬回路３０６、及び丸の処理結果生成回
路３０６を説明する。該二つの回路は、皆上げ伝搬先見
回路を利用し構成されている。

一般に、二進数に関し入力データｘｉ（ｉは整数）が存
在し、そこへ下位からの桁上げＣｉ＋　、がある時、生
成される桁上りＣｉと生成される最終相３１は論理式％式％（１８）と表わせる。但し、Ｐは０を含む整数である。

すなわち、（２ｏ）式に於いて全てのＰに対し”ｉ−ｐ
　＠”１−（ｐ−＋　）・・・・・・・・・１１ｘｉの
部分をあらかじめ論理で組んでおき、そのあと、Ｃｉ＋
＋との論理積をとれば、Ｃ１−ｐが求まることがわかる
。

桁上げ伝搬回路３０５は、上記Ｉ工を２工に置き換えさ
らに、ｉ＝７．ｏ≦Ｐ≦７とした時、各Ｐに対しｌｌ−
ｐ　＠”１−（ｐ−、）・・・・・・・・・−ｘエ　を
出力する回路である。

また、最終相Ｓ　ｉ−ｐは、（２０）　　、　（２１）
式より容易に求まる。すなわち、以下のようになる。

５ｉ−ｐ　＝ｒｉ−ｐ■（Ｊｉ−（ｐ−、）ｅｚエニー
ｐ−２，、、、・、・・・・・・Ｉ工・Ｃｉ＋＋）　　
　　（２２）丸め処理結果生成回路１０６は、桁上げ伝
搬回路１０６の出力を利用し、５ｉ−ｐを出力する回路
である。ここでは、（１６）式で示されるＣ工や、に相
当する数が２つ存在する。つ゛まり、Ｃ８とＣＣ８が存
在するので、最終相Ｓ　ｉ−ｐを生成する回路が、１つ
の桁に対し、並列に入っている。

前記したように、Ｃ８はｚ８．Ｓｔ９を用い丸めを行っ
た時生じる桁上りである為、Ｃ８を用いた場合の最終相
Ｓ　ｉ−ｐの有効範囲は、８０〜Ｓ７である。

また、ＣＣ８は”ｙ　”ａ　Ｓｔ、を用い丸めを行う時
生じる桁上りであるから、これを用いた最終相Ｓ　ｉ−
ｐの有効範囲は、Ｓ−、ＮＳ６である。

以上、前記Ｓ。−８７と前記ｓ−，〜Ｓ６の２つが、丸
め処理結果生成回路１０６より、並列に出力される。

丸め処理回路１０６より出力される２つの最終相のうち
、どちらを丸め処理の結果として採用するか選択するの
が選択回路１０７である。該選択回路は、ＣＯＢを用い
生成される最終相Ｓ、〜Ｓ６の最上位値ｓ−，が′１′
であれば、ｓ−、ＮＳ６を、′ｏ′であればＳ。ＮＳ７
を選択するような回路になっている。

以上、第１図に示される丸め処理回路実施例では、二通
りの丸め結果Ｃ，，Ｃ８の桁上りの位置を同一にする。

すなわち、Ｃ７のかわりにＣＣ８を使用することで桁上
り伝搬回路１０５を１つのみしか使用せず、回路がコン
パクトになり、トランジスタ数の大幅な削減につながる
。

なお、本実施例では、乗算の例しか書いてないが、他の
演算に対してもこの回路構成である。さらに本実施例で
は二進数のみしか取り扱っていないが、任意の基数の場
合の数、あるいは符号付ディジット数などについても、
同様に丸めによる桁上げの位置を同一にすることで、桁
上げ伝搬回路を１つのみしか使用せずにすみ、丸め処理
回路のトランジスタ数の削減、回路のコンパクト化につ
ながる。

発明の効果本発明によれば、２つの浮動小数点数仮数部の演算後の
数を、任意の桁数の浮動小数点数仮数部へ丸め処理する
時必要な２つの桁上げを、同一の出発点からの桁上げに
揃えることにより、桁上げ伝搬回路を１つしか使用しな
くて良いため、丸め処理回路のトランジスタ数を削減で
き、回路のコンパクト化につながるという効果があり、
さらに高速に丸め処理が出来るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例における２つの二進浮動小数
点数仮数部の積を丸め処理する回路図、第２図は従来の
丸め処理回路を示すプロ・ツク図、第３図は第１図中の
丸め回路１０４の論理の説明図である。１０４・・・・・・丸め回路、１０５・・・・・・桁上
げ伝搬回路、１０６・・・・丸め処理結果生成回路、１
０７・・・・・・選択回路。代理人の氏名　弁理士　中　尾　敏　男　ほか１名回佼 −に第２図７０１１緒果仮数部Ｚαｍ第３図

Claims

【特許請求の範囲】

二つの浮動小数点数の演算後の数を丸め処理する回路に
係り、前記演算後の数の仮数部を小数点以下任意の桁数
に丸め処理する時生じる一桁起点の異なる２つの丸めに
よる桁上りの起点を同一にすることで、桁上り伝搬回路
を一つしか含まないことを特徴とする丸め処理回路。