JPS6330954A - Simultaneous multi-address communication system - Google Patents

Simultaneous multi-address communication system

Info

Publication number
JPS6330954A
JPS6330954A JP17512486A JP17512486A JPS6330954A JP S6330954 A JPS6330954 A JP S6330954A JP 17512486 A JP17512486 A JP 17512486A JP 17512486 A JP17512486 A JP 17512486A JP S6330954 A JPS6330954 A JP S6330954A
Authority
JP
Japan
Prior art keywords
message
processor
signal line
reception
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17512486A
Other languages
Japanese (ja)
Inventor
Takashi Akai
赤井 孝至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17512486A priority Critical patent/JPS6330954A/en
Publication of JPS6330954A publication Critical patent/JPS6330954A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To improve reliability for the reception of a message in data transfer, by performing the ECC check of a reception message after receiving the message outputted from another processor onto a common bus, and receiving the reception message, and the result of the ECC check by a processor. CONSTITUTION:An ECC check part 5 checks the validity of the reception message inputted previously, and transfers it to the processor 6 through an output signal line 51, and also, outputs a correction code to a signal line 52 if an error is correctable, and informs it to the processor 6. When recognizing that the correctable error exists in the reception message by a recognition signal on the signal line 51, the processor 6 inputs the message form a reception message storage part 4 through a signal line 41, and after that, it receives the message from another processor by using the correction signal sent from the ECC check part 5 through the signal line 52, and correcting the message inputted to the processor 6.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマルチプロセサシステムにおffルフロセサ間
通信に関し、特に斯かる通信方式における一斉同報通信
に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to communication between FF processors in a multiprocessor system, and particularly to broadcast communication in such a communication system.

(従来の技術) 従来からマルチプロセサシステムにおいチー斉同報通信
は、成るプロセサから他の複数のプロセサに対し、同じ
プロセサ通信情報を同時に伝達するために広く採用され
ている。
(Prior Art) Multi-broadcast communication has conventionally been widely employed in multiprocessor systems to simultaneously transmit the same processor communication information from a processor to a plurality of other processors.

従来、一対一のプロセサ通信であるメツセージ通信では
、送信側のプロセサは受信側のプロセサが準備できたか
否か全チェックしてデータを転送して因るが、一対多数
のプロセサ通信方式である一斉同報通信では、受信側プ
ロセサの状悪?チェックせずに送1ゴ側プロセサからデ
ータ?転送している。
Conventionally, in message communication, which is one-to-one processor communication, the sending processor checks whether the receiving processor is ready or not and then transfers the data. In broadcast communication, is the receiving processor in bad condition? Is data sent from the sender side processor without checking? Transferring.

(発明が解決しようとする問題A) 上述したように一斉同報通信で受信されたメツセージデ
ータは、送信側プロセサの制御下においてデータ転送が
行われるために、メツセージ通信により受信され念メツ
セージデータと比奴して信頼性が低いと云う欠点がある
(Problem A to be Solved by the Invention) As mentioned above, message data received by simultaneous broadcast communication is transferred under the control of the transmitting processor, so it is not received by message communication and becomes reminder message data. The drawback is that it is relatively unreliable.

本発明の目的は、送信メツセージ?格納しておき、格納
された送信メツセージのECCを生成し、送信メツセー
ジおよびECCを項次選択して共通バスへ出力するとと
もに、他のプロセサから共通バス上に出力されたメツセ
ージデータ信して受傷メツセージのECCチェックを行
い、受信メツセージおよびEOOチェックの結果をプロ
セサが受けられるように構成することによって上記欠点
を除去し、信頼度高くメツセージデータを得ることがで
きるように構成した一斉回報通信方式?提供することに
ある。
Is the purpose of the invention to send messages? It stores the ECC of the stored transmitted message, selects the transmitted message and ECC one by one and outputs it to the common bus, and also transmits the message data output from other processors to the common bus to prevent injury. A simultaneous broadcast communication system that eliminates the above drawbacks by performing an ECC check on messages and configuring the processor to receive the results of the received message and EOO check, thereby making it possible to obtain highly reliable message data. It is about providing.

(問題点上解決するための手段〕 本発明による一斉同報通信方式は送信メツセージ格納部
と、EOC生成部と、選択部と、受信メツセージ格納部
と、Waaチェック部と、プロセサと全具備して構成し
念ものである。
(Means for Solving Problems) The simultaneous broadcast communication system according to the present invention includes a transmitted message storage section, an EOC generation section, a selection section, a received message storage section, a Waa check section, and a processor. This is just a reminder.

送信メツセージ格納部は、送信メツセージを格納するた
めのものである。
The sent message storage section is for storing sent messages.

EOO生成部は、送信メツセージのECCを生成するた
めのものである。
The EOO generation section is for generating ECC of a transmitted message.

選択部は、送信メツセージ格納部から送信メッセージを
共通バス上に送出したのち、EOO生成部からEOO−
i共通バス上に送出するためのものである。
The selection unit sends the transmission message from the transmission message storage unit onto the common bus, and then sends the transmission message from the EOO generation unit to the EOO-
This is for sending out on the i common bus.

受傷メツセージ格納部は、共通バス上に他のプロセサか
ら送出されたメツセージデータして格納するためのもの
である。
The injury message storage section is for storing message data sent from other processors on the common bus.

EOOチェック部は、受信メツセージおよび受信メツセ
ージに付随したEOOy入力して、受信メツセージのE
OOチェックを行い訂正符号を出力するためのものであ
る。
The EOO check unit inputs the received message and the EOOy attached to the received message, and checks the EOO of the received message.
This is for performing an OO check and outputting a correction code.

プロセサは、送信メツセージ格納部に送信メツセージを
送出するとともに、受信メツセージおよびEOOチェッ
クの結果全受叡る几めのものである。
The processor sends the transmitted message to the transmitted message storage section, and also receives all the received messages and the results of the EOO check.

(実 施例) 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.

第1図は、本発明による一斉回報通信方式を実現する一
実施例を示すブロック図である。第1図において、10
0はデータ送信部、200はデータ受信部、1は送信メ
ツセージ格納部、2ばIIEOO生成部、3は選択部、
4は受信メツセージ格納部、5はEOOチェック部、6
はプロセサ、7は共通バスである。
FIG. 1 is a block diagram showing an embodiment of the simultaneous broadcast communication system according to the present invention. In Figure 1, 10
0 is a data transmission section, 200 is a data reception section, 1 is a transmission message storage section, 2 is an IIEOO generation section, 3 is a selection section,
4 is a received message storage section, 5 is an EOO check section, 6
is a processor, and 7 is a common bus.

データ送信部100は送信メツセージ格納部1と、BO
O生成部2と、選択部3とによって構成される。
The data transmitting section 100 has a transmitting message storage section 1 and a BO
It is composed of an O generation section 2 and a selection section 3.

データ受信部200は受信メツセージ格納部4と、EC
Cチェック部5とにより構成される。
The data receiving section 200 has a received message storage section 4 and an EC.
C check section 5.

いま、プロセサ6から共通バス7に接続されている他の
プロセサに対して一斉回報通信を行うことにする。プロ
セサ6より信号線61介して、送信メツセージ格納部1
に対して送信メツセージデータむ。送信メツセージ格納
部1に入力された送信メツセージは、出力信号線11に
より選択部3に入力され、出刃信号線31全通して共通
バス7に出力される。
Now, we will perform simultaneous broadcast communication from the processor 6 to the other processors connected to the common bus 7. From the processor 6 through the signal line 61, the transmitted message storage section 1
Send message data to. The transmitted message inputted to the transmitted message storage section 1 is inputted to the selection section 3 via the output signal line 11, and outputted to the common bus 7 through the entire output signal line 31.

いっぽう、送信メツセージ格納部1の出力信号線11は
、同時にECC生成部2に入力される。送信メツセージ
が、次々と共通バス7上に出力されて送信メツセージ格
納部1が窒になると、選択部3の出力は出力信号線21
七介してEOO生成部2に入力され友信号は共通バス7
上に出力される。
On the other hand, the output signal line 11 of the transmitted message storage section 1 is simultaneously input to the ECC generation section 2. When the transmitted messages are outputted one after another onto the common bus 7 and the transmitted message storage section 1 becomes full, the output of the selection section 3 is sent to the output signal line 21.
The friend signal is input to the EOO generator 2 via the common bus 7.
is output above.

その結果、データは第2図に示すようなフォーマットに
従って共通バス7上に出力される。
As a result, the data is output on the common bus 7 according to the format shown in FIG.

次に、他のプロセサからプロセサ6に対して一斉同報通
信が行わ′rしたものとする。共通バス7上に出力され
たデータは、信号線71ケ通して受信メツセージ格納部
4に格納され、同時に、EOOチェック部5にも入力さ
れる。最終データが入力され友後、EOOチェック部5
には、さらにEOOが入力される。EOOチェック部5
は、以前に入力された受信メツセージの正当性fEOC
Vcエクチェツクし、出力信号線51全通してプロセサ
6に伝達するとともに、訂正可能なエラーの場合には訂
正符号を信号線52に出力してプロセサ6に伝達する。
Next, it is assumed that a simultaneous broadcast communication is performed from another processor to the processor 6. The data output onto the common bus 7 is stored in the received message storage section 4 through the signal line 71, and is also input into the EOO check section 5 at the same time. After the final data is input, EOO check section 5
In addition, EOO is input. EOO check section 5
is the validity fEOC of the previously entered received message
Vc is checked and transmitted to the processor 6 through the entire output signal line 51, and in the case of a correctable error, a correction code is outputted to the signal line 52 and transmitted to the processor 6.

受傷メツセージが正しく受信されたことをプロセサ6が
信号線51上の認識信号によって認識し念とき、プロセ
サ6は受信メツセージ格納部4のメツセージを出力信号
線41を介して読出し、他のプロセサのメツセージを受
取る。
When the processor 6 recognizes that the injury message has been correctly received by the recognition signal on the signal line 51, the processor 6 reads the message from the received message storage section 4 via the output signal line 41, and reads out the message from the other processors. Receive.

受信メツセージに訂正可能なエラーがあることを信号@
51上の認識信号により認識したとき、プロセサ6は受
信メツセージ格納部4から信号線41?弁してメッセー
ジを入力した後、EOOチェック部5から信号線52″
に介して送出された訂正符号ケ使用し、プロセサ6に入
力され念メッセージを訂正することによって他のプロセ
サからのメツセージを受ける。
Signals that a received message has a correctable error @
When recognized by the recognition signal on 51, the processor 6 transmits the signal from the received message storage section 4 to the signal line 41? After inputting the message, the signal line 52'' is connected from the EOO check section 5.
Messages from other processors are received by correcting the message inputted to the processor 6 using the correction code sent through the processor.

(発明の効果) 以上説明し穴ように本発明は、送信メッセージを格納し
ておき、格納され念送信メツセージのEOO=2生成し
、送信メツセージおよびEC0i順次選択して共通バス
へ出力するとともに他のプロセサから共通バス上に出力
されたメツセージを受信して受信メツセージのEOOチ
ェックケ行い、受信メツセージおよびPJCCチェック
の結果をプロセサが受けられるように構成することによ
って、受信側プロセサの状態を考えないで、−万的に送
信側プロセサからデータが転送され次ときにも、データ
転送のメツセージ受信に対する信顆性ケ向上させること
ができると云う効果がある。
(Effects of the Invention) As explained above, the present invention stores transmission messages, generates EOO=2 of the stored sent messages, sequentially selects the transmission messages and EC0i, and outputs them to the common bus. The state of the receiving processor is not considered by receiving the message output from the processor on the common bus, performing an EOO check on the received message, and configuring the processor to receive the received message and the result of the PJCC check. This has the effect that even when data is transferred from the transmitting processor, the reliability of the data transfer message reception can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による一斉同報通信方式を実現する一
実施例を示すブロック図である。 第2図は、第1図の共通バス上において一斉同報通信さ
れるデータのフォーマットを示す説明図である。 1.4・・・メツセージ格納部 2・・・ECO生成部   3・・・選択部5・・・E
OOチェック部  6・・・プロセサ7・・・共通バス 11.21,31,41,51,52,61゜71・・
・信号線 特許出願人  日本電気株式会社 代理人 弁理士 井 ノ ロ    壽才1図 χ 2rXJ
FIG. 1 is a block diagram showing an embodiment of the simultaneous broadcast communication system according to the present invention. FIG. 2 is an explanatory diagram showing the format of data broadcasted on the common bus of FIG. 1. 1.4...Message storage section 2...ECO generation section 3...Selection section 5...E
OO check section 6...Processor 7...Common bus 11.21, 31, 41, 51, 52, 61゜71...
・Signal line patent applicant NEC Co., Ltd. agent Patent attorney Inoro Jusai 1 Figure χ 2rXJ

Claims (1)

【特許請求の範囲】[Claims] 送信メッセージを格納するための送信メッセージ格納部
と、前記送信メッセージのECCを生成するためのEC
C生成部と、前記送信メッセージ格納部から前記送信メ
ッセージを共通バス上に送出したのち、前記ECC生成
部から前記ECCを前記共通バス上に送出するための選
択部と、前記共通バス上に他のプロセサから送出された
メッセージを受信して格納するための受信メッセージ格
納部と、前記受信メッセージおよび前記受信メッセージ
に付随したECCを入力して前記受信メッセージのEC
Cチェックを行い訂正符号を出力するためのECCチェ
ック部と、前記送信メッセージ格納部に前記送信メッセ
ージを送出するとともに、前記受信メッセージおよび前
記ECCチェックの結果を受取るためのプロセサとを具
備して構成したことを特徴とする一斉同報通信方式。
a transmission message storage unit for storing a transmission message; and an EC for generating an ECC of the transmission message.
a selection unit for sending the ECC from the ECC generation unit onto the common bus after sending the transmission message from the transmission message storage unit onto the common bus; a received message storage section for receiving and storing a message sent from the processor of the processor;
an ECC check unit for performing a C check and outputting a correction code; and a processor for transmitting the transmission message to the transmission message storage unit and receiving the reception message and the result of the ECC check. A simultaneous broadcast communication system characterized by the following:
JP17512486A 1986-07-25 1986-07-25 Simultaneous multi-address communication system Pending JPS6330954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17512486A JPS6330954A (en) 1986-07-25 1986-07-25 Simultaneous multi-address communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17512486A JPS6330954A (en) 1986-07-25 1986-07-25 Simultaneous multi-address communication system

Publications (1)

Publication Number Publication Date
JPS6330954A true JPS6330954A (en) 1988-02-09

Family

ID=15990702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17512486A Pending JPS6330954A (en) 1986-07-25 1986-07-25 Simultaneous multi-address communication system

Country Status (1)

Country Link
JP (1) JPS6330954A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058639A1 (en) * 2009-11-12 2011-05-19 富士通株式会社 Communication method, information processing device, and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058639A1 (en) * 2009-11-12 2011-05-19 富士通株式会社 Communication method, information processing device, and program
JP5331897B2 (en) * 2009-11-12 2013-10-30 富士通株式会社 COMMUNICATION METHOD, INFORMATION PROCESSING DEVICE, AND PROGRAM

Similar Documents

Publication Publication Date Title
US4622550A (en) Data communication system
JPH01218148A (en) Information distributing system, its transmission station and terminal equipment
JPS6330954A (en) Simultaneous multi-address communication system
EP0093004B1 (en) Data communication system
JPS5860851A (en) Data transmission system
JPS5840859B2 (en) data communication system
JPS5829243A (en) Signal monitoring device of transmission system
JPS5910102B2 (en) Loop transmission method
JPS6330955A (en) Simultaneous multi-address communication system
GB1602840A (en) Telecommunication systems
GB2120055A (en) Data communication system
JPS6239929A (en) Data transmission equipment
JPS5812456A (en) Loop transmission system
JPH01252037A (en) Transmitting error correcting system
JPH01125627A (en) Module abnormality checking system
JPH0637738A (en) Data transmission error control system
JP2527067B2 (en) ATM cell check method
JPS5851462B2 (en) Broadcast communication method
JPH04124933A (en) Sequential multi-address data verifying system
JP3491403B2 (en) Wireless input system
JPS59128848A (en) Storage exchange type data transmission system
JPS58223948A (en) System for checking pb signal conversion
JPS5880948A (en) Circuit control processor
JPH10242922A (en) Data validation system in communication system
JPH066942A (en) Method and apparatus for inputting power system information