JPS63309008A

JPS63309008A - 電力増幅装置

Info

Publication number: JPS63309008A
Application number: JP62144710A
Authority: JP
Inventors: Masahito Matsunami; 松浪　将仁; Nobuhiro Kani; 伸弘可児
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-06-10
Filing date: 1987-06-10
Publication date: 1988-12-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、電力増幅装置に関し、特に（、ａＡｓＭＫｓＦＥＴ（メタルセミコンダクタ型電界
効果トランジスタ）等を用いたマイクロ波帯の電力増幅
装置に関するものである。

従来の技術近年、放送衛星や通信衛星の打ち上げにともない、衛星
送受信装置の開発がさかんになってきている。それにと
もない、小型・軽量・高信頼性という特徴を有するＧａ
Ａｒ＋ＭＩＣ３ＦＫＴ（以下、単にＦＩＴと称す）を用
いたマイクロ波電力増幅装置の重要性は大きくなってき
ている。

以下、図面を参照しながら、従来例について説明する。

第４図はＦＩＴを用いた従来のマイクロ波電力増幅装置
の回路構成図の一例である。一般に電力増幅器はＦＩＴ
の多段接続となることが多いが、説明を簡略化するため
、一般増幅器を用いて説明を行なう。

同図において、１，２は直流成分遮断用コンデンサであ
り、３，４は、それぞれ久方整合回路。

出力整合回路である。５は増幅素子であるＦＩＴであり
、ゲートバイアス回路として、チぢ−クコイル６とコン
デンサ７により交流阻止用フィルタ回路を構成踵ゲート
バイアス電源８に接続される。チョークコイル９とコン
デンサ１ｏにより、トレインバイアス回路として交流阻
止用フィルタ回路が構成され、トランジスタ１１．１２
を介してドレインバイアス電源１３に接続される。入力
電力はＦＩＣＴ５で増幅された後、次段回路へ導出され
る。１４は比較器であり、比較器１４のマイナス入力端
子には、ドレインバイアス電源１３との間に抵抗１６を
、グラウンドとの間にサーミスタ１６を接続し、サーミ
スタ１ｅｉｄＦＥＴｓ近傍の筐体に埋め込む等、ＦＩＣ
Ｔ５のジャンクション温度と密接な相関を有する部分の
筐体の温度を正確に検知できるようにする。比較器１４
のプラス入力端子には、ドレインバイアス電源１３との
間に抵抗１７を接続し、グラウンドとの間に抵抗１８を
接続する。比較器１４の出力は抵抗１９を介してトラン
ジスタ１１０ベースに接続スる。

以上のように構成した従来のマイクロ波電力増幅装置の
動作説明を以下に行なう。

マイクロ波電力増幅装置はパラボラアンテナの焦点に設
置されるため、小型・軽量化が要求されている。一方、
一般にマイクロ波電力増幅器の消費電力は大きく、ＦＫ
Ｔのジャンクシラン温度と寿命ては密接な相関があるこ
とが知られているので、ジャンクション温度はできるだ
け低くすることが望まれている。たとえば、ＦＥＴ５に
ＦＬＭ１４１４−４Ｇ（富士通社製）を用いた場合、Ｆ
ＥＴ５の直流バイアスによる消費電力は１１Ｗとなり、
ジャンクション温度は６６°Ｃ（熱抵抗６°ＣＭＡＸ）
上昇する。さらに、ＦＩＴの多段増幅器の場合、他のＦ
ＥＴ　（図示せず）や電源回路の消費電力を熱源とする
温度上昇や環境条件−周囲温度、太陽熱、風量等−によ
る温度上昇を考慮すると、ＦＩＣＴ５のジャンクション
温度は、最悪時には、１６０°Ｃ前後となることが多い
。一方、ＦＩＣＴ５のジャンクション温度の絶対最大定
格は１７６°Ｃであり、一般的に、信頼性の観点から、
１３０〜１３５℃を越えない範囲で使用することが望ま
れている。

しかしながら、ｙｇ’ｒｓのジャンクション温度が信頼
性の観点から許容される上限温度以上となるような状態
は、周囲温度・風量・太陽熱等の環境条件のそれぞれが
、最悪の状態、もしくは、最悪に近い状態に重なった時
に生じることが多い。

そのため、その発生確率は極めて小さく、その小さい確
率の場合にそなえて、筐体を大型化し、放熱を行なうと
いう対策には大きな無駄が存在する。

そこで、ＦＩＣＴ５のジャンクション温度が信頼性の観
点から許容される上限温度以上となった場合、ドレイン
バイアス電源１３を遮断し、ＦＥＴ６をオフさせＦ］Ｋ
Ｔ５のジャンクション温度が、許容温度を越えることを
防いでいる。

すなわち、第４図において、抵抗１６とサーミスタ１６
により決定される比較器１４のマイナス入力電圧が電力
増幅器を収納した筐体温度を表わしており、筐体温度が
高くなれば、マイナス入力電圧は小さくなる。また、抵
抗１７．１８により決定されるプラス入力電圧を基準温
度となるように抵抗値を設定する。マイナス入力電圧が
プラス入力電圧より大きい時には、比較器１４の出力は
”Ｌ′となり、トランジスタ１１．１２が、それぞれオ
ンするため、ドレインバイアス電圧が供給されＦＥＴ５
はオンする。一方、ＦＥＴ６のジャンクション温度、す
なわち、筐体の温度が上がり、検知素子であるサーミス
タ１６の抵抗が下がって、マイナス入力電圧がプラス入
力電圧より小さくなった時には、比較器１４の出力はＨ
”となり、トランジスタ１１．１２が、それぞれオフす
るだめ、ドレインバイアス電圧が遮断され、ＦＥＴ５は
オフする。この時ＦＩＣＴｓ、およびドレインバイアス
電源１３で消費される電力はほとんど無くなるので、筐
体温度は低くなり、比較器１４のマイナス入力電圧がプ
ラス入力電圧より大きくなった時に、ｉｒｘ’ｒｓはオ
ンに復帰する。

ＦＫＴｓｃ７）消費電力をＰＤ　、ＦＥＴ５のケ−，ｌ
。

とジャンクシラン間熱抵抗をθ。コ、ＦＫＴｓのケース
と電力増幅器の筐体間の熱抵抗を無視し、かつ、信頼性
の観点から、ＦＩＣＴ５のジャンクション温度をＴｒ以
下に設定すれば、基準温度Ｔｒｅｆは、 ”ｒｅｆ＝τ、−ｐＤ　ｘ　　θ。コ　　　　　　　　
　　　　　　　　　　　　−−（１）と設定すればよい
。この時ＦＫＴ５のジャンクション温度は、いかなる環
境条件においても、Ｔｒを越えることがないので、電力
増幅器の筐体の大きさにかかわらず、ＦＥＴ５の信頼性
が保証される。

発明が解決しようとする問題点しかしながら、第４図に示す回路構成の電力増幅装置で
は、筐体温度が基準温度に達すると比較器１４の出力が
Ｈ”となり、ＦＩＥＴ＋５はオフする。するとＦＸＴｓ
およびドレインバイアス電源での消費電力は著しく小さ
くなるので、まもなく筐体温度が基準温度より低くなり
、比較器１４の出力は“Ｌ″となりＦＥＴｆ５はオンす
る。すると再び、ＦＩＣＴｓおよびドレインバイアス電
源の消費電力が増えるので、筐体温度が上がり、ＦＥＴ
６はオフする。以上の動作を繰り返す。すなわち、筐体
温度が基準温度に達すると、比較器１４の出力がチャタ
リングを起こし、ＦＫＴｅｓがオン争オフを繰り返すた
め、電力増幅器が動作不可能になるという問題がある。

また、ＦＩＣＴ５がオン争オフを繰り返すことは信頼性
上好ましくない。しかも一般的にマイクロ波電力７１丁
は高価なため、ＦＩＴを破損した場合は大きな損失とな
るだけでなく、マイクロ波電力増幅装置は一般に厳重に
シールドされているので、その取り換えが困難であると
いう欠点も有している。

本発明はかかる点に鑑みてなされたもので、わずか−木
の抵抗を追加することにより、ＦＥＴのジャンクシロン
温度が信頼性の観点から許容される温度範囲に保たれる
という機能を失うことなく、かつ、ＦＩＩＣでのチャタ
リングを防止する電力増幅装置を提供するものである。

問題点を解決するための手段上記問題点を解決するために本発明は、電界効果トラン
ジスタを用いた電力増幅器を収納した筐体の温度を検知
する検知手段と、前記筐体温度を基準温度と比較する比
較手段とを設け、前記筐体温度が前記基準温度より高く
なった時に、前記電力増幅器のドレインバイアス電圧を
遮断するように構成するとともに、前記比較手段にヒス
テリシス特性をもたせたものである。

作用前記のような構成により、筐体温度が基準温度に達した
時に、比較手段の出力が例えば”Ｈ”となり、ドレイン
バイアス電圧およびＦＩＣＴを遮断する。比較手段に、
ヒステリシス特性をもたせているので、そのヒステリシ
ス幅に相当する温度だけ、筐体温度が低下した後に、比
較手段の出力が例えば”Ｌ”となり、ドレインバイアス
電圧およびＦＥＴが導通する。そのため、ＦＩＴのチャ
タリングが防止され、再びＦＩＴが遮断するまでの間、
電力増幅器は動作可能となる、実施例本発明の一実施例を、第１図および第２図、第３図を用
いて説明する。

第１図は本発明によるマイクロ波電力増幅装置の回路構
成図の一例である。同図において、２０゜２１は直流成
分遮断用コンデンサであり、２２゜２３は、それぞれ入
力整合回路、出力整合回路である。２４は増幅素子であ
るＦＩＴであり、ゲートバイアス回路として、チョーク
コイル２６とコンデンサ２６により交流阻市川フィルタ
回路を構成し、ゲートバイアス電源２７に接続される。

チョークコイル２８とコンデンサ２９により、ドレイン
バイアス回路として交流阻止用フィルタ回路が構成され
、トランジスタ３０．３１を介してドレインバイアス電
源３２に接続される。入力電力はＦＩＣＴ２４で増幅さ
れた後、次段回路へ導出される。３３は比較器であり、
比較器３３のマイナス入力端子には、ドレインバイアス
電源３２との間に抵抗３４を、グラウンドとの間にサー
ミスタ３５を接続し、サーミスタ３６はＦＩＣＴ２４近
傍の筐体に埋め込む等、ＦＥＴ２４のジャンクション温
度と密接な相関を有する部分の筐体の温度を正確に検知
できるようにする。比較器３３のプラス入力端子には、
ドレインバイアス電源３２との間に抵抗３ｅを接続し、
グラウンドとの間に抵抗３了を接続し、比較器３３の出
力との間に抵抗３８を接続する。また、比較器３３の出
力は、抵抗３９を介してトランジスタ３ｏのベースに接
続する、以Ｅのように構成したマイクロ波電力ｆ″〜幅装置の動
作説明を以下に行なう。

比較器３３の出力が°゛Ｌ″の時、トランジスタ３０．
３１が、それぞれオ”／し、Ｆ　Ｅ　Ｔ　２４　Ｋ　ト
レインバイアス電圧が供給され、ＦＩＣＴ２４がオンす
る。比較器３３の出力が′Ｈ”の時、トランジスタ３０
．３１が、それぞれオフし、ドレインバイアス電圧が遮
断されＦＥＴ２４がオフする。

また抵抗３４とサーミスタ３５により決定される比較器
３３のマイナス入力電圧ｖｉｎ○が電力増幅器を収納し
た筐体温度を表わしておシ、抵抗３６゜３７．３８によ
り決定されるプラス入力電圧ｖｉｎ■　ばｖｌｎｅくｖ
工。■の時、第（４式で示す値ムとなる。

・・・・・・（２）但し、ｖｏ。ニドレインバイアス電源３２の出力電圧ｖ
ｏ１１：比較器３３のゞＨ”出力電圧また、ｖｌｎｅ）
　ｖｌｎｅの時、■よ。■は第（３）式で示す値Ｂとな
る。

・・・・・・（３）但し、ｖｏＬ＝　比較器３３の゛Ｌ″出力電圧すなわち
、ｖｌｎｅは比較器３３の出力状態に応じて、その値が
第（２）式あるいは第（３式で示す値をとる。

第２図に比較器３３のｖｌｎｅと出力との相関図を示す
。同図に示すように、比較器３３はヒステリシス特性を
もつ。前述したように、Ｖよ。■が筐体温度を表わして
いるので、第（曇式に示すプラス入力電圧ｖｌｎ■−Ｂ
の時の電圧値が基準温度となるように、抵抗３６　、３
７　、３８’ｉｉ、それぞれ設定すれば、筐体温度が基
準温度に達した時に、比較器３３の出力は′ｔ　Ｈ＋？
となシ、ＦＥＴ２４はオフする。この時の動作波形を第
３図に示す。第３図（〜はｖ１ｎ○すなわち筐体温度の
時間変動であり、第３図（ｂ）は比較器３３の出力の時
間変動である。

同図において、筐体温度が上がりｖｉｎ□が小さくなっ
て第（３）式に示すＢに達した時、比較器３３の出力ば
′Ｈ″となり、ＦＥＴ２４はオフする。すると、ＦｋＴ
２４およびドレインバイアス電源３２の消費電力は非常
に小さくなるので、筐体温度が下がシ、Ｖ工ｎ□は大き
くなる。ｖｌｎｅが第（２）式に示す値ムに達した時に
、比較器１４の出力がゝ゛Ｌ”に反転し、ＦＥＴ２４は
オンする。すると再び、筐体温度が上がり、ｖｌｎｅが
Ｂに達した時に、ＦＥＴ２４がオフする。以上の動作を
繰り返す。

すなわち、最悪もしくは最悪に近い環境条件が重なり、
筐体温度が基準温度に達するような状態であっても、筐
体温度が第（一式および第（３）式で示すム−Ｂの電圧
差に相当する温度変動が生ずる時、　間だけ、Ｆ］ＣＴ
２４が動作可能となり、電力増幅器が全面的に停止状態
となることはない。

さらに比較器３３の出力にバッファアンプ（図示せず）
と発光素子（図示せず）を縦続接続して、発光素子（図
示せず）を電力増幅器の外部に取り出しておけば、Ｆ］
ＫＴ２４のオフ時には、比較器３３の出力はＨ”となる
ので、発光素子は発光し、電力増幅器が遮断状態である
ことが確認できる。

また本実施例では、電力増幅器として一般増幅器を用い
て説明したが、多段増幅器の場合でも、筐体温度が基準
温度に達した時に、それぞれの増幅器のドレインバイア
ス電圧を遮断すればよいのであって、本発明が適用可能
なのは言うまでもない。

発明の詳細な説明したように、本発明によれば、わずかな回路の追
加で、いかなる環境条件においても、ＦＩＴのジャンク
シジン温度が、信頼性の観点から許容される範囲内に保
たれ、かつ、最悪もしくは最悪に近い環境条件が重なり
、筐体温度が基準温度に達し電力増幅器が遮断状態に陥
った時でも、ヒステリシス回路の作用により、筐体温度
が低下してから動作状態に復帰するので、少なくともし
ばらくの間は動力増幅器が動作可能となり、全面的に遮
断状態となるのを防ぐことができる。また、ＦＥＴのチ
ャタリングを防止することにもなるので、ＦＥＴの信頼
性を、さらに向上することが可能となる。

【図面の簡単な説明】

第１図は本発明による電力増幅装置の一実施例の回路構
成図であり、第２図は比較器のマイナス入力電圧と出力
との関係を示す図であり、第３図は比較器のマイナス入
力電圧と出力の時間変動を示す図であり、第４図は従来
の電力増幅装置の回路構成図である。１．２，７，１０，２０，２１，２θ、２９・・・・・
・コンデンサ、３，２２・・・・・・入力整合回路、４
゜２３・・・・・・出力整合回路、６，２４・・・・・
・ＦＩＣＴ、ｅ。９．２５．２８・・・・・チョークコイル、８．２７・
・・・ゲートバイアス電源、１１．１２，３０．３１・
・・・・・ｌ・ランジスタ、１３．３２・・・・・・ド
レインバイアス電源、１４．３３・・・・・・比較器、
１５，１７゜１８．３４，３６，３７，３８．３９・・
・・・・抵抗、１６．３５・・・・・・サーミスタ。代丹人の氏名　弁理士　中　尾　敏　男　ほか１名第　
２　区

Claims

【特許請求の範囲】

筐体と、この筐体内に収納され、増幅素子として電界効
果トランジスタを用いた電力増幅器と、前記筐体温度を
検知する検知手段と、前記筐体温度を基準温度と比較す
る比較手段とを有し、前記筐体温度が前記基準温度より
高くなった時に、前記電力増幅器のドレインバイアス電
圧を遮断するように構成するとともに、前記比較手段は
ヒステリシス特性をもたせた電力増幅装置。