JPS63304790A - Picture processing method - Google Patents

Picture processing method

Info

Publication number
JPS63304790A
JPS63304790A JP62141013A JP14101387A JPS63304790A JP S63304790 A JPS63304790 A JP S63304790A JP 62141013 A JP62141013 A JP 62141013A JP 14101387 A JP14101387 A JP 14101387A JP S63304790 A JPS63304790 A JP S63304790A
Authority
JP
Japan
Prior art keywords
memory
video signal
composite video
image
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62141013A
Other languages
Japanese (ja)
Other versions
JPH0638641B2 (en
Inventor
Masao Kanda
正夫 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP62141013A priority Critical patent/JPH0638641B2/en
Priority to DE88304384T priority patent/DE3886814T2/en
Priority to EP88304384A priority patent/EP0291347B1/en
Priority to US07/193,744 priority patent/US5005080A/en
Publication of JPS63304790A publication Critical patent/JPS63304790A/en
Publication of JPH0638641B2 publication Critical patent/JPH0638641B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

PURPOSE:To obtain a residual effect by dividing a screen into plural areas and writing picture data of respective points into respective corresponding storage positions by means of a memory only in a period which has been selected at every plural areas among plural periods existing in four field periods. CONSTITUTION:The memory 25 writes picture data into respective storage positions only when high level signals are outputted from an AND gate 24. Consequently, the memory 25 writes pictures. data of respective points of light areas A and B into corresponding storage positions in one field among continuous four field periods. Since the area A shifts, new picture data is not written in the storage position to which picture data of respective points of the area A before the area A shifts. As a result, the picture with the residual image can be obtained.

Description

【発明の詳細な説明】 1丘旦1 本発明は、画像処理方法に関し、特にメモリを使用して
画像の処理を行なう方法に関する。
DETAILED DESCRIPTION OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing method, and particularly to a method of processing an image using a memory.

1且且薯 複合映像信号をディジタル化してメモリに書き込み、こ
のメモリからディジタル化した複合映像信号を占込時と
は異なるアドレス指定を行なって読み出すことにより画
像の縮小、拡大、移動等の画像処理が行なえる。また、
複合映像信号の一部のみをメモリに書き込むようにして
当該一部と既に書き込まれている他の部分とを合成して
出力することにより残像効宋が得られるようにすること
ができる。
1. Image processing such as reduction, enlargement, and movement of the image is performed by digitizing the composite video signal and writing it into memory, and reading the digitized composite video signal from the memory by specifying an address different from that used when occupying the image. can be done. Also,
An afterimage effect can be obtained by writing only a part of the composite video signal into the memory and combining that part with other parts that have already been written and outputting the result.

ところが、例えばNTSC方式の映像信号のヵラーサブ
キせリヤの周波数fscは、水平同期周波数をfHとし
、垂直同期周波数をt’vとすると次式に示す如き周波
数に設定されている。
However, for example, the frequency fsc of the color sub-channel of an NTSC video signal is set to a frequency as shown in the following equation, where fH is the horizontal synchronization frequency and t'v is the vertical synchronization frequency.

f s c = −一骨f H=    □    □
 f v455x525 =□・t’v・・・・・・(1) このため、任意の期間に書き込まれた複合映像信号を合
成して出力しようとすると出力映像信号のカラーサブキ
ャリヤの連続性が失われて正常なカラー画像が得られな
くなることとなる。
f sc = -one bone f H = □ □
f v455x525 = □・t'v (1) Therefore, if you try to synthesize and output composite video signals written in an arbitrary period, the continuity of the color subcarriers of the output video signal will be lost. As a result, a normal color image cannot be obtained.

そこで、正常なカラー画像が得られるようにした第7図
に示す如き画像処理装置が考案された。
Therefore, an image processing apparatus as shown in FIG. 7 was devised which allows normal color images to be obtained.

同図において、複合映像信号は、Y−C分離回路1に供
給されて輝度信号Yと色信号Cとに分離される。輝度信
号Yは、A/D変換2I2によってディジタル信号に変
換されたのちメモリ3に供給される。色信号Cは、色復
調器4に供給されて色差信号R−Y及び[3−Yが復調
される。これら色差信号R−Y及びB−Yは、それぞれ
A/D変換器5及び6によってディジタル信号に変換さ
れたのちメモリ3に供給される。
In the figure, a composite video signal is supplied to a Y-C separation circuit 1 and separated into a luminance signal Y and a color signal C. The luminance signal Y is supplied to the memory 3 after being converted into a digital signal by the A/D conversion 2I2. The color signal C is supplied to the color demodulator 4, and the color difference signals RY and [3-Y are demodulated. These color difference signals R-Y and B-Y are converted into digital signals by A/D converters 5 and 6, respectively, and then supplied to the memory 3.

メモリ3は、メモリコントローラ7によってアドレス制
御等がなされ、ディジタル化された輝度信号Y並びに色
差信号R−Y及びB−Yが占き込まれる。輝度信号Y並
びに色差信号R−Y及びB−Yは、メモリ3から読み出
されると、D/A変換器8.9及び10に供給されてア
ナログ信号に変換される。アナログ信号に変換された色
差信号R−Y及びB−Yは、変調器11$:’供給され
てカラーサブキャリヤが変調され、色信号Cが形成され
る。この色信号Cは、加算回路12に供給されてD/A
変換器8から出力された輝度信号Yと加篩されて複合映
像信号が合成される。
The memory 3 is subjected to address control and the like by a memory controller 7, and is loaded with a digitized luminance signal Y and color difference signals RY and BY. When the luminance signal Y and the color difference signals R-Y and B-Y are read out from the memory 3, they are supplied to D/A converters 8.9 and 10 and converted into analog signals. The color difference signals R-Y and B-Y converted into analog signals are supplied to a modulator 11$:', where the color subcarriers are modulated to form a color signal C. This color signal C is supplied to an adder circuit 12 and then D/A
The luminance signal Y output from the converter 8 is processed and filtered to synthesize a composite video signal.

以上の如き回路においては、構成が複雑であると共に色
信号が復調器及び変調器を通ることにより画質が劣化す
るという欠点がある。
The circuit described above has the disadvantage that the configuration is complicated and the image quality deteriorates because the color signal passes through the demodulator and modulator.

ll立皇1 そこで、本発明の目的は簡単な構成の回路によって画質
を劣化させることなく残像効果が得られる画像処理方法
を提供することである。
Therefore, an object of the present invention is to provide an image processing method that can obtain an afterimage effect without deteriorating image quality using a circuit with a simple configuration.

本発明による画像処理方法は、複合映像信号によって画
像が形成される画面を複数の領域に分割し、これら複数
の領域の各点の画像データのそれぞれ対応するメモリの
各記憶位置への書込を4フィールド周期で存在する複数
の期間のうらから複数の領域毎に選択した期間において
のみ行なうことを特徴としている。
The image processing method according to the present invention divides a screen on which an image is formed by a composite video signal into a plurality of regions, and writes image data of each point of the plurality of regions to each corresponding storage location of a memory. It is characterized in that it is carried out only in periods selected for each of a plurality of regions from the back of a plurality of periods existing in a four-field period.

支−庭−1 以下、本発明の実施例につき第1図乃至第6図を参照し
て詳細に説明する。
Branch-1 Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 6.

第1図において、複合映像信号が入力端子INを介して
A/D (アナログ・ディジタル)変換器21、フィー
ルド周期処理回路22及びし′ベル比較回路23に供給
される。A/D変換器21において、所定のサンプリン
グ周波数で複合映像信号のサンプリングが行なわれ、得
られたサンプル値に応じた画像データが生成される。こ
のA/D変換器21から出力された画像データは、メモ
リ25に供給される。メモリ25は、例えば1フィール
ド期間に発生する画像データ全てを格納し得るだけの記
憶容量を有し、かつ複合映像信号によって画像が形成さ
れる画面の各点にそれぞれ対応す、る複数の記憶位置を
有している。
In FIG. 1, a composite video signal is supplied to an A/D (analog-to-digital) converter 21, a field period processing circuit 22, and a signal comparison circuit 23 via an input terminal IN. The A/D converter 21 samples the composite video signal at a predetermined sampling frequency, and generates image data according to the obtained sample values. Image data output from this A/D converter 21 is supplied to a memory 25. The memory 25 has a storage capacity sufficient to store, for example, all the image data generated during one field period, and has a plurality of storage locations corresponding to each point on the screen where an image is formed by the composite video signal. have.

フィールド周期処理回路22は、複合映像信号中の垂直
同期信号によって4フィールド周期で発生しかつ1フィ
ールド期間に相当するパルス幅を有する第2図に示す如
き正極性のパルスを生成するように構成されている。こ
のフィールド周期処理回路22の出力パルスは、2人力
のAND(論理積)ゲート24の一方の入力端子に供給
される。
The field period processing circuit 22 is configured to generate positive polarity pulses as shown in FIG. 2, which are generated at four field periods and have a pulse width corresponding to one field period, according to the vertical synchronization signal in the composite video signal. ing. The output pulse of the field period processing circuit 22 is supplied to one input terminal of a two-manual AND (logical product) gate 24.

ANDゲート24の他方の入力端子にはレベル比較回路
23の出力が供給されている。レベル比較回路23は、
複合映像信号と基準レベルvrとを比較して複合映像信
号の瞬時レベルが基準レベルvr以上になったとき高レ
ベル信号を出力する構成となっている。
The output of the level comparison circuit 23 is supplied to the other input terminal of the AND gate 24. The level comparison circuit 23 is
The composite video signal is compared with a reference level vr, and when the instantaneous level of the composite video signal exceeds the reference level vr, a high level signal is output.

ANDゲート24の出力は、メモリコントロー526に
供給される。メモリコントローラ26は、メモリ25に
順次供給される画像データが対応する記憶位置に順次書
き込まれ、かつメモリ25の各記憶位置の記憶データが
所定の順序で順次読み出されるようにメモリ25の制御
を行なう。このメモリコントローラ26において、AN
Dゲート24から出力される高レベル信号は、書込指令
信号として作用するようになされており、ANDゲート
24から高レベル信号が出力されているときのみメモリ
25の各記憶位置への画像データの書込が行なわれるよ
うになされている。
The output of AND gate 24 is provided to memory controller 526. The memory controller 26 controls the memory 25 so that image data sequentially supplied to the memory 25 is sequentially written to corresponding storage locations, and data stored in each storage location of the memory 25 is sequentially read out in a predetermined order. . In this memory controller 26, AN
The high level signal output from the D gate 24 is designed to act as a write command signal, and image data is written to each storage location in the memory 25 only when the high level signal is output from the AND gate 24. Writing is performed.

メモリ25から読み出された画像データは、D/A変換
器27に供給されてアナログ信号に変換されたのち出力
端子OUTに供給され、カラーモニタ等の映像再生装置
に送出される。
The image data read from the memory 25 is supplied to the D/A converter 27 and converted into an analog signal, and then supplied to the output terminal OUT and sent to a video reproduction device such as a color monitor.

以上の構成において、12フィールド期間に亘って第3
図(A)に示す如き1ifl像に対応する複合映像信号
が供給された場合の各部の動作について説明する。今、
レベル比較回路23に印加されている基準レベルVrが
複合映像信号の明るい領域へ及びBに対応する部分の瞬
時レベル以下でありかつ領域A及びB以外のff114
に対応する部分の瞬時レベルより大となるように設定さ
れているものとする。そうすると、複合映像信号の明る
い領域へ及びBに対応する部分がレベル比較回路23に
・供給されたとき、レベル比較回路23から高レベル信
号が出力されてANDゲート24から4フィールド周期
で1フィールド期間に亘って高レベル信号が出力される
。また、領域A及びB以外の領域に対応する部分がレベ
ル比較回路23に供給されたときは、レベル比較回路2
3の出力は、低レベルとなるので、ANDゲート24の
出力も低レベルとなる。
In the above configuration, the third
The operation of each section when a composite video signal corresponding to a 1ifl image as shown in FIG. 1A is supplied will be described. now,
ff114 where the reference level Vr applied to the level comparison circuit 23 is lower than the instantaneous level of the part corresponding to bright areas and B of the composite video signal and other than areas A and B.
It is assumed that the instantaneous level is set to be higher than the instantaneous level of the part corresponding to . Then, when the bright area of the composite video signal and the part corresponding to B are supplied to the level comparison circuit 23, a high level signal is output from the level comparison circuit 23, and the AND gate 24 outputs a high level signal for one field period with a four field cycle. A high level signal is output throughout the period. Furthermore, when the portion corresponding to areas other than areas A and B is supplied to the level comparison circuit 23, the level comparison circuit 23
Since the output of the AND gate 24 is at a low level, the output of the AND gate 24 is also at a low level.

ANDゲート24から高レベル信号が出力されたとぎの
みメモリ25の各記憶位置への画像データの書込が行な
われるので、明るい領域△及びBの各点の画像データの
対応するメモリ25の各記憶位置への書込が連続する4
フィールド期間のうらの1フィールド期間においてのみ
行なわれる。
Since image data is written to each storage location of the memory 25 only when a high level signal is output from the AND gate 24, the image data of each point of the bright area Δ and B is stored in each memory 25 corresponding to each point. Continuous writing to the position 4
This is performed only in one field period after the other field period.

また、領域Aは移動しているので、この領tiAAの移
動前に領域Aの各点の画像データが書き込まれた記憶位
置には新たな画像データの書込は行なわれないこととな
る。この結梁、第3図(8)に示ず如く残像のある画像
が得られることとなる。また、それと同時に残像を形成
する部分の画像データは、4フィールド周期で書き込ま
れでいるので、残像を形成する部分とそれ以外の部分の
カラーサブキャリヤの位相の連続性が保たれることとな
り、良好なカラー再生が可能である。
Furthermore, since area A has moved, new image data will not be written to the storage locations where image data for each point in area A was written before the movement of area tiAA. This beam formation results in an image with an afterimage as shown in FIG. 3 (8). At the same time, the image data for the part where the afterimage is formed is written in a four-field cycle, so the phase continuity of the color subcarriers in the part where the afterimage is formed and the other parts is maintained. Good color reproduction is possible.

尚、4フィールド期間のうちの3フィールド分の画像が
間引かれるが、1秒間に15フィールド分の再生画像が
出力されるので、通常の画像では動画として知覚するこ
とができる。
Note that although images for three fields out of the four-field period are thinned out, reproduced images for 15 fields are output per second, so the normal image can be perceived as a moving image.

第4図は、本発明の他の実施例を示すブロック図であり
、A/D変換器21、フィールド周期処理回路22、レ
ベル比較回路23、ANE)ゲート24、メモリ25、
メモリコント0−ラ26及びD/A変換器27は、第1
図の装置と同様に接続されている。しかしながら、本例
においてはレベル比較回路23に供給される基準レベル
は、積分回路28から出力されている。積分回路28に
は、入力複合映像信号が供給されている。
FIG. 4 is a block diagram showing another embodiment of the present invention, including an A/D converter 21, a field period processing circuit 22, a level comparison circuit 23, an ANE gate 24, a memory 25,
The memory controller 0-26 and the D/A converter 27
Connected in the same way as the device shown in the figure. However, in this example, the reference level supplied to the level comparison circuit 23 is output from the integration circuit 28. Integrating circuit 28 is supplied with an input composite video signal.

以上の構成においては、レベル比較回路23に供給され
る基準レベルが入力複合映像信号の平均輝度レベルに応
じて変化するので、輝度レベルが全体的に高い場合や逆
に低い場合においても適度な残像効宋が得られるという
利点がある。
In the above configuration, since the reference level supplied to the level comparison circuit 23 changes according to the average brightness level of the input composite video signal, a moderate afterimage can be produced even when the overall brightness level is high or low. It has the advantage of being able to benefit from the Song Dynasty.

尚、上記実施例においては複合映像信号の瞬時レベルが
高い領域の各点の画像データの書込を行なっていたが、
複合映像信号の瞬時レベルが低い領域の各点の画像デー
タの書込を行なうようにしてもよい。また、上記実施例
においては画面を複合映像信号の瞬時レベルによって分
割していたが、第5図に示す如く画面を9分割し、領域
Aにおいては第6図(A>に示す如く4フィールド周期
で書込を行ない、領域Bにおいては第6図(B)に示す
如く16フィールド周期で書込を行なうようにすること
も考えられる。また、領域A及びBにおける書込周期を
適当な間隔で変化させるようにしてもよい。
In the above embodiment, image data of each point in the area where the instantaneous level of the composite video signal is high is written.
Image data may be written at each point in an area where the instantaneous level of the composite video signal is low. In addition, in the above embodiment, the screen was divided according to the instantaneous level of the composite video signal, but the screen is divided into nine parts as shown in FIG. It is also conceivable to perform writing in area B with a period of 16 fields as shown in FIG. It may be changed.

m1里 以上詳述した如く本発明による画像処理方法は、複合映
像信号によって画像が形成される画面を複数の領域に分
割し、これら複数の領域の各点の画像データのそれぞれ
対応するメモリの各記憶位置への書込を4フィールド周
期で存在する複数の期間のうちから複数の領域毎に選択
した期間においてのみ行なうので、カラーサブキャリヤ
の連続性が保たれて色信号を変復調処理する変調器及び
復調器を設けなくても色の再生が良好に行なえることと
なり、円卓な構成の回路によって画質を劣化させること
なく残像効果が得られるのである。
As described in detail above, the image processing method according to the present invention divides a screen on which an image is formed by a composite video signal into a plurality of regions, and stores image data of each point in the plurality of regions in each corresponding memory. Since writing to the storage location is performed only in a period selected for each region from among a plurality of periods existing in a 4-field period, the continuity of the color subcarrier is maintained and the modulator modulates and demodulates the color signal. In addition, color reproduction can be performed satisfactorily without the need for a demodulator, and an afterimage effect can be obtained without deteriorating image quality due to the round circuit configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示すブロック図、第2図
は、第1図の装置におけるフィールド周期処理回路22
の出力を示す波形図、第3図は、第1図の装置の作用を
示す図、第4図は、本発明の他の実施例を示すブロック
図、第5図は、画面の分割方法を示す図、第6図は、第
5図に示す如く分割した場合の各領域の各点に対応する
メモリの各記憶位置の書込タイミングを示す図、第7図
は、従来の画像処理方法を示すブロック図である。 主要部分の符号の説明 22・・・・・・フィールド周期処理回路23・・・・
・・レベル比較回路 25・・・・・・メモリ
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a field periodic processing circuit 22 in the device shown in FIG.
3 is a diagram showing the operation of the device shown in FIG. 1, FIG. 4 is a block diagram showing another embodiment of the present invention, and FIG. 5 is a diagram showing a method of dividing the screen. 6 is a diagram showing the write timing of each storage location of the memory corresponding to each point of each area when divided as shown in FIG. 5, and FIG. FIG. Explanation of symbols of main parts 22...Field cycle processing circuit 23...
...Level comparison circuit 25...Memory

Claims (2)

【特許請求の範囲】[Claims] (1)複合映像信号によって画像が形成される画面上の
各点に対応する複数の記憶位置を有するメモリに前記複
合映像信号のサンプリングを行なって得られかつ前記画
面上の各点の複合映像信号のレベルに応じた複数の画像
データを順次供給して対応する前記複数の記憶位置の各
々に書き込んだのち前記複数の記憶位置の記憶データを
所定の順序で順次読み出すことにより画像の処理を行な
う画像処理方法であって、前記画面を複数の領域に分割
し、前記複数の領域の各点の画像データのそれぞれ対応
する前記メモリの各記憶位置への書込を4フィールド期
間を周期として存在する複数の期間のうちから前記複数
の領域毎に選択した期間においてのみ行なうことを特徴
とする画像処理方法。
(1) A composite video signal of each point on the screen obtained by sampling the composite video signal in a memory having a plurality of storage locations corresponding to each point on the screen where an image is formed by the composite video signal. Image processing is performed by sequentially supplying a plurality of image data according to the level of the data and writing it into each of the plurality of corresponding storage locations, and then sequentially reading out the storage data in the plurality of storage locations in a predetermined order. A processing method that divides the screen into a plurality of regions, and writes image data of each point of the plurality of regions to each corresponding storage location of the memory in a period of four field periods. An image processing method characterized in that the image processing is performed only in a period selected for each of the plurality of regions from among the periods.
(2)前記複合映像信号の瞬時レベルと所定基準レベル
との比較を行ない、得られた比較結果によって前記画面
を複数の領域に分割することを特徴とする特許請求の範
囲第1項記載の画像処理方法。
(2) The image according to claim 1, wherein the instantaneous level of the composite video signal is compared with a predetermined reference level, and the screen is divided into a plurality of regions based on the comparison result obtained. Processing method.
JP62141013A 1987-05-15 1987-06-05 Image processing method Expired - Lifetime JPH0638641B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62141013A JPH0638641B2 (en) 1987-06-05 1987-06-05 Image processing method
DE88304384T DE3886814T2 (en) 1987-05-15 1988-05-13 Process and device for image processing.
EP88304384A EP0291347B1 (en) 1987-05-15 1988-05-13 Image processing method and apparatus
US07/193,744 US5005080A (en) 1987-05-15 1988-05-13 Method and apparatus of image processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62141013A JPH0638641B2 (en) 1987-06-05 1987-06-05 Image processing method

Publications (2)

Publication Number Publication Date
JPS63304790A true JPS63304790A (en) 1988-12-13
JPH0638641B2 JPH0638641B2 (en) 1994-05-18

Family

ID=15282165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62141013A Expired - Lifetime JPH0638641B2 (en) 1987-05-15 1987-06-05 Image processing method

Country Status (1)

Country Link
JP (1) JPH0638641B2 (en)

Also Published As

Publication number Publication date
JPH0638641B2 (en) 1994-05-18

Similar Documents

Publication Publication Date Title
CA1131348A (en) Television picture special effects system using digital memory techniques
US5119208A (en) Image signal recording apparatus
JPH01292984A (en) System converter for video signal
US5668914A (en) Video signal reproduction processing method and apparatus for reproduction of a recorded video signal as either a sharp still image or a clear moving image
US5657095A (en) System for Combining image signals
US5412479A (en) Computer generated wipes for video editing systems
JPH0686297A (en) Automatic converter of television mode
CA1332461C (en) Image signal processor
JPH0477513B2 (en)
US5005080A (en) Method and apparatus of image processing
EP0725534B1 (en) Image processing method and apparatus
US5732186A (en) Image signal recording/reproducing apparatus having special-effects-processing capability
JPS63304790A (en) Picture processing method
US5495343A (en) Image signal recording and reproducing system
EP0232824B1 (en) Video signal processing method and apparatus therefor
JPH01103392A (en) Picture information signal processor
JP2957808B2 (en) Video signal processing device
JP2520605B2 (en) Composite television signal processor
JPS63203070A (en) Video circuit
JP2608933B2 (en) Television signal recording and playback processing device
JPH01256291A (en) Pal system color video signal processing circuit
JP2520606B2 (en) Composite television signal processor
JPS6310985A (en) Video signal reproducing device
JPS62272687A (en) Video tape recorder
JPS6229380A (en) Video signal recording and reproducing device