JPS6330071A - Picture shift circuit in horizontal direction - Google Patents
Picture shift circuit in horizontal directionInfo
- Publication number
- JPS6330071A JPS6330071A JP61173181A JP17318186A JPS6330071A JP S6330071 A JPS6330071 A JP S6330071A JP 61173181 A JP61173181 A JP 61173181A JP 17318186 A JP17318186 A JP 17318186A JP S6330071 A JPS6330071 A JP S6330071A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- horizontal
- synchronizing signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 230000001934 delay Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 abstract description 4
- 230000000979 retarding effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 210000003484 anatomy Anatomy 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
- 230000029058 respiratory gaseous exchange Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、2以上の周波数の水平同期信号が供給され
るモニター受像機の水平方向の画像シフト回路に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a horizontal image shift circuit for a monitor receiver to which horizontal synchronizing signals of two or more frequencies are supplied.
この発明では、2以上の周波数の水平同期信号が供給さ
れる水平方向の画像シフト回路において、入力同期信号
の周波数を電圧に変換する周波数電圧変換回路と周波数
電圧変換回路の出力電圧に応じた時間、入力同期信号を
遅延させる遅延回路とが設けられ、入力同期信号の周波
数が違う場合でも、画像シフト用のボリウムに対する画
面上の画像の動き量が一定とされると共に、ある周波数
の入力同期信号に関して画像の位置を中央に調整した時
に、異なる周波数の入力同期信号に関しても画像が画面
の略々中央に位置される。In this invention, in a horizontal image shift circuit to which horizontal synchronization signals of two or more frequencies are supplied, a frequency-voltage conversion circuit converts the frequency of an input synchronization signal into a voltage, and a time period corresponding to the output voltage of the frequency-voltage conversion circuit is provided. , a delay circuit that delays the input synchronization signal is provided, so that even if the frequency of the input synchronization signal is different, the amount of movement of the image on the screen with respect to the image shift volume is constant, and the input synchronization signal of a certain frequency is When the position of the image is adjusted to the center with respect to the screen, the image is positioned approximately at the center of the screen even with respect to input synchronization signals of different frequencies.
コンピュータのディスプレイとして使用できるように、
15.7 (kHz) 、 18 (kHz) 、
22(’−kHz) 、 32 (kHz) 、
35 (kHz)等の種々の水平周波数の信号が入力
できるモニター受像機(所謂マルチスキャンモニター)
が知られている。so that it can be used as a computer display.
15.7 (kHz), 18 (kHz),
22 ('-kHz), 32 (kHz),
A monitor receiver that can input signals of various horizontal frequencies such as 35 (kHz) (so-called multi-scan monitor)
It has been known.
マルチスキャンモニターで入力ビデオ信号が表示される
時に、信号源(コンピュータ)により、画像が画面の中
央に位Iしない場合が生じる。この問題を補正するため
に、入力された水平同期信号を遅延する水平画像シフト
回路が設けられている。When an input video signal is displayed on a multi-scan monitor, the image may not be centered on the screen depending on the signal source (computer). To correct this problem, a horizontal image shift circuit is provided that delays the input horizontal synchronization signal.
水平同期信号に対するビデオ信号のタイミングは、コン
ピュータ或いは同期信号の周波数により異なるので、シ
フト量即ち、遅延量の可変範囲は、コンピュータ或いは
同期信号の周波数を考慮して設定されている。また、こ
の遅延量の可変範囲は、水平同期信号の周期に比例した
値となる0例えば水平周波数が15(kHz)で8Cμ
5ec)とすれば、32(kHz)では、4 Ctts
ec )程度となる。Since the timing of the video signal relative to the horizontal synchronization signal varies depending on the frequency of the computer or synchronization signal, the variable range of the shift amount, that is, the delay amount, is set in consideration of the frequency of the computer or synchronization signal. In addition, the variable range of this delay amount is 0, which is a value proportional to the period of the horizontal synchronization signal.For example, when the horizontal frequency is 15 (kHz), it is 8Cμ.
5ec), at 32 (kHz), 4 Ctts
ec).
従来の画像シフト回路では、遅延量の可変範囲が最低の
周波数(15,7(kHz) )の場合に必要とされる
所定値とされていた。In the conventional image shift circuit, the variable range of the delay amount is set to a predetermined value required at the lowest frequency (15.7 (kHz)).
第6図及び第7図は、水平周波数が異なる場合の画像シ
フト動作を示す。第6図は、例えば水平周波数が15.
7 (k)Iz) (周期THI)の場合であり、第
7図は、例えば水平周波数が32〔kHz)(周期TH
2)の場合である。従って、(TH1#2TH2)の関
係にある。第6図A及び第7図Aがモニター受像機に供
給されるビデオ信号を夫々示し、第6図B及び第7図B
がモニター受像機に供給される水平同期信号を夫々示す
。表示されている画像を画面の中央にシフトする画像シ
フト回路では、第6図B及び第7図Bに夫々示される水
平同期信号Hsが遅延されて第6図C及び第7図Cに夫
々示される遅延同期信号が形成される。FIGS. 6 and 7 show image shifting operations when the horizontal frequencies are different. In FIG. 6, for example, the horizontal frequency is 15.
7 (k)Iz) (period THI), and FIG.
This is the case of 2). Therefore, the relationship is (TH1#2TH2). 6A and 7A show the video signals supplied to the monitor receiver, and FIGS. 6B and 7B respectively.
respectively indicate the horizontal synchronization signals supplied to the monitor receiver. In the image shift circuit that shifts the displayed image to the center of the screen, the horizontal synchronizing signal Hs shown in FIGS. 6B and 7B, respectively, is delayed and the horizontal synchronization signal Hs shown in FIGS. 6C and 7C, respectively, is delayed. A delayed synchronization signal is formed.
画像シフト回路に設けられた調整用のボリウムが最小位
置から最大位置迄、回転され、水平同期信号に遅延量T
dが与えられる時に、15.7(kHz)の場合には、
画像が水平方向に例えば5 〔口〕移動され、32(k
Hz)の場合には、画像が10(ell)動く。つまり
、入力される水平同期信号Hsの周波数によってボリウ
ムの感度が変化する。また、15.7 (kHz)の水
平周波数の信号に関して、画像を画面の中央に調整した
後、32(kHz)の水平周波数の信号が入力された時
に、画面上での画像のシフト量が15.7 (kHz
)の時の2倍になるので、画像が中央位置から大きくず
れてしまい、調整操作を再度行う必要があった。The adjustment volume provided in the image shift circuit is rotated from the minimum position to the maximum position, and the delay amount T is added to the horizontal synchronization signal.
When d is given, in the case of 15.7 (kHz),
The image is moved horizontally by, for example, 5 [mouth], and is moved by 32 (k).
Hz), the image moves by 10 (ell). That is, the sensitivity of the volume changes depending on the frequency of the input horizontal synchronizing signal Hs. Also, regarding a signal with a horizontal frequency of 15.7 (kHz), after adjusting the image to the center of the screen, when a signal with a horizontal frequency of 32 (kHz) is input, the amount of shift of the image on the screen is 15. .7 (kHz
), the image would deviate significantly from the center position, and it would be necessary to perform the adjustment operation again.
従って、この発明の目的は、水平画像シフト用のボリウ
ムに対する画面における画像のシフト量が水平周波数に
因らず一定である水平方向の画像シフト回路を提供する
ことにある。Therefore, an object of the present invention is to provide a horizontal image shift circuit in which the amount of shift of an image on a screen with respect to a volume for horizontal image shift is constant regardless of the horizontal frequency.
この発明による水平方向の画像シフト回路では、2以上
の周波数の水平同期信号が供給される水平方向の画像シ
フト回路において、
入力同期信号の周波数を電圧に変換する周波数電圧変換
回路7と周波数電圧変換回路7の出力電圧に応じた時間
、入力同期信号を遅延させる遅延回路2とが備えられて
い、る。In the horizontal image shift circuit according to the present invention, the horizontal image shift circuit is supplied with horizontal synchronization signals of two or more frequencies, and includes a frequency-voltage conversion circuit 7 that converts the frequency of the input synchronization signal into a voltage; A delay circuit 2 is provided to delay the input synchronization signal by a time corresponding to the output voltage of the circuit 7.
入力同期信号は、遅延回路例えばモノマルチ(単安定マ
ルチパイプレーク)2により遅延され、遅延同期信号が
形成される。また、入力同期信号が周波数電圧変換回路
7に供給され、周波数電圧変換回路7から入力同期信号
の周波数に比例した電圧Vsが発生する。この周波数電
圧変換回路7の出力電圧Vsに応じてモノマルチ2の遅
延時間が制御される。この遅延時間は、水平周波数が高
いほど小さくされる。従って、入力信号の水平周波数が
異なる時においても、画面における画像のシフト量が一
定とされる。The input synchronization signal is delayed by a delay circuit, such as a monostable multipipe rake 2, to form a delayed synchronization signal. Further, the input synchronization signal is supplied to the frequency-voltage conversion circuit 7, and the frequency-voltage conversion circuit 7 generates a voltage Vs proportional to the frequency of the input synchronization signal. The delay time of the monomulti 2 is controlled according to the output voltage Vs of the frequency-voltage conversion circuit 7. This delay time is made smaller as the horizontal frequency becomes higher. Therefore, even when the horizontal frequency of the input signal differs, the amount of shift of the image on the screen is kept constant.
以下、この発明の一実施例について図面を参照して説明
する。第1図において、1で示す入力端子に入力同期信
号Hsが供給される。この入力同期信号Hsがモノマル
チ2及び周波数電圧変換回路7に供給される。An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, an input synchronization signal Hs is supplied to an input terminal indicated by 1. This input synchronizing signal Hs is supplied to the monomulti 2 and the frequency-voltage conversion circuit 7.
モノマルチ2は、入力同期信号Hsによりトリガーされ
、調整用の可変抵抗(ボリウム)により設定された遅延
時間Tdがモノマルチ2において生じる。モノマルチ2
の出力信号によりモノマルチ3がトリガーされる。モノ
マルチ3は、所定のパルス幅の遅延同期信号を発生する
。この遅延同期信号が水平AFC回路4に供給される。The monomulti 2 is triggered by the input synchronization signal Hs, and a delay time Td set by a variable resistor (volume) for adjustment occurs in the monomulti 2. mono multi 2
Mono multi 3 is triggered by the output signal. The monomulti 3 generates a delayed synchronization signal with a predetermined pulse width. This delayed synchronization signal is supplied to the horizontal AFC circuit 4.
水平AFC回路4と関連して水平発振器5が設けられ、
水平発振器5の出力信号が水平出力回路6に供給される
。水平出力回路6で発生した水平偏向電流が水平偏向コ
イル(図示せず)に供給される。A horizontal oscillator 5 is provided in association with the horizontal AFC circuit 4,
The output signal of the horizontal oscillator 5 is supplied to a horizontal output circuit 6. A horizontal deflection current generated by the horizontal output circuit 6 is supplied to a horizontal deflection coil (not shown).
周波数電圧変換回路7の出力電圧Vsが定電流回路8に
供給され、定電流回路8で形成される定電流が周波数電
圧変換回路7の出力電圧Vsにより制御される。この定
電流がモノマルチ2に対して遅延時間制御信号として供
給される。周波数電圧変換回路7は、モノマルチ及び積
分回路により構成される。The output voltage Vs of the frequency-voltage conversion circuit 7 is supplied to the constant current circuit 8, and the constant current generated by the constant current circuit 8 is controlled by the output voltage Vs of the frequency-voltage conversion circuit 7. This constant current is supplied to the monomulti 2 as a delay time control signal. The frequency-voltage conversion circuit 7 is composed of a monomulti and an integrating circuit.
第2図は、モノマルチの一例を示す。10及び11で夫
々示す一対のトランジスタが設けられ、トランジスタ1
0のベース及びトランジスタ11のコレクタ間にコンデ
ンサ15及び抵抗16の並列回路が挿入され、トランジ
スタ11のベース及びトランジスタ10のコレクタ間に
コンデンサ17が挿入される。トランジスタ10及び1
1のコレクタが抵抗12及び13を介して電源端子14
に夫々接続される。トランジスタ11のベース及び電源
端子14間に抵抗30が挿入される。18で示す入力端
子に同期信号Hsが供給される。この同期信号Hsが微
分回路19及びダイオード20を介してトリガー信号と
してトランジスタ11のベースに供給される。同期信号
HsO前エツジのタイミングでモノマルチがトリガーさ
れる。トランジスタ11のコレクタから出力端子21が
導出される。FIG. 2 shows an example of a monomulti. A pair of transistors designated 10 and 11 are provided, transistor 1
A parallel circuit of a capacitor 15 and a resistor 16 is inserted between the base of transistor 11 and the collector of transistor 11, and a capacitor 17 is inserted between the base of transistor 11 and the collector of transistor 10. Transistors 10 and 1
The collector of 1 is connected to the power supply terminal 14 via resistors 12 and 13.
are connected to each. A resistor 30 is inserted between the base of the transistor 11 and the power supply terminal 14. A synchronizing signal Hs is supplied to an input terminal indicated by 18. This synchronizing signal Hs is supplied to the base of the transistor 11 as a trigger signal via a differentiating circuit 19 and a diode 20. Mono multi is triggered at the timing of the front edge of the synchronization signal HsO. An output terminal 21 is led out from the collector of the transistor 11.
第3図は、第2図に示されるモノマルチの各部の波形を
示し、第3図Aが同期信号Hsである。FIG. 3 shows the waveforms of each part of the monomulti shown in FIG. 2, and FIG. 3A is the synchronization signal Hs.
同期信号Hsの前エツジで発生する負の微分パルスがト
ランジスタ11のベースに供給される。A negative differential pulse generated at the leading edge of the synchronization signal Hs is applied to the base of transistor 11.
定常状態でトランジスタ10がオフし、トランジスタ1
1がオンしており、出力信号がローレベルである。負の
微分パルスのトリガー人力が加わると、トランジスタ1
1のベース電位が下げられ、トランジスタ11のコレク
タ電位が上昇し、−瞬のうちにトランジスタ10がオン
し、トランジスタ11がオフする。この時、コンデンサ
17の両端の電圧は変わらないので、トランジスタ10
のオフ時に+Vccであったコンデンサ17の一端の電
位がトランジスタ10のオン時に0 〔V〕となるため
、コンデンサ17の他端の電位が■、t(トランジスタ
11のベース・エミッタ間電圧降下)から(VIE−V
CC)迄下がる。この後、コンデンサ17には、抵抗3
0を通じて電流が流れ、コンデンサ17及び抵抗30で
定まる時定数で、トランジスタ11のベース電圧が上昇
する。そして、トランジスタ11のベース電圧がVIE
より大きくなると、トランジスタ11がオンし、出力が
立ち下がる。第3図Bがトランジスタ11のベース電圧
の変化を示し、第3図Cが出力信号を示す。In steady state, transistor 10 is turned off and transistor 1
1 is on and the output signal is low level. When a negative differential pulse trigger human force is applied, transistor 1
The base potential of transistor 1 is lowered, the collector potential of transistor 11 is increased, and - instantaneously, transistor 10 is turned on and transistor 11 is turned off. At this time, since the voltage across the capacitor 17 does not change, the transistor 10
The potential at one end of the capacitor 17, which was +Vcc when it was off, becomes 0 [V] when the transistor 10 is on, so the potential at the other end of the capacitor 17 changes from ■, t (voltage drop between the base and emitter of the transistor 11). (VIE-V
CC). After this, the capacitor 17 is connected to the resistor 3.
Current flows through 0, and the base voltage of transistor 11 increases with a time constant determined by capacitor 17 and resistor 30. Then, the base voltage of transistor 11 is VIE
When it becomes larger, transistor 11 turns on and the output falls. FIG. 3B shows the change in the base voltage of the transistor 11, and FIG. 3C shows the output signal.
出力信号のパルス幅Tは、電源電圧+VCCの値によら
ず、コンデンサ17の容量C及び抵抗30の値Rによっ
て決定され、約0.7 RC(sec )である。The pulse width T of the output signal is determined by the capacitance C of the capacitor 17 and the value R of the resistor 30, and is approximately 0.7 RC (sec), regardless of the value of the power supply voltage +VCC.
周波数電圧変換回路7には、上述のモノマルチが設けら
れており、モノマルチの出力信号のデユーティレシオが
同期信号Hsの周波数によって変化する。このモノマル
チの出力信号が積分回路に供給され、積分回路からは、
同期信号Hsの周波数が高いほど大きな値となる出力電
圧Vsが得られる。この出力電圧Vsが定電流回路8に
供給され、定電流回路8において出力電圧Vsと対応す
る定電流iが形成される。The frequency-voltage conversion circuit 7 is provided with the above-mentioned monomulti, and the duty ratio of the output signal of the mono multi is changed depending on the frequency of the synchronization signal Hs. The output signal of this monomulti is supplied to the integrating circuit, and from the integrating circuit,
The higher the frequency of the synchronization signal Hs, the larger the output voltage Vs can be obtained. This output voltage Vs is supplied to a constant current circuit 8, and a constant current i corresponding to the output voltage Vs is formed in the constant current circuit 8.
第4図は、定電流回路8及びモノマルチ2の一例の構成
を示す。定電流回路8には、PNP型トランジスタ22
が設けられ、トランジスタ22のエミッタが抵抗23を
介して出力電圧Vsが供給される端子24に接続される
。この端子24は、抵抗25.ダイオード26及び可変
抵抗(ボリウム)27を介して接地される。ダイオード
26及び可変抵抗27の接続点とトランジスタ22のヘ
ースが接続されると共に、この接続点及び接地間にコン
デンサ28が挿入される。抵抗25.ダイオード26及
び可変抵抗27の直列回路を流れる電流と等しい定電流
iがトランジスタ22のコレクタ・エミッタ間を流れる
。FIG. 4 shows the configuration of an example of the constant current circuit 8 and the monomulti 2. The constant current circuit 8 includes a PNP transistor 22.
is provided, and the emitter of the transistor 22 is connected via a resistor 23 to a terminal 24 to which the output voltage Vs is supplied. This terminal 24 is connected to a resistor 25. It is grounded via a diode 26 and a variable resistor (volume) 27. A connection point between the diode 26 and the variable resistor 27 is connected to the heath of the transistor 22, and a capacitor 28 is inserted between this connection point and ground. Resistance 25. A constant current i, which is equal to the current flowing through the series circuit of the diode 26 and the variable resistor 27, flows between the collector and emitter of the transistor 22.
モノマルチ2は、第2図に示すモノマルチと同様に構成
されている。但し、第2図における抵抗30が接続され
ず、トランジスタ11のベース及びコンデンサ17の接
続点が定電流回路8のトランジスタ22のコレクタと接
続されている。従って、第5図Aに示す入力同期信号H
sの前エツジでトリガーパルスが供給され、第5図Bに
示すように、トランジスタ11のベース電圧がVcc下
がった後の電圧変化が直線になる。第5図Cが出力端子
21に取りだされる出力信号を示し、この出力信号のパ
ルス幅が遅延量Tdである。The monomulti 2 is constructed in the same way as the monomulti shown in FIG. However, the resistor 30 in FIG. 2 is not connected, and the connection point between the base of the transistor 11 and the capacitor 17 is connected to the collector of the transistor 22 of the constant current circuit 8. Therefore, the input synchronization signal H shown in FIG.
A trigger pulse is supplied at the front edge of s, and the voltage change after the base voltage of transistor 11 drops by Vcc becomes linear, as shown in FIG. 5B. FIG. 5C shows an output signal taken out to the output terminal 21, and the pulse width of this output signal is the delay amount Td.
コンデンサ17及びトランジスタ11のベースの接続点
の電圧■は、
V=Q/C= (i L)/C・・・00式に、(V
=V cc + t =T d )を代入すると、T
d= (Vcc−C)/ i ・・・■また、ダ
イオード26における電圧降下をVfとし、抵抗23.
25及び可変抵抗27の抵抗値を夫々R23,R25及
びR27とすれば、・・・■
0式において、(v f = v、t)とすると、ここ
で、(Vs>V、、)とすれば、
また、電圧■3が入力同期信号Hsの周波数fに比例す
るので、回路によって決定される定数kを用いて0式を
書き直せば、(R23−R25)の時に、
0式を0式に代入して、最終的にTdは、!
となる。The voltage ■ at the connection point between the capacitor 17 and the base of the transistor 11 is expressed as (V
= V cc + t = T d ), then T
d=(Vcc-C)/i... ■Also, the voltage drop across the diode 26 is Vf, and the resistor 23.
If the resistance values of 25 and variable resistor 27 are R23, R25, and R27, respectively, then...■ In equation 0, if (v f = v, t), then (Vs>V, , ). For example, since the voltage ■3 is proportional to the frequency f of the input synchronizing signal Hs, if we rewrite the equation 0 using the constant k determined by the circuit, we can change the equation 0 to the equation 0 when (R23-R25). Finally, Td is ! becomes.
可変抵抗27の抵抗値R27の値を変えることによって
、遅延時間Tdが可変され、画面上で画像を水平方向に
シフトすることができる。また、遅延時間Tdの値は、
入力同期信号の周波数fに反比例する。一方、遅延時間
Tdに対する画像のシフト量が周波数fに比例して大き
くなる。従って、抵抗値R27の変化に対する画面上の
画像のシフト量が周波数fによらず略々一定となる。By changing the resistance value R27 of the variable resistor 27, the delay time Td can be varied and the image can be shifted horizontally on the screen. Also, the value of the delay time Td is
It is inversely proportional to the frequency f of the input synchronizing signal. On the other hand, the amount of shift of the image with respect to the delay time Td increases in proportion to the frequency f. Therefore, the amount of shift of the image on the screen with respect to a change in the resistance value R27 is approximately constant regardless of the frequency f.
この発明に依れば、画像の画面上のシフト量が入力同期
信号の周波数と無関係とされるので、調整用のボリウム
の回転量とシフト量との関係が一定に保たれ、また、あ
る周波数の入力同期信号に関して画像の位置を中央に調
整した時に、異なる周波数の入力同期信号に関しても画
像が画面の略々中央に位置される。According to this invention, the amount of shift of the image on the screen is unrelated to the frequency of the input synchronizing signal, so the relationship between the amount of rotation of the adjustment volume and the amount of shift is kept constant, and When the position of the image is adjusted to the center with respect to the input synchronization signal of , the image is positioned approximately at the center of the screen also with respect to input synchronization signals of different frequencies.
第1図はこの発明の一実施例のブロック図、第2図及び
第3図はモノマルチの一例の接続図及びその動作説明に
用いる各部波形図、第4図及び第5図はモノマルチ及び
定電流回路の接続図及びその動作説明に用いる各部波形
図、第6図及び第7図は入力同期信号の周波数が異なる
時の画像シフト動作の説明に用いる波形図である。
図面における主要な符号の説明
1;同期信号の入力端子、 2,3;モノマルチ、7:
周波数電圧変換回路、 8:定電流回路。
代理人 弁理士 杉 浦 正 知
−1t’施捌
t1ンル+の一剖
第2図
息部嬢fI図 各部=直Vあ
第3図 第5図
E)マル子表呑定覧二り回7↓
第4図
第6図 第7図FIG. 1 is a block diagram of an embodiment of the present invention, FIGS. 2 and 3 are connection diagrams of an example of a monomulti and waveform diagrams of each part used to explain its operation, and FIGS. 4 and 5 are a diagram of a monomulti and The connection diagram of the constant current circuit and the waveform diagrams of various parts used to explain its operation, and FIGS. 6 and 7 are waveform diagrams used to explain the image shift operation when the frequency of the input synchronizing signal is different. Explanation of main symbols in the drawings 1; Synchronous signal input terminal, 2, 3; Mono multi, 7:
Frequency-voltage conversion circuit, 8: Constant current circuit. Agent Patent Attorney Tadashi Sugiura Tomo - 1t' Handling t1 + Anatomy 2nd Figure Breathing Section 3 Figure 5 E) Maruko table drinking list 2 times 7 ↓ Figure 4 Figure 6 Figure 7
Claims (1)
画像シフト回路において、 入力同期信号の周波数を電圧に変換する周波数電圧変換
回路と上記周波数電圧変換回路の出力電圧に応じた時間
、上記入力同期信号を遅延させる遅延回路とを備えたこ
とを特徴とする水平方向の画像シフト回路。[Claims] A horizontal image shift circuit to which horizontal synchronization signals of two or more frequencies are supplied, comprising: a frequency-voltage conversion circuit that converts the frequency of the input synchronization signal into a voltage; and an output voltage of the frequency-voltage conversion circuit. A horizontal image shift circuit comprising: a delay circuit that delays the input synchronization signal by a corresponding amount of time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61173181A JP2541191B2 (en) | 1986-07-23 | 1986-07-23 | Horizontal image shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61173181A JP2541191B2 (en) | 1986-07-23 | 1986-07-23 | Horizontal image shift circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6330071A true JPS6330071A (en) | 1988-02-08 |
JP2541191B2 JP2541191B2 (en) | 1996-10-09 |
Family
ID=15955591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61173181A Expired - Fee Related JP2541191B2 (en) | 1986-07-23 | 1986-07-23 | Horizontal image shift circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2541191B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6181082A (en) * | 1984-09-28 | 1986-04-24 | Sony Corp | Multiscanning type image receiving device |
JPS62234189A (en) * | 1986-02-28 | 1987-10-14 | 日本電気ホームエレクトロニクス株式会社 | Image phase circuit |
-
1986
- 1986-07-23 JP JP61173181A patent/JP2541191B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6181082A (en) * | 1984-09-28 | 1986-04-24 | Sony Corp | Multiscanning type image receiving device |
JPS62234189A (en) * | 1986-02-28 | 1987-10-14 | 日本電気ホームエレクトロニクス株式会社 | Image phase circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2541191B2 (en) | 1996-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4490741A (en) | Synchronization signal stabilization for video image overlay | |
US4746819A (en) | Phase shifting circuit for pulse signals | |
JPS6330071A (en) | Picture shift circuit in horizontal direction | |
US4837621A (en) | Mode discriminator for monitor | |
KR0164538B1 (en) | Circuit for generating dummy synchronization signal | |
JP2917404B2 (en) | Audio signal generator | |
US4806883A (en) | Multifrequency oscillator circuit | |
JP2956983B2 (en) | Vertical sync signal separation circuit | |
KR860002362Y1 (en) | Horizon synchronous phaser control circuit | |
JPS6042546Y2 (en) | Horizontal phase variable circuit | |
JPS6250889A (en) | Horizontal blanking pulse generation circuit | |
KR930001406Y1 (en) | Interface unit for light pen of p.c. | |
JPH01228277A (en) | Video display device | |
KR970002573Y1 (en) | Quasi-vertical synchronous control circuit of vcr | |
JPH0262592A (en) | Display control circuit | |
JP2512153B2 (en) | Sync signal separation device | |
KR910008269Y1 (en) | Horizontal moving and magnifying circuit | |
JPS60130979A (en) | Display device | |
JPS62218989A (en) | Synchronous shift circuit | |
JPS6377215A (en) | Pulse phase shifting circuit | |
JPS61109269U (en) | ||
JPH0998305A (en) | Horizontal blanking generation circuit | |
JPS60212066A (en) | Television receiver | |
JPS6014559B2 (en) | television receiver | |
JPS61295718A (en) | Variable delay device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |