JPS6329924A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6329924A JPS6329924A JP61173195A JP17319586A JPS6329924A JP S6329924 A JPS6329924 A JP S6329924A JP 61173195 A JP61173195 A JP 61173195A JP 17319586 A JP17319586 A JP 17319586A JP S6329924 A JPS6329924 A JP S6329924A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- microcrystalline silicon
- amorphous silicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract 2
- 230000008021 deposition Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000013081 microcrystal Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005284 excitation Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 34
- 238000000034 method Methods 0.000 abstract description 20
- 239000010408 film Substances 0.000 abstract description 19
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 230000003028 elevating effect Effects 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 241000511976 Hoya Species 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に低温プロ
セスで低抵抗薄膜を得る方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for obtaining a low resistance thin film using a low temperature process.
アモルファスシリコンおよびその化合物は、形成が容易
で、大面積基板上に形成可能であることから、薄膜トラ
ンジスタアレイ、イメージセンサ、薄膜圧力センサ等、
いろいろな分野で使用されてきている。Amorphous silicon and its compounds are easy to form and can be formed on large-area substrates, so they can be used for thin film transistor arrays, image sensors, thin film pressure sensors, etc.
It has been used in various fields.
例えば、スタガ構造の薄膜トランジスタは、通常第4図
に示す如く、基板201上に、ソース・ドレイン電極2
02,203、オーミック接触層204、光電変換層2
05、ゲート絶縁膜206、ゲート電極207を順次積
層した(を遣をなしている。For example, a thin film transistor with a staggered structure usually has source and drain electrodes 2 on a substrate 201, as shown in FIG.
02, 203, ohmic contact layer 204, photoelectric conversion layer 2
05, a gate insulating film 206 and a gate electrode 207 were sequentially laminated.
ここて、オーミック接触層204としては、n十型水素
化アモルファスシリコン層、光電変換層205としては
水素化アモルファスシリコン層が用いられるが、ソース
・ドレイン間の分離のためにオーミック接触層は、光電
変換層の形成に先立ち、パターニングされなければなら
ない。Here, an n-type hydrogenated amorphous silicon layer is used as the ohmic contact layer 204, and a hydrogenated amorphous silicon layer is used as the photoelectric conversion layer 205, but the ohmic contact layer is used to separate the source and drain. Prior to forming the conversion layer, it must be patterned.
従ってオーミック接触層と光電変換層は連続して形成す
ることかできないため、オーミック接触層表面の酸化あ
るいはエツチング残渣の残留などによるコンタクト不良
が発生し易いという問題があり、これか、スタガ構造の
薄膜トランジスタの実用化をはばむ原因となっていた。Therefore, since the ohmic contact layer and the photoelectric conversion layer can only be formed continuously, there is a problem that contact failure is likely to occur due to oxidation of the surface of the ohmic contact layer or residual etching residue. This was the cause of hindering its practical application.
そこで、オーミック接触層をできるだけ低抵抗化する必
要があり、この問題を解決するために、例えば、不純物
としてリン(P)を含むn生型水素化アモルファスシリ
コン層の成膜時にプラズマ励起パワーを増大させるか又
は、原料ガスのシラン(SiH4)の水素(H2)希釈
度を上げる等の方法により膜厚60〜100人のn十型
水素化マイクロクリスタルシリコン(μc−St:H)
層を形成するようにしている。しかしながらこの方法で
は、不純物のドーピング量を最大にしても得られる薄膜
の導電率はせいぜい10(0cm)”程度であり、スタ
ガ!lY4造の薄膜トランジスタのオー ミック接触層
として実用に供し得る程度のものではなかった。Therefore, it is necessary to reduce the resistance of the ohmic contact layer as much as possible. To solve this problem, for example, the plasma excitation power is increased when forming an n-type hydrogenated amorphous silicon layer containing phosphorus (P) as an impurity. or increase the hydrogen (H2) dilution of the raw material gas silane (SiH4) to form an n-type hydrogenated microcrystalline silicon (μc-St:H) with a film thickness of 60 to 100.
I try to form layers. However, with this method, even if the amount of impurity doping is maximized, the conductivity of the thin film obtained is at most about 10 (0 cm), which is a level that can be used practically as an ohmic contact layer of a staggered thin film transistor. It wasn't.
同様の問題は、薄膜圧力センサ、イメージセンサ等にお
いてもみられ、低抵抗薄膜を求める要望が高まってきて
いる。Similar problems are also seen in thin film pressure sensors, image sensors, etc., and the demand for low resistance thin films is increasing.
本発明は、前記実情に鑑みてなされたもので、低温下で
、容易に低抵抗薄膜を得ることを1」的とする。The present invention has been made in view of the above-mentioned circumstances, and one of its objectives is to easily obtain a low-resistance thin film at low temperatures.
そこで本発明では、低抵抗薄膜の形成に際しアモルファ
スシリコンよりも粒径の小さい微結晶を有するマイクロ
クリスタルシリコン層を含む薄膜を堆積する工程と、こ
れに対してレーザ光を照射する工程とを含むようにして
いる。Therefore, in the present invention, when forming a low-resistance thin film, the process includes a step of depositing a thin film including a microcrystalline silicon layer having microcrystals with a grain size smaller than that of amorphous silicon, and a step of irradiating the thin film with a laser beam. There is.
本発明者らは粒径の小さいマイクロクリスタルシリコン
層にレーザ光を照射することにより、結晶粒径が大幅に
増大することを発見した。The present inventors have discovered that by irradiating a microcrystalline silicon layer with a small grain size with laser light, the crystal grain size can be significantly increased.
本発明は、これに着目してなされたもので、例えばプラ
ズマパワーを大きくしたプラズマCVD法によりマイク
ロクリスタルシリコン層を含むアモルファスシリコン層
を堆積し、これに対して、レーザアニールを行なうこと
により、アモルファスシリコンの再結晶をはかり、結晶
粒径の極めて大きいアモルファスシリコン層を得ること
が可能となる。このようにして容易に低抵抗のアモルフ
ァスシリコン層を得ることができる。The present invention has been made with this in mind. For example, an amorphous silicon layer including a microcrystalline silicon layer is deposited by a plasma CVD method with increased plasma power, and then an amorphous silicon layer is deposited by laser annealing. By recrystallizing silicon, it becomes possible to obtain an amorphous silicon layer with an extremely large crystal grain size. In this way, an amorphous silicon layer with low resistance can be easily obtained.
以下、本発明実施例の低抵抗薄膜の形成方法について説
明する。Hereinafter, a method for forming a low resistance thin film according to an embodiment of the present invention will be explained.
まず、第1図(a)に示す如く、ガラス基板100上に
プラズマCVD法により膜厚700人のアモルファスン
リコンp層101を堆積する。First, as shown in FIG. 1(a), an amorphous silicon p layer 101 having a thickness of 700 nm is deposited on a glass substrate 100 by plasma CVD.
次いで、第1図(b)に示す如く、プラズマCVD法に
より膜厚2300人のマイクロクリスタルンリコン(μ
c−5i)n層102を堆積する。Next, as shown in FIG. 1(b), a microcrystalline recon (μ
c-5i) Deposit n-layer 102.
この層は不純物としてリン(P)を含むものとする。This layer is assumed to contain phosphorus (P) as an impurity.
この後、第1図(c)に示す如く、フッ化クリプトン(
KrF)エキシマレーザを使用し、レーザ光(λ−24
9nm、Powe r−124mJ/cm2)を該マイ
クロクリスタルシリコンn層102に対して照射する。After this, as shown in Figure 1(c), krypton fluoride (
KrF) excimer laser is used, and laser light (λ-24
The microcrystalline silicon n-layer 102 is irradiated with 9 nm and power of 124 mJ/cm2.
このときの照射回数と、マイクロクリスタルシリコンn
層の抵抗値との関係を第2図に示す。この図からも明ら
かなように、レーザ光の照射前に導電率が10(0cm
)−’程度であったものが、レーザ光の照射により50
(0cm)”に上昇し、3〜4回照射すると62.5(
0cm)−1を得ることができた。The number of irradiations at this time and the microcrystal silicon n
The relationship with the resistance value of the layer is shown in FIG. As is clear from this figure, the conductivity was 10 (0 cm) before laser light irradiation.
)-', but due to laser light irradiation, it became 50
(0cm)" and after irradiating 3 to 4 times it reaches 62.5 (
0 cm)-1 could be obtained.
上述の如く、本発明の方法によれば、基板温度を上昇せ
しめることなく低温下で極めて容易に低抵抗薄膜を得る
ことができる。As described above, according to the method of the present invention, a low-resistance thin film can be obtained extremely easily at low temperatures without increasing the substrate temperature.
このようにして、低抵抗薄膜を形成した後、フォトリソ
法により、所望の形状にパターニングすると共に、電極
パターンを形成し、圧力センサの歪ゲージに使用するこ
ともできる。After forming a low-resistance thin film in this way, it can be patterned into a desired shape by photolithography, and an electrode pattern can also be formed thereon to be used as a strain gauge for a pressure sensor.
この方法では、感圧抵抗層としてのマイクロクリスタル
シリコンn層を低抵抗化することかできるため、薄くす
ることができ、パターン精度を1島めることかできる。In this method, the resistance of the microcrystalline silicon n-layer as a pressure-sensitive resistance layer can be reduced, so that it can be made thinner and the pattern accuracy can be reduced by one layer.
また)H度特性も向上し、信頼性の高い薄膜圧力センサ
を提供することが可能となる。Furthermore, the H degree characteristics are also improved, making it possible to provide a highly reliable thin film pressure sensor.
次に、本発明の他の実施例として、スタガ型の薄膜トラ
ンジスタの製造方法について説明する。Next, as another embodiment of the present invention, a method for manufacturing a staggered thin film transistor will be described.
第3図(a)乃至Cl0)は、液晶を用いた表示パネル
の駆動用の薄膜トランジスタの製造工程を示す図である
。FIGS. 3(a) to Cl0) are diagrams showing the manufacturing process of a thin film transistor for driving a display panel using liquid crystal.
まず、第3図(a)に示す如く、NA−40と相称され
ているHOYA製の無アルカリガラスからなる透光性の
基板1上に、RFスパッタ法により膜厚2000人の黒
色の酸化タンタル(TaOX、x<2.5)膜2′を堆
積する。このときの堆積条件は、ターゲットとして五酸
化タンタルを使用すると共に、アルゴン(Ar)の圧力
5×10=Torr、印加電力500W、基板温度35
0°CIO分間とした。このようにして堆積された遮光
膜としての酸化タンタル膜の波長550nmにおける透
過率は2%であった。First, as shown in FIG. 3(a), a black tantalum oxide film with a thickness of 2,000 yen was deposited on a transparent substrate 1 made of alkali-free glass made by HOYA, also known as NA-40, by RF sputtering. (TaOX, x<2.5) film 2' is deposited. The deposition conditions at this time were: tantalum pentoxide was used as a target, argon (Ar) pressure was 5 x 10 Torr, applied power was 500 W, and substrate temperature was 35
The duration was 0°CIO minutes. The transmittance of the tantalum oxide film as a light shielding film deposited in this way at a wavelength of 550 nm was 2%.
次いで、第1図(b)に示す如く、ソース・ドレイン電
極及びソースバスの逆パターンヲモつフォトマスクを用
いて、通常のフォトリソグラフィー工程により遮光膜2
としての前記酸化タンタル膜2′のパターニングを行な
う。エッチャントとしては、フッ化水素酸(HF):水
(H20)−1:10のフッ化水素酸水溶液を用いた。Next, as shown in FIG. 1(b), a light shielding film 2 is formed by a normal photolithography process using a photomask with a reverse pattern of the source/drain electrodes and the source bus.
Then, the tantalum oxide film 2' is patterned. As the etchant, a hydrofluoric acid aqueous solution of hydrofluoric acid (HF):water (H20)-1:10 was used.
続いて、第3図(C)に示す如く、DCスパッタ法によ
り、透明導電膜として酸化インジウム錫(ITO)層3
′を2000人堆積する。このときのスパッタ条件は酸
素分圧8X10−5Torr、酸素(02)+アルゴン
(Ar)の混合ガスの圧力5X10−3Torr、直流
(D C)電流0. 8A、基板温度300°C1堆積
時間10分とした。Subsequently, as shown in FIG. 3(C), an indium tin oxide (ITO) layer 3 is formed as a transparent conductive film by DC sputtering.
' Deposit 2000 people. The sputtering conditions at this time were an oxygen partial pressure of 8 x 10-5 Torr, a mixed gas pressure of oxygen (02) + argon (Ar) of 5 x 10-3 Torr, and a direct current (DC) current of 0. 8A, substrate temperature 300° C., and deposition time 10 minutes.
この膜のシート抵抗ρSは10Ω/口であった。The sheet resistance ρS of this film was 10Ω/mouth.
次にプラズマCVD法により、第3図(d)に示す如く
マイクロクリスタルシリコンn中層(n” μc−S
i)4’ を30OA堆積した。このときの堆積条件は
次表に示す如くである。このようにして形成されたマイ
クロクリスタルシリコンn中層の抵抗率ρは0.5Ωc
mであった。Next, using the plasma CVD method, a microcrystalline silicon n medium layer (n" μc-S
i) 30OA of 4' was deposited. The deposition conditions at this time are as shown in the following table. The resistivity ρ of the microcrystalline silicon n middle layer formed in this way is 0.5Ωc
It was m.
この後、第3図(e)に示す如く、フッ化クリプトンエ
キシマレーザを用いて、波長249nmのレーザ光を該
マイクロクリスタルシリコンn中層に照射してレーザア
ニールし、低抵抗化する。Thereafter, as shown in FIG. 3(e), a krypton fluoride excimer laser is used to irradiate the microcrystalline silicon n middle layer with a laser beam having a wavelength of 249 nm for laser annealing, thereby reducing the resistance.
この後、0MR85と相称されている東京応化型のネガ
レジストを塗布後、基板裏面より露光し、前記酸化タン
タル膜のパターン2に対して自己整合的にレジストパタ
ーンを形成し、これをマスクとしてエンチングを行ない
ソース・ドレイン電極3a、3bおよびソースバスのパ
ターンを形成すると共に、オーミック接触層としてのマ
イクロクリスタルシリコンn中層4′を形成する。この
ときマイクロクリスタルシリコンn中層のエツチングに
はフン化水素酸(HF):硝酸(HNO3)酢酸(CH
3C00H)−1: 20 : 30の混合液を用いた
。(第3図(f))
この後、第3図(f)に示す如く、プラズマCVD法に
より、膜厚2500人のアモルファスシリコン(a−5
i)層5′堆積する。(堆積条件は下表に示す。)
続いて、第3図(g)に示す如く、プラズマCVD法に
より膜厚2500人の窒化シリコン(SiNx)層6′
を堆積する。(堆積条件は下*2.500ppm H
2ベース
更に、第3図(i)に示す如く、電子ビーム蒸11法に
より膜厚3000人のアルミニウム層7′を堆積する。After that, after applying a Tokyo Ohka type negative resist commonly known as 0MR85, the substrate is exposed from the back side to form a resist pattern in a self-aligned manner with respect to the tantalum oxide film pattern 2, and this is used as a mask for etching. By doing so, patterns of source/drain electrodes 3a, 3b and a source bus are formed, and a microcrystalline silicon n medium layer 4' as an ohmic contact layer is formed. At this time, the etching of the microcrystal silicon n middle layer is carried out using hydrofluoric acid (HF), nitric acid (HNO3), acetic acid (CH
A mixed solution of 3C00H)-1:20:30 was used. (Fig. 3(f)) After this, as shown in Fig. 3(f), amorphous silicon (a-5
i) Deposit layer 5'. (The deposition conditions are shown in the table below.) Next, as shown in FIG. 3(g), a silicon nitride (SiNx) layer 6' with a thickness of 2,500 yen was deposited using the plasma CVD method.
Deposit. (Deposition conditions are below*2.500ppm H
Further, as shown in FIG. 3(i), an aluminum layer 7' having a thickness of 3,000 wafers is deposited by the electron beam evaporation method.
この後、第3図(j)に示す如く、フォトリソグラフィ
ー工程により、レジストパターンを形成し、これを用い
て不要な該アルミニウム層7′をエツチングし、ゲート
電極7を形成する。Thereafter, as shown in FIG. 3(j), a resist pattern is formed by a photolithography process, and the unnecessary portion of the aluminum layer 7' is etched using this resist pattern to form the gate electrode 7.
そして最後に、このゲート電極7をマスクとして下層の
窒化シリコン層6′、アモルファスンリコン層5′マイ
クロクリスタルシリコン層4′を5%の酸素を含有した
テトラフルオルメタン(CFa)を用いたドライエツチ
ングにより選択的に除去し、ゲート絶縁膜6、光電変換
層5、オーミック接触層4のパターンを得、第3図(k
)および(Ω)に示す如く、スタガ型の薄膜トランジス
タが完成する。第3図(k)は第3図(Ω)のA−A断
面図である。Finally, using this gate electrode 7 as a mask, the underlying silicon nitride layer 6', amorphous silicon layer 5', and microcrystalline silicon layer 4' are dried using tetrafluoromethane (CFa) containing 5% oxygen. The gate insulating film 6, photoelectric conversion layer 5, and ohmic contact layer 4 were selectively removed by etching to obtain patterns, as shown in FIG.
) and (Ω), a staggered thin film transistor is completed. FIG. 3(k) is a sectional view taken along line AA in FIG. 3(Ω).
このようにして、オーミック接触層の形成に際しマイク
ロクリスタルシリコンn十層をレーザ光によってアニー
ルし、低抵抗化をはかることにより、極めて特性の良好
なスタガ構造の薄膜トランジスタを得ることができる。In this way, when forming the ohmic contact layer, the microcrystalline silicon layer is annealed with laser light to reduce the resistance, thereby making it possible to obtain a staggered thin film transistor with extremely good characteristics.
すなわち、従来、スタガ構造の薄膜トランジスタは、オ
ーミンク接触層と光電変換層を連続して形成することが
できないため表面の酸化あるいはエンチング残liの桟
留などによるコンタクト不良か発生し易く実用化はされ
ていなかったのに対し、本発明では、この問題を、表面
抵抗の小さいマイクロク、リスタルシリコンn十層を出
発材料とし、これをアニールすることにより更に低抵抗
化したちのをオーミック接触層として用いることにより
、実用化か可能となった。In other words, in conventional thin film transistors with a staggered structure, it is not possible to continuously form an ohmink contact layer and a photoelectric conversion layer, so contact failures are likely to occur due to oxidation of the surface or retention of etched residual lithium, and this has not been put into practical use. In contrast, in the present invention, this problem is solved by starting with a microcrystalline silicon n layer with low surface resistance, which is annealed to further reduce the resistance, and then used as an ohmic contact layer. This made it possible to put it into practical use.
またこの方法では、使用するマスクは、遮光膜のパター
ニング用および、ゲート電極のパターニング用の2枚の
みである。ソース・ドレイン電極は、すなわち基数側か
らの露光により遮光膜のパターンに対して自己整合的に
形成され、また、ゲート絶縁膜6、光電変換層5、オー
ミック接触層4は、ゲート電極のパターンと同一マスク
でパターニングされる。Further, in this method, only two masks are used, one for patterning the light shielding film and the other for patterning the gate electrode. The source/drain electrodes are formed in a self-aligned manner with respect to the pattern of the light shielding film by exposure from the radix side, and the gate insulating film 6, photoelectric conversion layer 5, and ohmic contact layer 4 are formed with the pattern of the gate electrode. Patterned with the same mask.
このように、マスク数が低減されることによる工程の簡
略化が行なわれるのみならず、本発明の方法によれば形
成された薄膜トランジスタアレイは高精度で信頼性の高
いものとなっている。In this way, not only is the process simplified by reducing the number of masks, but also the thin film transistor array formed by the method of the present invention has high precision and high reliability.
なお、実施例では、薄膜圧力センサ、薄膜トランジスタ
について説明したが、他の半導体デバイスにも適用可能
であることはいうまでもない。Note that in the embodiments, a thin film pressure sensor and a thin film transistor have been described, but it goes without saying that the present invention is also applicable to other semiconductor devices.
また、使用するレーザについても、フッ化クリプトンエ
キシマレーザの他、フッ化アルゴン(ArF)エキシマ
レーザ、塩化キセノン(XeCΩ)エキシマレーザ、Y
AGレーザ、CW−Arレーザ等、他のレーザを用いて
もよい。In addition to the krypton fluoride excimer laser, the lasers used include argon fluoride (ArF) excimer laser, xenon chloride (XeCΩ) excimer laser, and Y
Other lasers such as an AG laser or a CW-Ar laser may also be used.
以上説明してきたように、本発明の方法によれば、マ、
イク口クリスタルシリコンに対してレーザアニールを施
すことによって低抵抗の薄膜を形成するようにしている
ため、低温下で極めて容易に導電率の高い薄膜を得るこ
とができる。As explained above, according to the method of the present invention,
Since a thin film with low resistance is formed by subjecting the crystal silicon to laser annealing, a thin film with high conductivity can be obtained extremely easily at low temperatures.
第1図(a)乃至(c)は、本発明実施例の低抵抗薄膜
の形成工程を示す図、第2図は同形成工程における薄膜
の導電率とレーザ光照射回数との関係を示す図、第3図
(a)乃至(1)は、本発明の他の実施例を示す図、第
4図は、従来のスタガ構造の薄膜トランジスタを示す図
である。
1.100,201−・・基板、2・・・遮光膜、3a
。
202・・・ソース電極、3b、203・・・ドレイン
電極、4,204・・・オーミック接触層、5,205
・・・充電変換層、6,206・・・ゲート絶縁膜、7
゜207・・・ゲート電極、101・・・アモルファス
シリコ22層、102・・・マイクロクリスタルシリコ
ンn層。
Conductivity (7(0cm)−’第3図
(f)FIGS. 1(a) to (c) are diagrams showing the process of forming a low-resistance thin film according to an embodiment of the present invention, and FIG. 2 is a diagram showing the relationship between the conductivity of the thin film and the number of laser beam irradiations in the same formation process. , FIGS. 3(a) to 3(1) are diagrams showing other embodiments of the present invention, and FIG. 4 is a diagram showing a conventional staggered structure thin film transistor. 1.100,201--Substrate, 2...Light-shielding film, 3a
. 202... Source electrode, 3b, 203... Drain electrode, 4,204... Ohmic contact layer, 5,205
... Charge conversion layer, 6,206 ... Gate insulating film, 7
゜207... Gate electrode, 101... 22 layers of amorphous silicon, 102... Microcrystalline silicon n layer. Conductivity (7 (0cm)-'Figure 3 (f)
Claims (2)
i)層を含むアモルファスシリコン層を堆積せしめる堆
積工程と、 前記アモルファスシリコン層に対し、レーザ光を照射す
ることにより、再結晶せしめるアニール工程と を含むことを特徴とする半導体装置の製造方法。(1) Microcrystal silicon (μc-S) on the substrate
i) a deposition step of depositing an amorphous silicon layer including the layer; and an annealing step of recrystallizing the amorphous silicon layer by irradiating the amorphous silicon layer with laser light.
の形成を助長せしむべくプラズマ励起パワーを増大させ
るようにしたプラズマCVD工程であることを特徴とす
る特許請求の範囲第(1)項記載の半導体装置の製造方
法。(2) The semiconductor according to claim 1, wherein the deposition step is a plasma CVD step in which plasma excitation power is increased to promote the formation of a microcrystalline silicon layer. Method of manufacturing the device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61173195A JPS6329924A (en) | 1986-07-23 | 1986-07-23 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61173195A JPS6329924A (en) | 1986-07-23 | 1986-07-23 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6329924A true JPS6329924A (en) | 1988-02-08 |
Family
ID=15955858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61173195A Pending JPS6329924A (en) | 1986-07-23 | 1986-07-23 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6329924A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994022173A1 (en) * | 1993-03-23 | 1994-09-29 | Tdk Corporation | Solid state imaging device and process for production thereof |
US5982460A (en) * | 1996-06-25 | 1999-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display |
US6115088A (en) * | 1996-09-04 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US6500704B1 (en) | 1995-07-03 | 2002-12-31 | Sanyo Electric Co., Ltd | Semiconductor device, display device and method of fabricating the same |
JP2005202026A (en) * | 2004-01-14 | 2005-07-28 | Ricoh Co Ltd | Cleaning apparatus, cleaning method, process cartridge and image forming apparatus |
WO2019101300A1 (en) * | 2017-11-21 | 2019-05-31 | Iris Industries Sa | Short-wave infrared detector array and fabrication methods thereof |
-
1986
- 1986-07-23 JP JP61173195A patent/JPS6329924A/en active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994022173A1 (en) * | 1993-03-23 | 1994-09-29 | Tdk Corporation | Solid state imaging device and process for production thereof |
US5574293A (en) * | 1993-03-23 | 1996-11-12 | Tdk Corp. | Solid state imaging device using disilane |
US5591988A (en) * | 1993-03-23 | 1997-01-07 | Tdk Corporation | Solid state imaging device with low trap density |
US6500704B1 (en) | 1995-07-03 | 2002-12-31 | Sanyo Electric Co., Ltd | Semiconductor device, display device and method of fabricating the same |
US5982460A (en) * | 1996-06-25 | 1999-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display |
US7542103B2 (en) | 1996-06-25 | 2009-06-02 | Semiconductor Energy Laboratory | Electro-optical device |
US6246453B1 (en) | 1996-06-25 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US6914260B2 (en) | 1996-06-25 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US7206053B2 (en) | 1996-06-25 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US7046313B2 (en) | 1996-09-04 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a source line formed on interlayer insulating film having flattened surface |
US7023502B2 (en) | 1996-09-04 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-shielded thin film transistor |
US6115088A (en) * | 1996-09-04 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7646022B2 (en) | 1996-09-04 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7863618B2 (en) | 1996-09-04 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8536577B2 (en) | 1996-09-04 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8586985B2 (en) | 1996-09-04 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2005202026A (en) * | 2004-01-14 | 2005-07-28 | Ricoh Co Ltd | Cleaning apparatus, cleaning method, process cartridge and image forming apparatus |
JP4493005B2 (en) * | 2004-01-14 | 2010-06-30 | 株式会社リコー | Image forming apparatus and cleaning method thereof |
WO2019101300A1 (en) * | 2017-11-21 | 2019-05-31 | Iris Industries Sa | Short-wave infrared detector array and fabrication methods thereof |
US11133349B2 (en) | 2017-11-21 | 2021-09-28 | Iris Industries Sa | Short-wave infrared detector array and fabrication methods thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
US6259120B1 (en) | Semiconductor device and method for fabricating the same | |
KR100344846B1 (en) | Thin Film Transistor and the same method | |
KR101282397B1 (en) | Wiring for display device, thin film transistor array panel comprising the wiring and method for manufacturing the same | |
JP2007212699A (en) | Reflective tft substrate and method for manufacturing same | |
JPH1093102A (en) | Method of manufacture thin-film transistor | |
JPH0688973A (en) | Transparent electric conductive film, semiconductor device using the same, and its production | |
JP2007173489A (en) | Tft substrate and method of manufacturing the same | |
JP4996789B2 (en) | Method for forming wiring contact structure and method for manufacturing thin film transistor substrate | |
US20050085020A1 (en) | Semiconductor device and method for fabricating the same | |
JPH0311744A (en) | Manufacture of thin film transistor | |
JPH03244136A (en) | Manufacture of thin-film transistor | |
KR0171648B1 (en) | Thin film device and method of producing the same | |
JPH05160153A (en) | Manufacture of semiconductor device | |
JPS6329924A (en) | Manufacture of semiconductor device | |
JPH11264995A (en) | Manufacture of liquid crystal display device | |
KR100997963B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
JPH05113580A (en) | Production of active matrix substrate | |
JP2644743B2 (en) | Manufacturing method of liquid crystal display device | |
JP2692914B2 (en) | Method for manufacturing thin film transistor | |
KR101599280B1 (en) | Method of fabricating an array substrate | |
JPH0719890B2 (en) | Method of manufacturing thin film transistor | |
JPS6329977A (en) | Manufacture of thin-film transistor | |
JPH1195239A (en) | Production of liquid crystal display device | |
JP3392557B2 (en) | Processing method of aluminum wiring |