JPS63293616A - Power supply control system - Google Patents
Power supply control systemInfo
- Publication number
- JPS63293616A JPS63293616A JP62130598A JP13059887A JPS63293616A JP S63293616 A JPS63293616 A JP S63293616A JP 62130598 A JP62130598 A JP 62130598A JP 13059887 A JP13059887 A JP 13059887A JP S63293616 A JPS63293616 A JP S63293616A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- supply control
- signal
- mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 101000742346 Crotalus durissus collilineatus Zinc metalloproteinase/disintegrin Proteins 0.000 description 1
- 101000872559 Hediste diversicolor Hemerythrin Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
この発明は、複数電源の制御を電源制御装置で行い、そ
の内容をマイクロプロセッサによってディスプレイ装置
に表示して電源の監視を行う際に、電源制御装置に接続
されない電源の状態情報をディスプレイ装置に表示しな
いようにするため、電源に接続有無を表す搭載信号を出
力する回路を設けた構造とし、この搭載信号によって状
態情報を表示するようにする。[Detailed Description of the Invention] [Summary] The present invention provides a method for controlling multiple power supplies by a power supply control device, and when monitoring the power supplies by displaying the contents on a display device using a microprocessor. In order to prevent the display device from displaying the status information of the power source that is not connected to the power source, the structure includes a circuit that outputs a mounting signal indicating whether or not it is connected to the power source, and the status information is displayed using this mounting signal.
この発明は電源制御方式に係り、特に複数の電源が電源
制御装置に接続されたシステムの電源制御方式に関する
ものである。The present invention relates to a power supply control method, and particularly to a power supply control method for a system in which a plurality of power supplies are connected to a power supply control device.
電子計算機システムは、中央処理装置、入出力制御装置
、磁気制御装置、各種入出力装置等から構成されている
。これら、装置の電源は電源制御装置で電源の投入及び
切断の制御が行われる。この電源の状態は、マイクロプ
ロセッサによって監視されている。An electronic computer system is composed of a central processing unit, an input/output control device, a magnetic control device, various input/output devices, and the like. The power supply of these devices is controlled by a power supply control device to turn on and off the power. The status of this power supply is monitored by the microprocessor.
このシステムにおいて、各電源接続の有無を容易に検出
できる電源制御方式が必要とされている。In this system, there is a need for a power supply control method that can easily detect the presence or absence of each power supply connection.
第４図は従来の電源制御装置を示すブロック図である。 FIG. 4 is a block diagram showing a conventional power supply control device.
電源制御装置２０は、マイクロプロセッサ（以後ＭＰＵ
と記す）３と、トライステートバッファ４と、フリップ
フロップ回路（以後ＦＦ回路と記す）５と、コネクタ２
−１〜２−３と、コネクタ２−１〜２−２からのアラー
ム信号とを入力するアンド回路１１と、このアンド回路
１１からの信号とコネクタ２−３からのアラーム信号＾
ＬＭ３を受信するレシーバ６と、？ＩＰＩＪ ３のプロ
グラムを格納するＲＯＭ ７と、制御データを格納する
ＲＡＭ ８と、ＲＯＭ ７及びＲＡＭ８の読取り／書込
みタイミングを司るタイミング回路９とで構成されてい
る。The power supply control device 20 includes a microprocessor (hereinafter referred to as MPU).
) 3, a tri-state buffer 4, a flip-flop circuit (hereinafter referred to as FF circuit) 5, and a connector 2.
-1 to 2-3 and an AND circuit 11 that inputs alarm signals from connectors 2-1 to 2-2, and a signal from this AND circuit 11 and an alarm signal from connector 2-3.
Receiver 6 receives LM3 and ? It is composed of a ROM 7 that stores the IPIJ 3 program, a RAM 8 that stores control data, and a timing circuit 9 that controls read/write timing of the ROM 7 and RAM 8.
ＭＰｔｌ ３は電源の接続状態即ち、状態情報を表示す
るディスプレイ装置ｌＯと打鍵盤１４とが接続されてい
る。The MPtl 3 is connected to a keyboard 14 and a display device 1O that displays power supply connection status, ie, status information.
コネクタ２−１〜２−３に電源１−１〜１−３がそれぞ
れ接続され、電源１−１〜１−３に負荷１２が接続され
ている。Power supplies 1-1 to 1-3 are connected to the connectors 2-1 to 2-3, respectively, and a load 12 is connected to the power supplies 1-1 to 1-3.
電源を作動°させるには、ＭＰＵ ３はタイミング回路
９を読取りとしてＩ？Ａ？ｌ ８の内容を順次読取り、
その内容をＦＦ回路５に格納する。例えば電源１−１を
ＯＮにする場合、トライステートバッフ１４を介して電
源１−１の論理”１′をＦＦ回路５に入力し、ＦＦ回路
５は論理゛１°をコネクタ２−１を介して電源１−１に
出力する。To activate the power supply, the MPU 3 reads the timing circuit 9 as I? A? l Read the contents of 8 sequentially,
The contents are stored in the FF circuit 5. For example, when turning on the power supply 1-1, the logic "1" of the power supply 1-1 is input to the FF circuit 5 through the tristate buffer 14, and the FF circuit 5 inputs the logic "1" through the connector 2-1. and outputs to power supply 1-1.
この論理°１゛ を受けた電源１−１はＯＮとなる。電
源１−２及び電源１−３も同様にＯＮとする。電源１−
１は、ＭＰＵ ３へ電源１−１のアラーム（例えば低電
圧アラーム、過電流アラーム）を報告するためのアラー
ム信号線を持っている。このアラーム信号は正常状態で
は論理゛０°、異常状態では論理゛１゛ になるように
構成されている。第４図の負荷は最大構成時の負荷を示
しており、電源１−１ 、１−２を並列運転して負荷へ
−３，６ｖを供給している。ここで負荷が最大構成でな
い場合、電源１−１で十分足りるとすれば、電源１−２
はオプション化が可能である。The power supply 1-1 that receives this logic °1 is turned on. Power supplies 1-2 and 1-3 are also turned on in the same way. Power supply 1-
1 has an alarm signal line for reporting alarms (eg, low voltage alarm, overcurrent alarm) of the power supply 1-1 to the MPU 3. This alarm signal is configured to be a logic "0" in a normal state and a logic "1" in an abnormal state. The load in FIG. 4 shows the load in the maximum configuration, and the power supplies 1-1 and 1-2 are operated in parallel to supply -3 and 6V to the load. If the load is not the maximum configuration here, and if power supply 1-1 is sufficient, power supply 1-2
can be made optional.
ところで並列運転を行っている場合、過電流アラームは
、並列運転を行っている全ての過電流アラームのアンド
でアラーム検出を行っている。しかし電源１−２をその
ままオプション化すると、電源１−１が過電流アラーム
になった場合、レシーバ６のＡＬＭ２信号線が論理゛１
゛ になる。このアラーム信号はトライステートバッフ
ァ４及びＭＰＵ ３を介してディスプレイ装置１０に電
源１−２があたかもアラーム状態にあるように表示され
てしまう。By the way, when parallel operation is being performed, the overcurrent alarm is detected by ANDing all the overcurrent alarms that are being operated in parallel. However, if power supply 1-2 is made into an option as is, when power supply 1-1 becomes an overcurrent alarm, the ALM2 signal line of receiver 6 will be set to logic 1.
It becomes ゛. This alarm signal is displayed on the display device 10 via the tri-state buffer 4 and MPU 3 as if the power supply 1-2 is in an alarm state.
上記したように、コネクタに電源１−２が接続されてな
いにもかかわらず、電源１−２がアラームを発生してい
るように表示される。またＡ／Ｄコンバータ１３を介し
て得られる電源１−２の電圧値は電源１−１と並列運転
されているため、トライステートバッファ４及びＭＰＵ
３を介してディスプレイ装置１０にあたかも電源１−
２の電圧値のように表示されてしまう。As described above, even though the power source 1-2 is not connected to the connector, it is displayed as if the power source 1-2 is generating an alarm. Furthermore, since the voltage value of the power supply 1-2 obtained via the A/D converter 13 is operated in parallel with the power supply 1-1, the voltage value of the power supply 1-2 obtained through the A/D converter 13 is
3 to the display device 10 as if the power supply 1-
The voltage value will be displayed as 2.
電源がオプション化やコストダウンによって削減された
場合、ｎｐｕは、電源接続の有無を判断する判断手段を
もたないため、接続されてない電源があたかも接続され
たように、電源の状態情報（よディスプレイ装置に表示
される。したがって、保守時にこの短絡コネクタを捜し
無接続電源を見いだす必要があり、工数を要するばかり
でなく、作業に誤りが無いことを要求されるという問題
がある。When power supplies are reduced due to options or cost reductions, the NPU does not have a means of determining whether the power supply is connected or not, so the power supply status information (such as Therefore, during maintenance, it is necessary to search for this shorted connector and find the unconnected power supply, which not only requires a lot of man-hours, but also requires the work to be error-free.
この発明は、従来の上記した状況から、電源の状態情報
が容易に表示され、しかも無接続電源が容易に検出でき
る電源制御方式を提供することを目的とするものである
。SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply control system in which power supply status information can be easily displayed and an unconnected power supply can be easily detected in view of the above-mentioned conventional situation.
（問題点を解決するための手段）
この発明は第１図原理図に示すように、各電源１−１〜
１−ｎに、コネクタ２−１〜２−ｎとの接続有無を示す
搭載信号を出力する搭載信号回路１−１−１〜１−１−
ｎを設け、電源制御装置２に搭載信号を受信するレシー
バ６−１を設けた構成とする。(Means for solving the problem) As shown in the principle diagram of FIG.
On-board signal circuits 1-1-1 to 1-1- that output on-board signals indicating the presence or absence of connection with connectors 2-1 to 2-n to 1-n.
n is provided, and the power supply control device 2 is provided with a receiver 6-1 that receives the mounting signal.
搭載信号即ち、電源接続の有無信号は、レシーバ６−１
及びトライステートバッファ４を介して読み出されてい
るので、？ｉＰＵ ３はこの内容を見て電源の状態情報
を表示する。したがって、接続されてない端子の状Ｂ情
報は表示されず、容易に電源の接続状態の把握が可能に
なる。The onboard signal, that is, the power connection presence/absence signal is sent to the receiver 6-1.
and is read out via tri-state buffer 4, so ? The iPU 3 looks at this content and displays power status information. Therefore, the status B information of unconnected terminals is not displayed, making it possible to easily grasp the connection status of the power supply.
第２図は本発明の電源制御方式を示す一実施例のブロッ
ク図であり、第３図と同一個所は同符合を用い、その説
明も省略する。従来と異なる個所は、電源１−１〜１−
３に搭載信号即ち、コネクタｌ−１〜１−３に電源が接
続された否やを表す信号を出力する搭載信号回路１−Ｌ
ｌ〜１−Ｌ３を設けである点と、電源制御装置２に搭載
信号を受信するレシーバ６−１を設けたことである。FIG. 2 is a block diagram of an embodiment of the power supply control system of the present invention, and the same parts as in FIG. The difference from the conventional one is the power supply 1-1 to 1-
3, an onboard signal circuit 1-L that outputs an onboard signal, that is, a signal indicating whether or not the power supply is connected to the connectors l-1 to 1-3;
1 to 1-L3 are provided, and the power supply control device 2 is provided with a receiver 6-1 for receiving the mounting signal.
搭載信号回路例えば１−１−１は電源１−１が接続され
ると、つまり電ａ１−１がコネクタ２−１ と接続され
ると、接地電圧（論理゛Ｏ°）を出力する。The mounted signal circuit 1-1-1, for example, outputs a ground voltage (logical 0°) when the power supply 1-1 is connected, that is, when the power supply a1-1 is connected to the connector 2-1.
この搭載信号回路１−ＬＬはコネクタ２−１を介してレ
シーバ６−１へ導かれる信号線およびコネクタ２−１を
介して接地される信号線とを短絡するべく構成されてい
る。この搭載信号はレシーバ６−１及びトライステート
バッファ４を介して読み出すことができる。したがって
、コネクタ２−２に電源が接続されないシステムの状態
情報をチェックする場合、ＭｐＵ ３はレシーバ６−１
を介して搭載信号を読み込み、搭載信号が論理゛０°の
場合、電源の状態情報を表示する。This mounted signal circuit 1-LL is configured to short-circuit a signal line led to the receiver 6-1 via the connector 2-1 and a signal line grounded via the connector 2-1. This loaded signal can be read out via the receiver 6-1 and the tri-state buffer 4. Therefore, when checking the status information of a system in which power is not connected to the connector 2-2, the MpU 3 is connected to the receiver 6-1.
The onboard signal is read through the onboard signal, and when the onboard signal is logic 0°, the power status information is displayed.
例えば、第３図に示すように電源の状態情報が表示され
る。即ち、電源１−１１名称−３．６Ｖ、電圧値−３，
６００Ｖ、アラーム状態ＡＬＭＩであり、接続されない
コネクタ２−２−１の電源１−２は表示されないものと
なる。For example, power status information is displayed as shown in FIG. That is, power supply 1-11 name -3.6V, voltage value -3,
600V, alarm state ALMI, and the power supply 1-2 of the unconnected connector 2-2-1 is not displayed.
以上の説明から明らかなように、この発明によれば、接
続されない電源の状態情報は表示されず、保守時に電源
無接続のコネクタを捜す必要もなく効率が向上するとと
もに、作業の信頼性を高める上できわめて有効な効果を
発揮する。As is clear from the above description, according to the present invention, status information of unconnected power supplies is not displayed, and there is no need to search for unconnected power supply connectors during maintenance, improving efficiency and increasing work reliability. It has an extremely effective effect on the above.
第１図は本発明の原理図、
第２図は本発明の電源制御方式を示す一実施例のブロッ
ク図、
第３図は本発明の表示内容を示す模式図、第４図は従来
の電源制御方式を示すブロック図である。
図において、１−１〜１−ｎは電源、２は電源制御装置
、２−１〜２−ｎはコネクタ、３はＭＰＩＩ 、６と６
−１はレシーバ、１０はディスプレイ装置、１１はアン
ド回路を示す。
第１図
手完弗電遁刺御拭絆ｆ−り峠１の７゛０γ燗第２図Fig. 1 is a diagram of the principle of the present invention, Fig. 2 is a block diagram of an embodiment showing the power supply control method of the present invention, Fig. 3 is a schematic diagram showing the display contents of the present invention, and Fig. 4 is a conventional power supply. FIG. 2 is a block diagram showing a control method. In the figure, 1-1 to 1-n are power supplies, 2 is a power control device, 2-1 to 2-n are connectors, 3 is MPII, 6 and 6
-1 is a receiver, 10 is a display device, and 11 is an AND circuit. Figure 1: 7゛0γkan of Tekanfu Dentonsashi Gofurikizuna F-ri Pass 1 Figure 2
Claims (1)
置（２）と電源の監視を行うマイクロプロセッサ（２）
とからなるシステムにおいて、 前記電源（１−１〜１−ｎ）に接続の有無を表す搭載信
号を出力する回路（１−１−１〜１−ｎ−１）を設ける
とともに、 電源制御装置（２）に搭載信号を受信するレシーバ（６
−１）を付設し、接続しない電源の状態情報を前記搭載
信号によって表示しないことを特徴とする電源制御方式
。[Claims] A power supply control device (2) that controls a plurality of power supplies (1-1 to 1-n) and a microprocessor (2) that monitors the power supplies.
A system comprising: a circuit (1-1-1 to 1-n-1) that outputs an onboard signal indicating the presence or absence of connection to the power source (1-1 to 1-n), and a power supply control device ( 2) is equipped with a receiver (6) that receives the signal.
-1) A power supply control system characterized in that status information of a power supply that is not connected is not displayed by the on-board signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130598A JPS63293616A (en) | 1987-05-26 | 1987-05-26 | Power supply control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130598A JPS63293616A (en) | 1987-05-26 | 1987-05-26 | Power supply control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63293616A true JPS63293616A (en) | 1988-11-30 |
Family
ID=15038038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130598A Pending JPS63293616A (en) | 1987-05-26 | 1987-05-26 | Power supply control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63293616A (en) |
-
1987
- 1987-05-26 JP JP62130598A patent/JPS63293616A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162623A (en) | Elevator monitor and control system with multiple power sources | |
| JPS63293616A (en) | Power supply control system | |
| US6255844B1 (en) | Semiconductor testing apparatus | |
| JPH06324721A (en) | Method for detecting falling-off of connection unit | |
| CN112234690A (en) | Power supply protection circuit, apparatus and method | |
| CN216411537U (en) | High-voltage interlocking detection circuit | |
| CN214748518U (en) | Temperature detection and alarm multiplexing circuit and multiplexing device | |
| JPS62278494A (en) | Contact abnormality monitor device for reed switch | |
| JP2626133B2 (en) | Individually selected paging receiver | |
| JP2508752B2 (en) | Failure notification method | |
| JP2526516B2 (en) | Fault monitoring method | |
| JP2570994B2 (en) | Alarm signal communication device | |
| JPS58150184U (en) | Vehicle abnormality warning device | |
| CN116754985A (en) | Power supply self-checking system and device of relay protection device | |
| JPS5850097A (en) | Concentrated alarm/monitor | |
| JPS61265698A (en) | Alarm display unit | |
| JPS61296277A (en) | Apparatus for detecting abnormality of interface circuit in home bus system | |
| JPS6130144A (en) | State monitor system | |
| JPS584373B2 (en) | electronic exchange system | |
| JPH04138948A (en) | Drive control device for load | |
| JP2001034506A (en) | Computer | |
| JPH1173583A (en) | Alarm collection system | |
| JPH02150142A (en) | Balanced type device erroneous connection discrimination circuit | |
| JPS63136237A (en) | Diagnosing system for digital output circuit | |
| JPH11180214A (en) | Warning display device |