JPS63292839A - Multiplexing circuit - Google Patents
Multiplexing circuitInfo
- Publication number
- JPS63292839A JPS63292839A JP12693387A JP12693387A JPS63292839A JP S63292839 A JPS63292839 A JP S63292839A JP 12693387 A JP12693387 A JP 12693387A JP 12693387 A JP12693387 A JP 12693387A JP S63292839 A JPS63292839 A JP S63292839A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interface
- data terminal
- switch
- terminal equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 210000000988 bone and bone Anatomy 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
°本発明は多重化回路に関し、特にデータ通信多重化回
路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to multiplexing circuits, and more particularly to data communication multiplexing circuits.
従来の多重化回路のブロック構成を第2図に示す、この
多重化回路10は、複数のデータ端末装置lに1:1で
固定的に接続された各種インタフェース回路5.6.7
と、各端末からの信号を多重化する多重分離回路3とか
ら構成されている。第2図では、4個のデータ端末装置
に対して、インタフェース回路が、2個の第1のインタ
フェース回路5と、1個の第2のインタフェース回路6
と、1個の第3のインタフェース回路7とから構成され
た例を示している。The block configuration of a conventional multiplexing circuit is shown in FIG. 2. This multiplexing circuit 10 includes various interface circuits 5.6.7 fixedly connected to a plurality of data terminal devices 1:1.
and a demultiplexing circuit 3 that multiplexes signals from each terminal. In FIG. 2, the interface circuits for four data terminal devices are two first interface circuits 5 and one second interface circuit 6.
and one third interface circuit 7 is shown.
上述した従来の多重化回路は、データ端末装置とインタ
フェース回路が1:lで対応しているので、各端末利用
者は、1つのデータ端末装置につき1つのインタフェー
ス回路しか利用できず、またデータ端末装置の数だけイ
ンタフェース回路を必要とするという欠点があった。In the conventional multiplexing circuit described above, there is a 1:1 correspondence between the data terminal device and the interface circuit, so each terminal user can use only one interface circuit for one data terminal device, and the data terminal This method has the disadvantage that it requires as many interface circuits as there are devices.
本発明の目的は、このような欠点を除去した多重化回路
を提供することにある。An object of the present invention is to provide a multiplexing circuit that eliminates such drawbacks.
本発明の多重化回路は、
m個のインタフェース回路と、
n個(n>m)のデータ端末装置と前記m個のインタフ
ェース回路との間に位置し、データ端末装置とインタフ
ェース回路との間の接続を任意の組合せに、切り換える
スイッチを有するインタフェース切換回路と、
このインタフェース切換回路を制御するスイッチ制御回
路と、
前記各インタフェース回路からのデータを多重化する多
重分離回路とを有している。The multiplexing circuit of the present invention is located between m interface circuits, n data terminal devices (n>m) and the m interface circuits, and is located between the data terminal devices and the interface circuits. The interface switching circuit includes an interface switching circuit having a switch for switching connections to an arbitrary combination, a switch control circuit for controlling the interface switching circuit, and a demultiplexing circuit for multiplexing data from each of the interface circuits.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例である多重化回路20のブ
ロック構成図である。この多重化回路20は、第1のイ
ンタフェース回路5と第2のインタフェース回路6と第
3のインタフェース回路7とから成る3個の各種インタ
フェース回路と、各インタフェース回路5,6.7から
のデータを多重化する多重分離回路3と、4個のデータ
端末装置1とインタフェース回路5.6.7との間に接
続され、4個のデータ端末装置1と3個のインタフェー
ス回路5,6.7との接続を任意の組合せに切り換える
スイッチを有するインタフェース切換回路2と、このイ
ンタフェース切換回路を制御するスイッチ制御回路4と
から構成されている。FIG. 1 is a block diagram of a multiplexing circuit 20 which is an embodiment of the present invention. This multiplexing circuit 20 receives data from three various interface circuits consisting of a first interface circuit 5, a second interface circuit 6, and a third interface circuit 7, and each interface circuit 5, 6.7. The demultiplexing circuit 3 for multiplexing is connected between the four data terminal devices 1 and the interface circuits 5.6.7, and the four data terminal devices 1, the three interface circuits 5, 6.7, and The interface switching circuit 2 includes an interface switching circuit 2 having a switch for switching the connections of the interfaces to an arbitrary combination, and a switch control circuit 4 for controlling the interface switching circuit.
次に、本実施例の動作を説明する。スイッチ制御回路4
は、各インタフェース回路5,6.7に接続されるすべ
てのデータ端末装置1を監視する。Next, the operation of this embodiment will be explained. Switch control circuit 4
monitors all data terminal equipment 1 connected to each interface circuit 5, 6.7.
もし、1つのデータ端末装置1より制御対象となるイン
タフェース回路に対して呼び出しがあれば、インタフェ
ース切換回路−2を制御してインタフェース切換回路2
によりそのデータ端末装置とインタフェース回路を接続
し、そのインタフェース回路が他のデータ端末装置と接
続されていれば、後から呼び出したデータ端末装置を待
ち状態にするか、他のインタフェース回路と接続する。If there is a call from one data terminal device 1 to the interface circuit to be controlled, the interface switching circuit 2 is controlled and the interface switching circuit 2 is switched.
connects the data terminal device and the interface circuit, and if the interface circuit is connected to another data terminal device, the data terminal device called later is placed in a waiting state or connected to the other interface circuit.
これらの制御は、スイッチ制御回路4内のソフトウェア
によって行うことができる。These controls can be performed by software within the switch control circuit 4.
以上説明したように本発明は、データ端末装置とインタ
フェース回路との接続を任意に切り換えることにより、
1つのデータ端末装置で複数のインタフェース回路を利
用でき、またデータ端末装置より少ない数のインタフェ
ース回路で多重化回路を構成できる効果がある。As explained above, the present invention provides the following advantages: by arbitrarily switching the connection between the data terminal device and the interface circuit,
A plurality of interface circuits can be used in one data terminal device, and a multiplexing circuit can be configured with a smaller number of interface circuits than the data terminal device.
第1図は本発明による多重化回路の一実施例の回路構成
図、
第2図は従来の多重化回路の回路構成図である。
1・・・・・・・端末
2・・・・・・・インタフェース切換回路3・・・・・
・・多重分離回路
4・・・・・・・スイッチ制御回路
5.6.7・・・インタフェース回路
10、20・・・・・多重化回路
代理人 弁理士 岩 佐 義 幸
データ 、・−−−・・−・・・−・・−・−−−−
−−−−−−−−−−−−−−−−−−一端末装置 。
喝・苧―響−−骨■Iφ骨・■訃−−―卆t−―−−1
曽−・訃−−争や申−・曽−―−−・・■骨畳−7−−
申一訃骨響響骨骨骨■−舎慟骨申―響1慟争−―−一2
0 多重化回路
第1図FIG. 1 is a circuit diagram of an embodiment of a multiplexing circuit according to the present invention, and FIG. 2 is a circuit diagram of a conventional multiplexing circuit. 1...Terminal 2...Interface switching circuit 3...
...Demultiplexing circuit 4...Switch control circuit 5.6.7...Interface circuit 10, 20...Multiplexing circuit Agent Patent attorney Yoshiyuki Iwasa Data ・-- −・・−・・−・・−・−−−−
−−−−−−−−−−−−−−−−−−−One terminal device. Cheer/Momo-Hibiki--bone ■Iφbone・■mortal----1
Zeng-・Fan--Dispute and Shin-・Zeng-- ■Bone tatami-7--
Shin's death bone Hibiki's bone bone bone
0 Multiplexing circuit diagram 1
Claims (1)
ェース回路との間に位置し、データ端末装置とインタフ
ェース回路との間の接続を任意の組合せに切り換えるス
イッチを有するインタフェース切換回路と、 このインタフェース切換回路を制御するスイッチ制御回
路と、 前記各インタフェース回路からのデータを多重化する多
重分離回路とを有する多重化回路。(1) m interface circuits, located between n data terminal devices (n>m) and the m interface circuits, and connecting the data terminal devices and the interface circuits in any combination; A multiplexing circuit comprising: an interface switching circuit having a switch for switching to the interface switching circuit; a switch control circuit for controlling the interface switching circuit; and a demultiplexing circuit for multiplexing data from each of the interface circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12693387A JPS63292839A (en) | 1987-05-26 | 1987-05-26 | Multiplexing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12693387A JPS63292839A (en) | 1987-05-26 | 1987-05-26 | Multiplexing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63292839A true JPS63292839A (en) | 1988-11-30 |
Family
ID=14947492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12693387A Pending JPS63292839A (en) | 1987-05-26 | 1987-05-26 | Multiplexing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63292839A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100337A (en) * | 1990-08-17 | 1992-04-02 | Mitsubishi Electric Corp | Time division multiplexer |
-
1987
- 1987-05-26 JP JP12693387A patent/JPS63292839A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100337A (en) * | 1990-08-17 | 1992-04-02 | Mitsubishi Electric Corp | Time division multiplexer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63292839A (en) | Multiplexing circuit | |
JPH03108837A (en) | Time division bus control circuit | |
JPS63257352A (en) | Signal circuit switching device | |
JPH03106234A (en) | Time division multiplexer | |
JPS63234309A (en) | Power supply control system | |
JPS63196149A (en) | Communication terminal conference system | |
JPS63217760A (en) | Subscriber test board controller | |
JPS6361599A (en) | Exchange remote concentration interstation | |
JPH0137034B2 (en) | ||
JPS6235744A (en) | Test control system | |
JPH0417493A (en) | Test access system | |
JPH04246944A (en) | User/user's information transfer system | |
JPS58151759A (en) | Controlling system of equipment in hotel | |
JPH02237350A (en) | Interruption connection system | |
JPS6394799A (en) | Digital electric exchange | |
JPS6198040A (en) | Wiring processing system between master station and slave station | |
JPH01162025A (en) | Time-sharing switch device | |
JPH01162051A (en) | Terminal control system | |
JPH04339432A (en) | Low-speed multiple communicating system | |
JPH0198395A (en) | Terminal accommodating device | |
JPS6193795A (en) | 2-wire/4-wire common use system for trunk | |
JPH0393337A (en) | Personal computer used in common with pseudo network terminator | |
JPS6455934A (en) | Interface switching system and circuit | |
JPS6096939A (en) | Data transmission system | |
JPH1042006A (en) | Branch modular connector and communication equipment using the connector |