JPS6329236B2 - - Google Patents
Info
- Publication number
- JPS6329236B2 JPS6329236B2 JP53125901A JP12590178A JPS6329236B2 JP S6329236 B2 JPS6329236 B2 JP S6329236B2 JP 53125901 A JP53125901 A JP 53125901A JP 12590178 A JP12590178 A JP 12590178A JP S6329236 B2 JPS6329236 B2 JP S6329236B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- month
- digit
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 55
- 238000012545 processing Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 8
- 238000007781 pre-processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000003442 weekly effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は与えられた年、月、日データに基づき
所定の基準日よりの日数演算を行うとともに、当
該月の未日データの算出を行うカレンダ情報算出
方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a calendar information calculation method that calculates the number of days from a predetermined reference date based on given year, month, and day data, and also calculates date data for the month.
近年、電子時計や小型電子式計算機等の電子機
器に於て種々の形態でカレンダ表示を行うものが
実用化されている。この種電子機器に於ては、カ
レンダ表示を行わせる為に、内部の演算処理回路
に於て所定の基準日より起算して得られた日数デ
ータを数値「7」で除算するとともに所定の補正
を行つて当該日の曜日データを得た後、所定の変
換処理を施して表示するのが一般的である。 In recent years, electronic devices such as electronic watches and small electronic calculators that display calendars in various forms have been put into practical use. In order to display a calendar in this type of electronic equipment, the internal arithmetic processing circuit divides the number of days data obtained from a predetermined reference date by the numerical value "7" and also makes a predetermined correction. After obtaining day-of-the-week data for that day, it is common to perform a predetermined conversion process and display the data.
しかし、上記曜日データの算出処理に於ては、
特に月データから日数データに変換する過程は、
例えば、その月データが「3」より大であるか否
かを判定し、その結果に基づいて与えられた月デ
ータを演算用の月データに変換し、その演算用の
月データに月の大、小が考慮されている数値
「30.6」を乗算し、その結果を小数点以下四捨五
入して得るという複雑な処理により行う為、上記
演算処理回路に於ける演算時間は多く必要とな
り、また上記演算処理回路の制御も複雑化せざる
を得なかつた。 However, in the calculation process of the day of the week data,
In particular, the process of converting monthly data to number of days data is
For example, determine whether the month data is greater than "3", convert the given month data to month data for calculation based on the result, and add the month data to the month data for calculation. , multiplication by the numerical value "30.6", which takes into account the decimal point, and rounding off the result to the nearest whole number, requires a lot of calculation time in the above calculation processing circuit, and the calculation processing described above requires a lot of time. Circuit control also had to become more complex.
一方、電子的カレンダ表示が種々考えられてい
る中で、当該月の未日データを算出し、その未日
データに従つて月未制御を行う必要がある場合も
多く、その際は上記曜日データの算出処理とは別
個に与えられた年、月データに基づき、大、小の
月判定あるいは2月の場合は平年か閏年かの判定
処理を実行しなければならないという欠点があつ
た。 On the other hand, while various electronic calendar displays are being considered, there are many cases where it is necessary to calculate the non-day data of the month and perform month control based on the non-day data. The disadvantage was that it was necessary to determine whether the month was large or small, or whether it was a normal year or a leap year in the case of February, based on the given year and month data separately from the calculation process.
本発明は上記事情に鑑みてなされたもので、月
データから日数データへの変換処理を簡単に行
い、しかも当該月の未日データを同時に算出する
ことが可能なカレンダ情報算出方式を提供するこ
とを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a calendar information calculation method that can easily perform conversion processing from month data to number of days data, and can simultaneously calculate unday data of the month. With the goal.
以下、図面を参照して本発明を小型電子式計算
機に於て、所定のキー操作により一週間内毎のカ
レンダ表示を行わせる場合に適用した一実施例に
つき説明する。第1図は本発明による小型電子式
計算機の外観斜視図であり、1はキー入力部で複
数の数値キー、フアンクシヨンキー11と
DATEキー12、小数点キー13等より成る。
なお、この小数点キー13は、後述するカレンダ
キーと兼用されていて、それを示す文字CALが
計算機のケースに印刷されている。2は入力デー
タ及び演算結果等を表示する表示部で、螢光表示
管、発光ダイオードあるいは液晶等によつて構成
されている。 DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings, in which the present invention is applied to a case where a calendar for each week is displayed by operating a predetermined key in a small electronic calculator. FIG. 1 is an external perspective view of a small electronic calculator according to the present invention, and 1 is a key input section with a plurality of numeric keys and a function key 11.
It consists of a DATE key 12, a decimal point key 13, etc.
Note that this decimal point key 13 is also used as a calendar key, which will be described later, and the letters CAL indicating this are printed on the case of the computer. Reference numeral 2 denotes a display section for displaying input data, calculation results, etc., and is composed of a fluorescent display tube, a light emitting diode, a liquid crystal, or the like.
第2図は本実施例の回路ブロツク図である。図
中1は上記キー入力部であり、このキー入力部1
の操作信号はROMアドレス部16に入力し、所
定のアドレスラインを順次走査することによりそ
のキー操作に対応する演算処理を行う為の制御信
号をROM17より所定の回路に、すなわちXレ
ジスタ18、Yレジスタ19、Zレジスタ20、
Aレジスタ21、Bレジスタ22を選択指定する
為のレジスタ選択信号Rをレジスタ指定部23
に、タイミング信号発生部24より発生したタイ
ミング信号を選定指定する為のタイミング選択信
号TEをタイミング指定部25に、ビツト信号b1
〜b4より所定のコード信号を選択するコード選択
信号CODEをコード信号発生部26に、各種制御
信号を発生させる為のインストラクシヨン信号
INSをインストラクシヨンデコーダ27に、自己
の次アドレスを指定する為の次アドレス信号NA
をROMアドレス部16に各々供給する。 FIG. 2 is a circuit block diagram of this embodiment. 1 in the figure is the above key input section, and this key input section 1
The operation signal is input to the ROM address section 16, and by sequentially scanning a predetermined address line, a control signal for performing arithmetic processing corresponding to the key operation is sent from the ROM 17 to a predetermined circuit, that is, the X register 18, Y register 18, register 19, Z register 20,
A register selection signal R for selecting and specifying the A register 21 and the B register 22 is sent to the register specifying section 23.
Then, the timing selection signal TE for selecting and specifying the timing signal generated by the timing signal generating section 24 is sent to the timing specifying section 25, and the bit signal b 1 is sent to the timing specifying section 25.
~b A code selection signal CODE for selecting a predetermined code signal from 4 , and an instruction signal for causing the code signal generation section 26 to generate various control signals.
INS to the instruction decoder 27 and the next address signal NA for specifying its own next address.
are supplied to the ROM address section 16, respectively.
上記シフトレジスタ18〜21は第3図の如く
フラツグ桁F、小数点指定桁P、データ記憶用の
第1桁乃至第8桁及び最上位桁MSDの計11桁構
成でタイミング信号D1〜D11により各々桁指定さ
れる。なお、Xレジスタ18は表示レジスタを兼
ね表示部2に於てその表示が行なわれる。また説
明の便宜上Xレジスタ18の第1桁乃至第8桁を
XT、Yレジスタ19、Zレジスタ20の第1桁
及び第2桁を各々YD、ZD、Bレジスタ22のフ
ラツグ桁F、小数点指定桁P及び第1桁乃至第6
桁をBTと称することにする。 As shown in FIG. 3, the shift registers 18 to 21 have a total of 11 digits, including a flag digit F, a decimal point designation digit P, the first to eighth digits for data storage, and the most significant digit MSD, and receive timing signals D1 to D11. Each digit is specified by Note that the X register 18 also serves as a display register and is displayed on the display section 2. For convenience of explanation, the first to eighth digits of the X register 18 are
X T , the first and second digits of the Y register 19 and Z register 20 are respectively Y D , Z D , the flag digit F of the B register 22, the decimal point designation digit P and the first to sixth digits
Let's call the digit B T.
しかして上記レジスタ18〜21の出力はコー
ド信号とともにセレクタ28に与えられ、上記レ
ジスタ指定部23よりのフアーストレジスタ指定
信号F、セカンドレジスタ指定信号S、タイミン
グ指定部25よりのタイミング信号T、インスト
ラクシヨンデコーダ27よりの出力ゲート制御信
号、コードゲート制御信号、トランスフア信号等
によりアダー回路29のA,B入力端に入力すべ
きデータの指定が行なわれる。 The outputs of the registers 18 to 21 are then given to the selector 28 together with the code signals, which include the first register designation signal F from the register designation section 23, the second register designation signal S, the timing signal T from the timing designation section 25, and the instrument Data to be input to the A and B input terminals of the adder circuit 29 is designated by the output gate control signal, code gate control signal, transfer signal, etc. from the traction decoder 27.
アダー回路29はインストラクシヨンデコーダ
27よりの2進化10進法演算命令BCD、減算命
令SUB等によりセレクタ28から入力に対し所
定の演算を実行し、そのデータ出力をセレクタ3
0、1デイジツトの遅延用フリツプフロツプ回路
31及びアンド回路32に供給すると共に、キヤ
リー(ボロー)出力をアンド回路33に供給す
る。 The adder circuit 29 executes a predetermined operation on the input from the selector 28 according to the binary coded decimal operation instruction BCD, subtraction instruction SUB, etc. from the instruction decoder 27, and outputs the data to the selector 3.
It is supplied to a 0 and 1 digit delay flip-flop circuit 31 and an AND circuit 32, and a carry (borrow) output is supplied to an AND circuit 33.
上記セレクタ30にはアダー回路29のデータ
出力及びフリツプフロツプ回路31の出力のほ
か、セレクタ28よりアダー回路29のA入力端
に入力すべき出力がアダー回路29を介さずに直
接与えられ、インストラクシヨンデコーダ27よ
りの桁上げ信号LS、桁下げ信号RSに従い選択さ
れてゲート回路34〜38に供給される。このゲ
ート回路34〜38には、上記セレクタ30の出
力及び循環されて与えられる各レジスタ18〜2
2の出力のほか、上記レジスタ指定部23よりの
フアーストレジスタ指定信号F(FX,FY,FZ,
FA,FB)、アンド回路39を介して与えられるゲ
ート制御信号が供給されて開閉制御され各レジス
タ18〜22に所定のデータを記憶させる。なお
上記アンド回路39の一方の入力端にはタイミン
グ指定部25よりのタイミング信号TXが与えら
れ、各ゲート回路34〜38の開閉制御するタイ
ミング指定を行う。 In addition to the data output of the adder circuit 29 and the output of the flip-flop circuit 31, the selector 30 is directly given an output from the selector 28 that should be input to the A input terminal of the adder circuit 29 without going through the adder circuit 29, and the instruction It is selected according to the carry signal LS and the carry down signal RS from the decoder 27 and is supplied to the gate circuits 34 to 38. The gate circuits 34 to 38 are supplied with the output of the selector 30 and each of the registers 18 to 2 that are circulated.
In addition to the output of 2, the first register designation signal F (F X , F Y , F Z ,
F A , F B ), a gate control signal applied via an AND circuit 39 is supplied to control opening and closing, and cause each register 18 to 22 to store predetermined data. Note that a timing signal TX from a timing specifying section 25 is applied to one input terminal of the AND circuit 39 to specify the timing for controlling the opening and closing of each of the gate circuits 34 to 38.
また、第2図に於て、各種ジヤツジ処理を行う
際には、上記アンド回路32,33にタイミング
指定部25よりタイミング信号Td,Tcを供給す
ると共に、インストラクシヨンデコーダ27より
ジヤツジ命令Juを供給して開成状態とし、アン
ド回路32,33の出力を各々R−Sフリツプフ
ロツプ回路40,41のセツト側入力端Sに印加
し、そのセツト側出力JL,JHの論理値を変化させ
て行う。なお、上記フリツプフロツプ回路40,
41のリセツト側入力端Rにはタイミング信号
D1・d1・φ2が供給され、各ワードタイム毎にリ
セツト状態とされる。そして、上記フリツプフロ
ツプ回路40,41のセツト側出力JL,JHは
ROMアドレス部16に供給され、次アドレスを
ROM17の次アドレス信号NAと共に指定する。 In addition, in FIG. 2, when performing various kinds of jump processing, the timing specifying section 25 supplies the timing signals Td and Tc to the AND circuits 32 and 33, and the instruction decoder 27 outputs the jump command Ju. The outputs of the AND circuits 32 and 33 are applied to the set-side input terminals S of the R-S flip-flop circuits 40 and 41, respectively, and the logical values of the set-side outputs J L and J H are changed. conduct. Note that the flip-flop circuit 40,
A timing signal is input to the reset side input terminal R of 41.
D 1 , d 1 , and φ 2 are supplied, and the state is reset at each word time. The set side outputs J L and J H of the flip-flop circuits 40 and 41 are
It is supplied to the ROM address section 16 and reads the next address.
It is specified together with the next address signal NA of ROM17.
しかしてROM17からは上記した如く所定の
制御信号が出力され、レジスタ指定部28、タイ
ミング指定部25、コード信号発生部26、イン
ストラクシヨンデコーダ27等に与えられる。な
お、第2図に示す如くタイミング指定部25には
ROM17により与えられるタイミング選択信号
TEのほかに、桁上げ信号LS、桁下げ信号RSが
供給され、上記ゲート回路34〜38を開成制御
するタイミング信号Tx等のタイミング指定を行
なう。またコード信号発生部26にはコード選択
信号CODEのほかタイミング指定部25よりタイ
ミング信号Tが供給されコード信号の出力するタ
イミングの指定を行なう。更にインストラクシヨ
ンデコーダ27に供給されるインストラクシヨン
信号INSは例えば第4図の如く4ビツト構成で、
このインストラクシヨン信号INSに従いインスト
ラクシヨンデコーダ27より上記出力ゲート制御
信号、コードゲート制御信号、トランスフア信
号、ジヤツジ命令JU、桁上げ命令LS、桁下げ命
令RS、減算命令SUB、2進化10進法減算命令
BCD等の各種制御信号を出力させる。 As described above, the ROM 17 outputs a predetermined control signal, which is applied to the register specifying section 28, timing specifying section 25, code signal generating section 26, instruction decoder 27, and the like. Incidentally, as shown in FIG. 2, the timing specifying section 25 includes
Timing selection signal given by ROM17
In addition to TE, a carry signal LS and a carry down signal RS are supplied to specify the timing of a timing signal T x and the like for controlling the opening of the gate circuits 34 to 38. In addition to the code selection signal CODE, the code signal generating section 26 is also supplied with a timing signal T from the timing specifying section 25 to specify the timing at which the code signal is output. Furthermore, the instruction signal INS supplied to the instruction decoder 27 has a 4-bit configuration, for example, as shown in FIG.
In accordance with this instruction signal INS, the instruction decoder 27 outputs the gate control signal, code gate control signal, transfer signal, jump instruction JU, carry instruction LS, carry down instruction RS, subtraction instruction SUB, binary coded decimal modulo subtraction instruction
Outputs various control signals such as BCD.
次に本実施例の動作を説明する。第5図及び第
6図は本発明のカレンダ処理を実行するフローチ
ヤートであり、第7図及び第8図は、このフロー
チヤートに従つて推移するレジスタ状態及び表示
状態を示す図、第9図A,Bは動作説明をする為
の図である。 Next, the operation of this embodiment will be explained. 5 and 6 are flowcharts for executing the calendar processing of the present invention, FIGS. 7 and 8 are diagrams showing register states and display states that change according to this flowchart, and FIG. A and B are diagrams for explaining the operation.
キー入力部1より表示すべき年、月、日のデー
タがキー入力されると先ず、処理S1において、操
作されたキーの判別を行い、その置数処理を行
う。そして、上記置数処理を終了すると、ステツ
プS2に進み、表示レジスタすなわちXレジスタ1
8の内容を表示部2に送出し、表示させる。 When the year, month, and day data to be displayed are entered through the key input unit 1, first, in step S1 , the operated key is determined and the numeric value is entered. When the above-mentioned number processing is completed, the process proceeds to step S2 , where the display register, that is, the X register 1
8 is sent to the display unit 2 and displayed.
なお、今は「西暦1978年5月」がXレジスタ1
8に第7図1の如く入力されて第7図2の如く表
示され、Aレジスタ21にも、Xレジスタ18の
内容が転送され、(第7図1参照)、そのフラツグ
桁FにはDATEキー12の操作により「1」が
記憶されているとする。 Furthermore, "May 1978 AD" is currently in the X register 1.
The contents of the X register 18 are also transferred to the A register 21 (see FIG. 7 1), and the flag digit F contains DATE. Assume that "1" is stored by operating the key 12.
この年、月データのキー入力にひき続き、小数
点キー(カレンダキー)13を操作すると、ステ
ツプS3に進む。このステツプS3では、小数点キー
(カレンダキー)13が置数処理の為に使用され
たのか、カレンダ表示を行う為に使用されたのか
を、Aレジスタ21のフラツグ桁Fに「1」が記
憶されているか否かジヤツジして検出する。いま
の場合はDATEキー12の操作により、Aレジ
スタ21のフラツグ桁Fには「1」が記憶されて
いる為YESの判断がなされ、ステツプS4に進む。
ステツプS4はZレジスタ20のフラツグ桁Fに
「1」が記憶されているか否かを判断して小数点
キー(カレンダーキー)13が既に操作されてい
るか否かを判定するステツプで、いまの場合小数
点キー(カレンダキー)13はそれ以前には操作
されていないため、ジヤツジ結果はNOとなりス
テツプS5に進む。ステツプS5では、今回小数点キ
ー(カレンダキー)13が操作されたことにより
Zレジスタ20のフラツグ桁Fに、第7図3の如
くコード信号「1」を記憶させ、次に処理S6に進
む。処理S6では、以後の処理のために、Aレジス
タ21の内容を桁上げして入力された年、月にひ
き続き、日のデータ「1」を入力し、更にその結
果をXレジスタ18のXTに転送する。その結果
Aレジスタ21及びXレジスタ18の状態は第7
図4の如くなる。次に処理S7において、Aレジス
タ21に記憶されている年、月、日のデータに基
づいて日数演算、月未演算を行う。第6図は、上
記処理S7の詳細を示したフローチヤートであり、
上記処理S6を終了すると、ステツプS7−1に進
む。すなわち、ステツプS7−1に於ては、Xレジ
スタ18の第4桁が「1」であるか否かジヤツジ
し、「1」の場合はステツプS7−2に進み、Xレ
ジスタ18の第3及び第4桁から数値「3」をア
ダー回路29に於て減算し、その結果出力をセレ
クター30及びゲート回路34を介してXレジス
タ18の第3桁及び第4桁に入力する。今の場合
は、Xレジスタ18の第4桁は「0」であるので
ステツプS7−1終了後ステツプS7−3に進み、X
レジスタ18の第3桁が「3」以上であるか否か
を判断する。そして、ステツプS7−3に於てXレ
ジスタ18の第3桁が「3」未満であると判断さ
れた場合はステツプS7−4に進みXレジスタ21
の第3桁及び第4桁に数値「9」を加算した後、
ステツプS7−5に進み、Xレジスタ18の第5桁
乃至第8桁の内容に「−1」演算を施してステツ
プS7−6に進む。いまの場合は、Xレジスタ18
の第3桁には「5」が記憶されている為、ステツ
プS7−3終了後上記ステツプS7−2に進む。その
結果Xレジスタ18の第3桁及び第4桁は「02」
となる(第7図5参照)。以上のステツプS7−1
〜S7−5によつてXレジスタ18に入力されてい
る年データ及び月データは第9図A,Bに示す如
く変換する。すなわち入力時の年データをa、月
データb、日のデータをc(=1)とすると
b≧3のとき a′=a(変化なし)
b′=b−3
b<3のとき a′=a−1
b′=b+9
の変換が施されることになり、従つて今の場合X
レジスタ18に記憶されている年データは
「1978」(変化なし)、月データは「02」となる。 In this year, when the decimal point key (calendar key) 13 is operated following the key input of the month data, the process advances to step S3 . In this step S3 , "1" is stored in the flag digit F of the A register 21 to indicate whether the decimal point key (calendar key) 13 is used for numeric processing or for displaying a calendar. Detect whether or not it has been performed. In this case, since "1" is stored in the flag digit F of the A register 21 due to the operation of the DATE key 12, a YES determination is made and the process proceeds to step S4 .
Step S4 is a step in which it is determined whether "1" is stored in the flag digit F of the Z register 20, and it is determined whether the decimal point key (calendar key) 13 has already been operated. Since the decimal point key (calendar key) 13 has not been operated before then, the result is NO and the process proceeds to step S5 . In step S5 , as the decimal point key (calendar key) 13 is operated this time, a code signal "1" is stored in the flag digit F of the Z register 20 as shown in FIG. 7, and the process then proceeds to step S6 . . In process S6 , for the subsequent processing, the contents of the A register 21 are carried forward, the input year and month are followed by the day data "1", and the result is transferred to the X register 18. Transfer to X T. As a result, the states of the A register 21 and the X register 18 are 7th.
It will look like Figure 4. Next, in step S7 , the number of days and the month are calculated based on the year, month, and day data stored in the A register 21. FIG. 6 is a flowchart showing details of the above process S7 ,
When the above process S6 is completed, the process proceeds to step S7-1 . That is, in step S7-1 , it is checked whether the fourth digit of the X register 18 is `` 1 '' or not. The adder circuit 29 subtracts the numerical value "3" from the 3rd and 4th digits, and the resulting output is input to the 3rd and 4th digits of the X register 18 via the selector 30 and gate circuit 34. In this case, the fourth digit of the
It is determined whether the third digit of the register 18 is "3" or more. If it is determined in step S7-3 that the third digit of the X register 18 is less than "3", the process advances to step S7-4 and the X register 21
After adding the number "9" to the third and fourth digits,
The process proceeds to step S7-5 , where a "-1" operation is performed on the contents of the fifth to eighth digits of the X register 18, and the process proceeds to step S7-6 . In this case, X register 18
Since "5" is stored in the third digit, the process proceeds to step S7-2 after completing step S7-3 . As a result, the third and fourth digits of the X register 18 are "02"
(See Figure 7, 5). Above steps S 7-1
The year data and month data input into the X register 18 by S7-5 are converted as shown in FIGS. 9A and 9B. In other words, if the year data at the time of input is a, the month data b, and the day data is c (=1), when b≧3, a′=a (no change) b′=b−3, when b<3, a′ =a-1 b'=b+9 will be transformed, so in this case X
The year data stored in the register 18 is "1978" (no change), and the month data is "02".
次に上記ステツプS7−2終了後年データa、日
データcを日数データに変換する為の処理S7−6
が実行される。すなわち、処理S7−6に於ては、
変換された年データa′に対し「36525」を乗算す
るとともに、その結果データに日のデータc(=
1)を加算し、その結果をBレジスタ22のBT
に記憶させる(第7図6参照)。なお、その際、
小数点以下のデータは小数点指定桁P、フラツグ
桁Fに入力され、整数データは第1桁乃至第6桁
に入力される。 Next, after the above step S7-2 is completed, processing for converting year data a and day data c into number of days data is carried out S7-6
is executed. That is, in process S 7 -6,
The converted year data a′ is multiplied by “36525”, and the day data c (=
1) and the result is added to B T of B register 22.
(See FIG. 7, 6). In addition, in that case,
Data below the decimal point is input into the decimal point designation digit P and flag digit F, and integer data is input into the first to sixth digits.
そして、この処理S7−6を終了すると次に月デ
ータを日数データに変換する為のフローが実行さ
れる。先ず、ステツプS7−7に於て、コード信号
「5」をコード信号発生部26よりセレクタ28
に供給し、アダー回路29、セレクタ30、ゲー
ト回路34を介してXレジスタ18のフラツグ桁
Fに入力し記憶させる(第7図7参照)。次に、
ステツプS7−8を実行しYレジスタ19のフラツ
グ桁Fに上記ステツプS7−7と同様にしてコード
信号「6」を入力させる(第7図8参照)。そし
て、ステツプS7−9に於てZレジスタ20の第1
桁乃至第6桁をクリアする(第7図9参照)。次
に、ステツプS7−10に進み、未日データの十位の
桁すなわちZレジスタ20の第2桁に「3」を入
力し記憶させる(第7図10参照)。そして、こ
のステツプS7−10の終了後、大、小の月判定と日
データb′の日数データへの変換処理を行う。すな
わち第9図Aに示す如く、Xレジスタ18のフラ
ツグ桁FにYレジスタ19のフラツグ桁Fの内容
すなわち「6」を加算し、アダー回路29からの
キヤリー出力が“1”となれば(第9図Aではキ
ヤリー出力が“1”ならばO、“0”ならばXを
示す。)大の月つまり未日は「31」、“0”となれ
ば小の月つまり未日は「30」となることを利用
し、3月、4月……1月の処理を行う。先ずステ
ツプS7−11では上記Xレジスタ18のフラツグ桁
FとYレジスタ19のフラツグ桁Fの加算を行
い、キヤリー出力の有無を判定する。従つて今の
場合、加算結果は「11」となり、一位の値すなわ
ち「1」をセレクタ30、ゲート回路34を介して
再びXレジスタ18のフラツグ桁Fに入力する
(第7図11参照)とともに、キヤリー出力によ
つてフリツプフロツプ回路41をセツト状態と
し、その出力JHをROMアドレス部16に供給し
て次ステツプS7−12を選択し、Zレジスタ20の
第1桁に「1」を入力し、月末データ(ZD)を
「31」とする(第7図12参照)。なお、ステツプ
S7−11に於てキヤリー出力が“0”と判定された
場合はステツプS7−13に進み月未データ(ZD)を
「30」とする。そして、次にステツプS7−14に進
み、Xレジスタ18の第3桁及び第4桁の内容
(すなわち変換後の月データb′)より「1」を減
算し、再びその結果データをXレジスタ18の第
3桁及び第4桁に入力するとともに上記ステツプ
S7−11と同様にキヤリー出力のジヤツジを行う。
いまの場合は第7図13の如く「01」となる為キ
ヤリー(ボロー)出力は“0”で次にステツプS7
−15に進み、Bレジスタ22の第1桁乃至第6桁
に記憶されている日数データに、Zレジスタ20
の第1桁乃至第6桁が記憶されているデータすな
わち「31」を加算し(第7図14参照)、再び上
記ステツプS7−11にもどり、以下同様の処理を行
う。すなわち、今回はステツプS7−11では第7図
15の如く、キヤリー出力は“0”と判定され、
ステツプS7−13に進み第7図16の如くZDに未日
データとして「30」を記憶させる。そして、この
ステツプS7−13にひき続き、ステツプS7−14に於
て上記同様のジヤツジを行なうが、今回はキヤリ
ー出力は“0”を判定される為(第7図17参
照)、ステツプS7−15に於て、Bレジスタ22の
第1桁乃至第6桁に未日データ(ZD)「30」を加
算する(第7図18参照)。以下同様の処理を繰
りかえし、第9図Aの如く「31」、「30」の日数デ
ータを適宜選択し加算して当該月までの日数演算
を行うのであるが、今の場合次の処理フローに於
て第7図19〜21の如く演算ジヤツジ処理が行
われ、ステツプS7−14でキヤリー出力が“1”と
なり、ステツプS7−16に進む。このステツプS7−
16及び次のステツプS7−17はAレジスタ22に記
憶されている月データbが「02」であるか否かを
判定するステツプで、もし月データbが「02」と
判定されると、ステツプS7−18に進み、Zレジス
タ20の第2桁に「2」を入力する。そして、こ
のステツプS7−18に続いて、ステツプS7−19を実
行して、Bレジスタ22の小数点桁Pに「7」が
記憶されているか否かジヤツジする。すなわち第
9図Bに示す如く処理S7−6に於て日数演算され
た結果、Bレジスタ22のフラツグ桁F及び小数
点桁Pには閏年ならば「75」が、平年ならば
「00」、「25」、「50」のいずれかのデータが記憶さ
れている為、ステツプS7−19に於て「7」と判定
されるとステツプS7−20に進み、Zレジスタ20
の第1桁に「9」を記憶させ、未日データ(ZD)
を「29」とし、ステツプS7−19に於て「7」以外
であると判定されるとステツプS7−21に進み、Z
レジスタ20の第1桁に「8」を記憶させ、未日
データ(ZD)を「28」とする。そしてこのテツプ
S7−20、S7−21終了処理S3(第5図参照)に進む。 When this process S7-6 is completed, a flow for converting month data into number of days data is executed next. First, in step S7-7 , the code signal "5" is sent to the selector 28 from the code signal generator 26.
The signal is supplied to the flag digit F of the X register 18 via the adder circuit 29, selector 30, and gate circuit 34, and is stored therein (see FIG. 7). next,
Step S7-8 is executed to input the code signal "6" into the flag digit F of the Y register 19 in the same manner as in step S7-7 (see FIG. 7). Then, in step S7-9 , the first
Clear the digits to the 6th digit (see FIG. 7, 9). Next, the process proceeds to step S7-10 , where "3" is input and stored in the tens digit of the non-date data, that is, the second digit of the Z register 20 (see FIG. 7, 10). After the steps S7-10 are completed, determination of whether the month is large or small and processing of converting the day data b' into number of days data is performed. That is, as shown in FIG. 9A, when the content of the flag digit F of the Y register 19, that is, "6" is added to the flag digit F of the X register 18, and the carry output from the adder circuit 29 becomes "1" (the In Figure 9A, if the carry output is "1", it indicates O, and if it is "0", it indicates X.) If the carry output is "1", it indicates O, and if it is "0", it indicates '', processing for March, April...January is performed. First, in step S7-11 , the flag digit F of the X register 18 and the flag digit F of the Y register 19 are added to determine the presence or absence of a carry output. Therefore, in this case, the addition result is ``11'', and the first value, ie, ``1'', is input again to the flag digit F of the X register 18 via the selector 30 and gate circuit 34 (see FIG. 7, 11). At the same time, the flip-flop circuit 41 is set to the set state by the carry output, the output JH is supplied to the ROM address section 16, the next step S7-12 is selected, and "1" is set in the first digit of the Z register 20. and set the month-end data (Z D ) to "31" (see Figure 7, 12). In addition, step
If the carry output is determined to be "0" in S7-11 , the process advances to step S7-13 and the month data (Z D ) is set to "30". Then, the process proceeds to step S7-14 , where "1" is subtracted from the contents of the third and fourth digits of the X register 18 (i.e., the monthly data b' after conversion), and the resulting data is stored in the X register again. 18, enter the 3rd and 4th digits and follow the steps above.
Carry output is adjusted in the same way as S 7-11 .
In this case, the output is "01" as shown in Fig. 7, 13, so the carry (borrow) output is "0" and the next step is step S7.
-15, and the number of days stored in the first to sixth digits of the B register 22 is entered in the Z register 20.
The data stored in the first to sixth digits, ie, "31" is added (see FIG. 7, 14), and the process returns to step S7-11 , whereupon the same processing is performed. That is, this time, in step S7-11 , the carry output is determined to be "0" as shown in FIG.
Proceeding to step S7-13 , "30" is stored in ZD as undateable data as shown in FIG. 716. Then, following this step S7-13 , the same adjustment as described above is performed in step S7-14 , but this time the carry output is determined to be "0" (see Fig. 7, 17), so the step S7-14 is performed. At S7-15 , undateable data ( ZD ) "30" is added to the first to sixth digits of the B register 22 (see FIG. 7). Thereafter, the same process is repeated, and as shown in Figure 9A, the number of days data "31" and "30" are selected and added as appropriate to calculate the number of days until the relevant month.In this case, the next processing flow At this point, the calculation jump processing is performed as shown in FIGS. 19-21, and the carry output becomes "1" at step S7-14 , and the process advances to step S7-16 . This step S 7 −
16 and the next step S7-17 are steps for determining whether or not the month data b stored in the A register 22 is "02". If the month data b is determined to be "02", Proceeding to step S7-18 , "2" is input into the second digit of the Z register 20. Following this step S7-18 , step S7-19 is executed to check whether "7" is stored in the decimal point P of the B register 22. That is, as shown in FIG. 9B, as a result of calculating the number of days in step S7-6 , the flag digit F and decimal point digit P of the B register 22 contain "75" if it is a leap year, "00" if it is a normal year, Since data of either "25" or "50" is stored, if "7" is determined in step S7-19 , the process advances to step S7-20 and the Z register 20 is stored.
Store "9" in the first digit of the date data (Z D )
is set to ``29'', and if it is determined at step S7-19 that it is other than ``7'', the process advances to step S7-21 , and Z
"8" is stored in the first digit of the register 20, and the undateable data (Z D ) is set to "28". And this step
S7-20 , S7-21 Proceed to end processing S3 (see Figure 5).
しかして今の場合はステツプS7−17に於てNO
の判断が下され、ステツプS7−18乃至ステツプS7
−21の処理を経ずに直接処理S3に進む。そして、
この処理S3に於て、上記処理S7に於て求められた
日数データ(すなわちこの日数データは仮想的に
西暦0年3月1日を基準日として、この基準日よ
り起算して得られる日数データとなつている。)
を「7」で除算し、その余りを求め、所定の補正
を施して当該月の1日の曜日データを求める。こ
の曜日データは、例えば「0」が日曜日、「1」
が月曜日、……、「6」が土曜日に各々対応する。
しかして、今の場合は第7図22の如くこの曜日
データは「1」となり、「西暦1978年5月1日」
は月曜日と判定される。そして次にステツプS9に
進み、Zレジスタ20のフラツグ桁Fが「1」で
あるか否かジヤツジする。すなわちこのステツプ
S9は、後述する従来より行われている曜日判定を
する為に処理S11に進むか、一週間毎のカレンダ
表示を行う為にステツプS10に進むかを判定する
もので、今の場合上記した如く、Zレジスタ20
のフラツグ桁Fには「1」が記憶されている為、
ステツプS10に進み、Xレジスタ18のXTにブラ
ンキングコードBLを入力する。そして、このス
テツプS10にひき続きステツプS12、S13を実行し
てXレジスタ18の小数点指定桁Pに「7」を入
力するとともに、Yレジスタ19のYDをクリア
する。なお、このステツプS13の終了時のXレジ
スタ18、Yレジスタ19、Zレジスタ20のレ
ジスタ状態を第7図23に示す。 However, in this case, NO at step S 7-17 .
A decision is made and steps S 7 -18 to S 7
Proceed directly to processing S3 without going through the processing of −21. and,
In this process S3 , the number of days data obtained in the above process S7 (i.e., this number of days data is obtained based on the hypothetical reference date of March 1, 2007), starting from this reference date. (This is the number of days data.)
is divided by "7", the remainder is determined, and a predetermined correction is applied to determine the day of the week data for the first day of the month. For example, "0" is Sunday and "1" is the day of the week data.
corresponds to Monday, and "6" corresponds to Saturday.
Therefore, in this case, as shown in Figure 7 22, this day of the week data is "1", which means "May 1, 1978 A.D."
is determined to be Monday. Then, the process proceeds to step S9 , where it is checked whether the flag digit F of the Z register 20 is "1" or not. In other words, this step
S9 determines whether to proceed to step S11 to determine the day of the week, which will be described later in the past, or to proceed to step S10 to display a weekly calendar. As mentioned above, Z register 20
Since "1" is stored in the flag digit F,
Proceeding to step S10 , the blanking code BL is input into X T of the X register 18. Subsequently to this step S10 , steps S12 and S13 are executed to input "7" into the decimal point designation digit P of the X register 18, and clear YD of the Y register 19. The register states of the X register 18, Y register 19, and Z register 20 at the end of step S13 are shown in FIG. 723.
このステツプS13までの前処理に引き続き、当
該月の第1週のカレンダ表示の為のデータ作成を
行なう。先ず、ステツプS14に於て日付データ
(YD)と未日データ(ZD)の一致判断を行う。す
なわちフアーストレジスタとしてYレジスタ1
9、セカンドレジスタとしてZレジスタ20を指
定し、アダー回路29のA,B入力端より、各々
のレジスタ19,20の第1桁及び第2桁を入力
させて減算ジヤツジを行わせる。今の場合YDは
「0」である為、アダー回路29からのデータ出
力、キヤリー出力によりフリツプフロツプ回路4
1,42は共にセツトされ、出力JL,JHを“1”
とする。しかして、次ステツプとしてステツプ
S15が選択される。ステツプS15では日付データ
(YD)に「+1」演算を行なうステツプで今の場
合「1」となる。そして次にステツプS16に進み、
上記同様にしてYレジスタ19のフラツグ桁Fが
「0」であるか否かジヤツジを行う。今の場合、
Yレジスタ19のフラツグ桁Fには「1」が記憶
されている為、そのジヤツジ結果はNOとなりス
テツプS20に進む。ステツプS20は日付データ
(YD)の一位のデータをXレジスタ18の第1桁
に転送するステツプで、今の場合「1」が記憶さ
れる。そして、次のステツプS21に進み、曜日デ
ータ(Yレジスタ19のフラツグ桁Fに記憶され
ている。)に「+1」演算を行なう。その結果曜
日データは「2」となる為、次のステツプS22で
はNOの判断がなされ、ステツプS23に進む。ス
テツプS23では、Xレジスタ18のXTを次のデー
タ入力に備え上述の如くして桁上げする。しかし
て、このステツプS23終了時のレジスタ状態は第
8図1の如くなる。 Following the preprocessing up to step S13 , data for displaying the calendar for the first week of the month is created. First, in step S14 , it is determined whether the date data (Y D ) and the non-date data (Z D ) match. In other words, Y register 1 is used as the first register.
9. Designate the Z register 20 as the second register and input the first and second digits of each register 19 and 20 from the A and B input terminals of the adder circuit 29 to perform subtraction. In this case, since Y D is "0", the data output and carry output from the adder circuit 29 cause the flip-flop circuit 4 to
1 and 42 are both set, and the outputs J L and J H are set to “1”.
shall be. However, as the next step,
S15 is selected. In step S15 , the date data (Y D ) is subjected to a "+1" operation, which in this case becomes "1". Then proceed to step S16 ,
In the same manner as described above, it is checked whether the flag digit F of the Y register 19 is "0" or not. In this case,
Since "1" is stored in the flag digit F of the Y register 19, the judgment result is NO and the process proceeds to step S20 . Step S20 is a step for transferring the first digit of the date data (Y D ) to the first digit of the X register 18, where "1" is stored in this case. Then, the process advances to the next step S21 , and a "+1" operation is performed on the day of the week data (stored in the flag digit F of the Y register 19). As a result, the day of the week data becomes "2", so a negative determination is made in the next step S22 , and the process proceeds to step S23 . In step S23 , X T in the X register 18 is carried up as described above in preparation for the next data input. Therefore, the register state at the end of step S23 is as shown in FIG. 81.
以下同様にステツプS14→S15→S16→S20→S21→
S22→S23を繰り返し、第1週の第2日目(いまの
場合「2日、火曜日」)から第5日目(いまの場
合「5日、金曜日」)の処理を第8図2〜3の如
く行なう。そして第6日目(いまの場合「6日、
土曜日」)の処理も同様にして行なう(第8図4
参照)が、今回はステツプS23に於て、Yレジス
タ19のフラツグ桁Fの内容が「7」と判断され
る為、次にステツプS24に進みYレジスタ19の
フラツグ桁Fの内容をクリアした後、ステツプS2
に進み表示が第8図5の如くなされる。 Similarly, step S 14 →S 15 →S 16 →S 20 →S 21 →
Repeat S 22 → S 23 to process the processing from the second day of the first week (in the current case, "Tuesday, the 2nd") to the fifth day (in the current case, "Friday, the 5th"). ~ Proceed as in 3. And on the 6th day (in this case “6th day”)
"Saturday") is processed in the same way (Figure 8, 4).
However, this time, in step S23 , the content of flag digit F of Y register 19 is determined to be "7", so proceed to step S24 and clear the content of flag digit F of Y register 19. After that, step S 2
The display proceeds to step 8 and is displayed as shown in FIG. 5.
ひき続き、小数点キー(カレンダキー)13を
操作することにより、第2週のカレンダ表示を行
う為の処理が実行される。すなわち、上記同様に
ステツプS3、S4を先ず実行するが、今回Zレジス
タ20のフラツグ桁Fには「1」が記憶されてい
る為、ステツプS4終了後、ステツプS25に進む。
このステツプS25では上記ステツプS14と同様にし
て日付データ(YD)と未日データ(ZD)の比較
を行なう。いま、YDは「06」となつている為、
ステツプS15に進み、上記同様に日付データ
(YD)に「+1」演算を行なう。このステツプ
S15終了後、ステツプS16に進みYレジスタ19の
フラツグ桁Fが「0」か否かジヤツジされるが、
いまその内容は「0」でる為YESの判断がなさ
れ、今回はステツプS17に進む。ステツプS17では
Yレジスタ19の第2桁すなわち日付データの十
位の値が「0」か否か判断される。その結果、デ
ータが「0」でない場合はNOの判断がなされ、
ステツプS13に進みYレジスタ19の第2桁のデ
ータをXレジスタ18の第2桁に転送するが、今
の場合日付データ(YD)は「07」である為上記
ステツプS17ではYESの判断がなされ次ステツプ
としてステツプS19を選択し、ブランキングコー
ドBLをXレジスタ18の第2桁に記憶させ、ス
テツプS20に進む。以下同様にステツプS20〜S23
を実行し、日曜日の日付データ(いまの場合
「7」)をXレジスタ18に入力する。第8図6
は、日曜日のデータを入力し終えたステツプS22
終了時の状態である。以下、上述した如く、ステ
ツプS14→S15→S16→S20→S21→S22→S23(または
土曜日の場合はS24)を実行して第2週のデータ
処理を第8図7〜8の如く行ない、同図9の如く
表示する。 By continuing to operate the decimal point key (calendar key) 13, processing for displaying the calendar for the second week is executed. That is, steps S3 and S4 are executed first as described above, but since "1" is stored in the flag digit F of the Z register 20 this time, after step S4 is completed, the process proceeds to step S25 .
In step S25 , the date data (Y D ) and non-date data (Z D ) are compared in the same manner as in step S14 . Currently, Y D is "06", so
Proceeding to step S15 , "+1" operation is performed on the date data (Y D ) in the same manner as above. This step
After completing S15 , the process proceeds to step S16 , and it is checked whether the flag digit F of the Y register 19 is "0" or not.
Since the content is currently ``0'', a YES judgment is made, and this time, proceed to step S17 . In step S17 , it is determined whether the second digit of the Y register 19, that is, the value of the tenth digit of the date data, is "0". As a result, if the data is not "0", a NO judgment is made,
Proceeding to step S13 , the data in the second digit of the Y register 19 is transferred to the second digit of the After the determination is made, step S19 is selected as the next step, the blanking code BL is stored in the second digit of the X register 18, and the process proceeds to step S20 . Similarly, steps S 20 to S 23
and inputs Sunday date data (“7” in this case) into the X register 18. Figure 8 6
Step S 22 after entering data for Sunday
This is the state at the end. As described above, steps S 14 →S 15 →S 16 →S 20 →S 21 →S 22 →S 23 (or S 24 in the case of Saturday) are executed to process the data for the second week as shown in FIG. 7 to 8, and the display is as shown in FIG. 9.
以下、同様に小数点キー(カレンダキー)13
の操作に応じ、第8図3の如く第3週及び第4週
の処理を行ない表示する。なお、第8図10,1
2は各々第3週、第4週の処理終了時のレジスタ
状態、同図11,13は第3週、第4週の表示状
態を示す図である。 Below, decimal point key (calendar key) 13
In response to the operation, the third and fourth weeks are processed and displayed as shown in FIG. 8. In addition, Fig. 8 10, 1
2 shows the register states at the end of the processing in the third and fourth weeks, respectively, and FIGS. 11 and 13 show the display states in the third and fourth weeks.
ひき続き小数点キー(カレンダキー)13の操
作により第5週の処理を第8図14,15……の
如く行うが、未日データとして「1」(「31」を意
味する。)をXレジスタ18に入力した後は、そ
れ以下の桁を総て空白とする為、ステツプS26に
おいて、Xレジスタ18の第1桁にブランキング
コードBLを入力する。そして、このステツプS26
の終了後、ステツプS21にジヤンプし、以下ステ
ツプS21→S22→S23→S14→S26を繰り返すことによ
つて、ブランキングコードBLを第1桁まで入力
する。第8図15には水曜日の処理終了時、同図
16には木曜日、同図17には土曜日の処理終了
時のレジスタ18,19の状態を、同図18に
は、第5週の表示状態を各々示す。 Continuing to operate the decimal point key (calendar key) 13, the processing for the 5th week is performed as shown in Figure 8, 14, 15..., but "1" (meaning "31") is stored in the X register as unday data. After inputting the blanking code BL to the first digit of the X register 18, the blanking code BL is inputted to the first digit of the X register 18 in step S26 in order to make all the digits below it blank. And this step S 26
After completion of step S21 , the blanking code BL is input up to the first digit by repeating steps S21 → S22 → S23 → S14 → S26 . 15 shows the status of the registers 18 and 19 at the end of processing on Wednesday, FIG. 16 shows the status of the registers 18 and 19 at the end of processing on Thursday, FIG. are shown respectively.
そして、更に、小数点キー(カレンダキー)1
3が操作されると翌月の年、月データが求められ
表示される。すなわち、まず、第5週まで表示し
終えた後に、小数点キー(カレンダキー)13が
操作されると、上記ステツプS3,S4を実行し、ス
テツプS25に進む。ステツプS25におけるジヤツジ
結果は、日付データ(YD)が今の場合「31」と
なつているため、月未データ(ZD)と一致して、
YESとなり、処理S27に進む。処理S27では、記憶
されているAレジスタ21の年、月データに基づ
いて、翌月の年、月データを作成する。次にステ
ツプS23に進み、Zレジスタ20のフラツグ桁F
をクリアして「0」とする。これは、引き続き小
数点キー(カレンダキー)13が操作されると、
ステツプS6以降の当該月の1日の曜日データ、未
日データを算出する等の前処理を行つてから第1
週のカレンダ作成を行うためである。このステツ
プS23終了時のレジスタ18,20,21の状態
は第8図19の如くなつており、このXレジスタ
18の内容「1978.06」を次のステツプS2で表示
する。その表示状態を同図20に示す。 And furthermore, decimal point key (calendar key) 1
When 3 is operated, the year and month data for the next month are obtained and displayed. That is, first, when the decimal point key (calendar key) 13 is operated after displaying up to the fifth week, steps S3 and S4 are executed, and the process proceeds to step S25 . Since the date data (Y D ) is currently "31", the result of the jump in step S 25 matches the month data (Z D ),
The result is YES, and the process proceeds to step S27 . In process S27 , year and month data for the next month are created based on the year and month data stored in the A register 21. Next, proceed to step S23 , and set the flag digit F of the Z register 20.
is cleared and set to "0". This means that if the decimal point key (calendar key) 13 is continued to be operated,
Step S After performing preprocessing such as calculating the day of the week data and non-day data for the first day of the month from 6 onwards, the first
This is to create a weekly calendar. The states of registers 18, 20, and 21 at the end of step S23 are as shown in FIG. 8 and 19, and the contents of this X register 18 "1978.06" are displayed in the next step S2 . The display state is shown in FIG.
そして、ひき続き小数点キー(カレンダキー)
13が操作されると、上述した如く、前処理を行
つた後、当該月の第1週のカレンダ処理を行な
い、以下、同様に、小数点キー(カレンダキー)
13の操作に応じ順次カレンダ処理が行なわれ表
示されることは言うまでもない。 Then continue with the decimal point key (calendar key)
13 is operated, as described above, after preprocessing, calendar processing for the first week of the month is performed, and the decimal point key (calendar key) is
It goes without saying that calendar processing is performed and displayed sequentially in response to the operations in step 13.
なお、従来通り、年、月、日のデータをキー入
力部1より入力して、その日の曜日データを表示
することも可能で、以下に第5図のフローチヤー
トを参照して説明する。そのカレンダ情報の入力
の方法は例えば□1□9□7□8DATE□5DATE□1
DATEの如く、テンキー11、DATEキー1
2によつて行う。この入力は前述のキー入力方法
と同様処理S1及びステツプS2を繰りかえして桁上
げ等の処理を行いながら実行される。そして、3
回目のDATEキー12の操作を処理S1において
検出すると、処理S7へジヤンプする。この処理S7
では、上述した如く入力された年、月、日のデー
タに基づき日数演算を行ない、この演算終了後処
理S3に進む。処理S8では処理S7で得られた日数デ
ータ(X)から上述した如くして、キー入力され
た当該日の曜日データを算出する。その結果、Y
レジスタ19のフラツグ桁Fは、今の場合「1」
となる。次にステツプS9に進み、Zレジスタ20
のフラツグ桁Fが「1」であるか否かジヤツジさ
れるが、今の場合ジヤツジ結果はNOとなり、処
理S11に進む。この処理S11では、処理S8で得られ
た曜日データを表示形態に即したデータに変換処
理する。具体的には、曜日を数値で示す場合は、
その曜日データをXレジスタ18の所定桁に桁上
げ処理等を行つて入力することにより、また曜日
を小数点の位置で示す場合は、曜日データを対応
する小数点の位置を示すデータに変換し、それを
Xレジスタ18の小数点指定桁Pに入力して行な
う。 Note that it is also possible to display the day of the week data for that day by inputting year, month, and day data from the key input unit 1 as in the past, and this will be explained below with reference to the flowchart of FIG. 5. For example, how to input the calendar information is □1□9□7□8DATE□5DATE□1
Like DATE, numeric keypad 11, DATE key 1
This is done according to 2. This input is performed in the same way as in the key input method described above, by repeating processing S1 and step S2 , and carrying out processing such as carrying. And 3
When the second operation of the DATE key 12 is detected in process S1 , the process jumps to process S7 . This process s 7
Then, the number of days is calculated based on the input year, month, and day data as described above, and after this calculation is completed, the process proceeds to step S3 . In process S8 , the day of the week data of the key-input day is calculated from the number of days data (X) obtained in process S7 , as described above. As a result, Y
Flag digit F of register 19 is "1" in this case.
becomes. Next, proceed to step S9 and register Z register 20.
It is checked whether the flag digit F is "1" or not, but in this case, the result of the check is NO, and the process advances to step S11 . In this process S11 , the day of the week data obtained in process S8 is converted into data suitable for the display format. Specifically, if you want to indicate the day of the week numerically,
By inputting the day of the week data after carrying out a carry process etc. to a predetermined digit of the This is done by inputting this into the decimal point designation digit P of the X register 18.
なお、上記実施例に於ては、第9図Aの如く、
初期値「5」に対し順次「6」を加え、その際の
キヤリー出力の有無により大、小の月判定をした
が、例えば第10図の如く、初期値「4」に対し
順次「6」を加算して同様に大、小の月判定を行
うことも可能である。 In the above embodiment, as shown in FIG. 9A,
We added "6" sequentially to the initial value "5" and judged whether the month was large or small depending on the presence or absence of carry output at that time. For example, as shown in Figure 10, "6" was added sequentially to the initial value "4". It is also possible to determine whether the month is large or small by adding .
また、初期値「5」に対し順次「6」を減算し
てその際のボロー出力により上記同様大、小の月
判定を行なうことも出来、初期値及びその初期値
に対し演算させる値及び演算方法は上記実施例に
限定されない。 In addition, it is also possible to sequentially subtract "6" from the initial value "5" and use the borrow output at that time to determine whether the month is large or small in the same way as above. The method is not limited to the above examples.
更に、上記実施例に於ては、本発明のカレンダ
情報算出方式を1週間毎のカレンダ表示あるいは
キー入力された日の曜日表示を行う場合に適用し
たが、一ケ月のカレンダを一列に表示する場合あ
るいか通常の七曜表を電子的に表示させる場合等
にも適用可能であることは勿論である。 Furthermore, in the above embodiment, the calendar information calculation method of the present invention is applied to displaying a weekly calendar or displaying the day of the week of the day of key input, but it is also possible to display one month's calendar in a row. It goes without saying that the present invention can also be applied to cases where a regular seven-day table is displayed electronically.
加えて、上記実施例に於ては、カレンダ表示を
小型電子式計算機に於て行なう場合につき説明し
たが、電子時計等の電子機器に於ても本発明のカ
レンダ情報算出方式によりカレンダ情報を算出し
所定のカレンダ表示を行わせることも可能であ
る。 In addition, in the above embodiment, the case where the calendar is displayed in a small electronic calculator has been described, but the calendar information calculation method of the present invention can also be used to calculate calendar information in electronic equipment such as an electronic clock. However, it is also possible to display a predetermined calendar.
その他、本発明の要旨を逸脱しない範囲で種々
変形、応用可能であることは勿論である。 It goes without saying that various other modifications and applications can be made without departing from the gist of the present invention.
本発明の「入力手段」はキー入力部1、「変換
手段」はXレジスタ18、アダー回路29、「演
算手段」はXレジスタ18、Yレジスタ19、ア
ダー回路29、「日数データ算出手段」はZレジ
スタ20、Bレジスタ22、アダー回路29に
夫々対応するものである。 The "input means" of the present invention is the key input unit 1, the "conversion means" is the X register 18, the adder circuit 29, the "calculation means" is the X register 18, the Y register 19, the adder circuit 29, and the "days data calculation means" is These correspond to the Z register 20, B register 22, and adder circuit 29, respectively.
本発明は、以上詳細に説明した如く入力された
月データを日数データに変換する演算処理を簡単
にするとともに、同時に当該月の大、小の月判定
も可能にすることにより、演算処理回路の制御を
単純化することが出来、従つて演算処理時間の短
縮を計ることが可能となり、また、ROMにマイ
クロプログラムすべきステツプ数を減少出来るこ
とにより、他の演算処理に要するステツプ数の増
加を可能ならしめ演算処理回路設計上非常に有効
である。 As described in detail above, the present invention simplifies the arithmetic processing of converting input month data into day data, and at the same time makes it possible to determine whether the month is large or small. It is possible to simplify the control, thereby shortening the calculation processing time, and by reducing the number of steps that need to be microprogrammed in the ROM, the increase in the number of steps required for other calculation processing can be avoided. This is very effective in designing possible arithmetic processing circuits.
第1図乃至第9図は本発明の一実施例を示し、
第1図は本実施例による小型電子式計算機の外観
斜視図、第2図はその回路ブロツク図、第3図は
各種制御信号を発生する為のインストラクシヨン
信号を示した図、第4図は第2図に於るレジスタ
構成図、第5図は本実施例の動作を説明する為の
フローチヤート、第6図は第5図のフローチヤー
トの要部詳細図、第7図及び第8図は第5図及び
第6図のフローチヤートに従い順次変化するレジ
スタ、表示状態を示した図、第9図は本実施例の
日数データ、未日データの算出方法を概念的に示
した図であり、第10図は、第9図の要部変形例
を示した図である。
1……キー入力部、2……表示部、12……
DATEキー、13……小数点キー、16……
ROMアドレス部、17……ROM、18……X
レジスタ、19……Yレジスタ、20……Zレジ
スタ、21……Aレジスタ、22……Bレジス
タ、26……コード信号発生部、27……インス
トラクシヨンデコーダ、28……セレクタ、29
……アダー回路、30……セレクタ。
1 to 9 show an embodiment of the present invention,
Fig. 1 is an external perspective view of the small electronic calculator according to this embodiment, Fig. 2 is its circuit block diagram, Fig. 3 is a diagram showing instruction signals for generating various control signals, and Fig. 4. is a register configuration diagram in FIG. 2, FIG. 5 is a flowchart for explaining the operation of this embodiment, FIG. 6 is a detailed view of the main part of the flowchart in FIG. 5, and FIGS. The figure shows the registers and display states that change sequentially according to the flowcharts in Figures 5 and 6. Figure 9 is a diagram conceptually showing the method of calculating the number of days data and undateable data in this embodiment. 10 is a diagram showing a modification of the main part of FIG. 9. 1...Key input section, 2...Display section, 12...
DATE key, 13... Decimal point key, 16...
ROM address section, 17...ROM, 18...X
Register, 19...Y register, 20...Z register, 21...A register, 22...B register, 26...code signal generator, 27...instruction decoder, 28...selector, 29
...Adder circuit, 30...Selector.
Claims (1)
と、入力された月データを当該年の基準月より計
数される演算用月データに変換する変換手段と、
該変換手段で得られた演算用月データの回数だけ
所定の基準値に所定値を繰り返し加算あるいは減
算する演算手段と、該演算手段のキヤリーあるい
はボロー出力に基づき大の月、小の月の月末日で
ある「30」、「31」を選択して順次加算することに
より上記演算用月データから日数データを算出す
る日数データ算出手段とを具備したことを特徴と
するカレンダ算出装置。1. An input means for inputting at least year and month data, and a conversion means for converting the input month data into calculation month data counted from the base month of the year;
A calculation means for repeatedly adding or subtracting a predetermined value from a predetermined reference value as many times as the calculation month data obtained by the conversion means, and determining the end of the month of a large month or a month of a small month based on the carry or borrow output of the calculation means. A calendar calculation device comprising a number of days data calculation means for calculating number of days data from the calculation month data by selecting and sequentially adding days "30" and "31".
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12590178A JPS5552986A (en) | 1978-10-13 | 1978-10-13 | Calendar information calculating system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12590178A JPS5552986A (en) | 1978-10-13 | 1978-10-13 | Calendar information calculating system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5552986A JPS5552986A (en) | 1980-04-17 |
JPS6329236B2 true JPS6329236B2 (en) | 1988-06-13 |
Family
ID=14921703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12590178A Granted JPS5552986A (en) | 1978-10-13 | 1978-10-13 | Calendar information calculating system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5552986A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0344803B1 (en) * | 1988-06-03 | 1995-09-13 | Sharp Kabushiki Kaisha | Electronic device with calendar function |
-
1978
- 1978-10-13 JP JP12590178A patent/JPS5552986A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5552986A (en) | 1980-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4274146A (en) | Calendar data display device for an electronic device | |
JPH0214671B2 (en) | ||
JPH0629755Y2 (en) | Time display device | |
JPS609293B2 (en) | Key input control method | |
US5870713A (en) | Information processor | |
JP2002505455A (en) | System and method for displaying time corresponding to an event on a calendar | |
Castro | Arguments on the imminence of global collapse are premature when based on simulation models | |
JPS6329236B2 (en) | ||
US4172285A (en) | Key-operated program calculator | |
US4361874A (en) | Schedule table printing apparatus | |
JPS6329237B2 (en) | ||
JPS6329238B2 (en) | ||
JPS6158860B2 (en) | ||
JPS6213636B2 (en) | ||
JPH0368424B2 (en) | ||
USRE34422E (en) | Portable electronic memorandum device | |
JPS6040066B2 (en) | Calendar information display method | |
JPH01291357A (en) | Calculating system for number of working days | |
JPS6367157B2 (en) | ||
JP2680736B2 (en) | Electronic device having schedule management function | |
JPS6019537B2 (en) | Key input method | |
JP3460780B2 (en) | Numerical arithmetic unit | |
JPH0485659A (en) | Binary tree possible solution keeping/restoring processing system | |
JPH0726761Y2 (en) | Data storage | |
JPH0445071Y2 (en) |