JPS63290083A - Bias circuit - Google Patents

Bias circuit

Info

Publication number
JPS63290083A
JPS63290083A JP62125453A JP12545387A JPS63290083A JP S63290083 A JPS63290083 A JP S63290083A JP 62125453 A JP62125453 A JP 62125453A JP 12545387 A JP12545387 A JP 12545387A JP S63290083 A JPS63290083 A JP S63290083A
Authority
JP
Japan
Prior art keywords
voltage
power supply
comparison
bypass capacitor
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62125453A
Other languages
Japanese (ja)
Inventor
Kenichi Shibuya
健一 渋谷
Hisafumi Yamada
山田 久文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62125453A priority Critical patent/JPS63290083A/en
Publication of JPS63290083A publication Critical patent/JPS63290083A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

PURPOSE:To prevent the sudden rise of a reference bias voltage when a power source is re-charged by detecting the fall of a source voltage, and accordingly discharging the charge of a bypass capacitor connected with a voltage-dividing resistance. CONSTITUTION:When the charge of the bias capacitor 21 is set to be discharged based on a comparison output voltage between a comparison voltage Vc which follows the source voltage VCC and changes and the voltage-dividing voltage VD1, the charge of the bypass capacitor 21 can securely be discharged before the source voltage VCC falls to 0 [V] since the comparison voltage VC is set to be outputted through a level shift circuit 45 if the source voltage VCC is off-operated. Thus, the sudden rise of the voltage-dividing voltage VD1 when the power source is re-charged can previously be prevented.

Description

【発明の詳細な説明】 A産業上の利用分野 本発明はバイアス回路に関し、例えばテレビジョン受像
機等の電子機器に適用して好適なものである。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a bias circuit, and is suitable for application to electronic devices such as television receivers.

B発明の概要 本発明はバイアス回路において、電源電圧の降下を検出
して、これに応じて分圧抵抗に接続されたバイパスコン
デンサの電荷を放電させることにより、電源再投入時の
基準バイアス電圧の急激な立上りを未然に防止すること
ができる。
B. Summary of the Invention The present invention detects a drop in the power supply voltage in a bias circuit and discharges the charge of a bypass capacitor connected to a voltage dividing resistor in response to this, thereby reducing the reference bias voltage when the power is turned on again. A sudden rise can be prevented.

C従来の技術 従来テレビジョン受像機においては、アンテナを介して
入力された放送波に加えてビデオテープレコーダ(VT
R)等から出力されるビデオ信号及び音声信号を切り換
えて出力するようになされたものがある。
C. Prior Art In conventional television receivers, in addition to broadcast waves input via an antenna, a video tape recorder (VT
There is a device that switches and outputs the video signal and the audio signal output from the R), etc.

すなわち第3図に示すように、1は全体としてテレビジ
ョン受像機を示し、アンテナ2を介して受信した放送波
をチューナ回路3を介して選局した後、中間周波増幅回
路4を介して音声信号処理回路5に受け、音声信号S1
を復調する。
That is, as shown in FIG. 3, 1 indicates a television receiver as a whole, and after broadcast waves received through an antenna 2 are tuned through a tuner circuit 3, audio is output through an intermediate frequency amplification circuit 4. Received by the signal processing circuit 5, the audio signal S1
demodulate.

スイッチ回路6は、音声信号S1を結合コンデンサ7を
介して半導体スイッチ回路8に与えると共に、外部入力
端子9を介して入力されるVTRの音声信号S2を結合
コンデンサ10を介して半導体スイッチ回路8に与える
The switch circuit 6 supplies the audio signal S1 to the semiconductor switch circuit 8 via the coupling capacitor 7, and also supplies the audio signal S2 of the VTR input via the external input terminal 9 to the semiconductor switch circuit 8 via the coupling capacitor 10. give.

半導体スイッチ回路8は、テレビジョン受像機1の操作
パネルに設けられた操作子(図示せず)の切換操作に応
動して音声信号S1及びS2を切り換えて出力する。
The semiconductor switch circuit 8 switches and outputs the audio signals S1 and S2 in response to a switching operation of an operator (not shown) provided on the operation panel of the television receiver 1.

さらにスイッチ回路6は、帰還抵抗15を備えた演算増
幅回路16を有し、半導体スイッチ回路8から出力され
る音声信号を所定の増幅率で増幅した後、電力増幅回路
17を介してスピーカ18に出力すると共に外部出力端
子19に出力する。
Furthermore, the switch circuit 6 has an operational amplifier circuit 16 equipped with a feedback resistor 15, which amplifies the audio signal output from the semiconductor switch circuit 8 at a predetermined amplification factor, and then outputs the signal to a speaker 18 via a power amplifier circuit 17. At the same time, it is output to the external output terminal 19.

かくして放送波を選局して得られる音声信号S1及びV
TRから出力された音声信号S2とを必要に応じて切り
換えて出力することができる。
The audio signals S1 and V obtained by tuning the broadcast waves in this way
The audio signal S2 outputted from the TR can be switched and outputted as necessary.

さらにテレビジョン受像機1においては、スイッチ回路
6の基準バイアス電圧■、を供給するためにバイアス回
路20を有している。
Furthermore, the television receiver 1 includes a bias circuit 20 for supplying a reference bias voltage (1) to the switch circuit 6.

すなわちバイアス回路20においては、接続中点にバイ
パスコンデンサ21及び保護ダイオード22を接続した
分圧抵抗23及び24によって電源電圧VCCを分圧し
て分圧電圧VDを得ると共に、当該分圧電圧■ゎをボル
テージホロワ構成の演算増幅回路25を介して基準バイ
アス電圧■6゛を出力する。
That is, in the bias circuit 20, the power supply voltage VCC is divided by the voltage dividing resistors 23 and 24, which have the bypass capacitor 21 and the protection diode 22 connected to the middle point of the connection, to obtain the divided voltage VD, and the divided voltage A reference bias voltage 6' is outputted via an operational amplifier circuit 25 having a voltage follower configuration.

当該基準バイアス電圧■3は、それぞれ抵抗26.27
及び28を介して半導体スイッチ回路80入力端及び演
算増幅回路16の反転入力端に印加される。
The reference bias voltage ■3 is connected to a resistor of 26.27, respectively.
and 28 to the input terminal of the semiconductor switch circuit 80 and the inverting input terminal of the operational amplifier circuit 16.

因にバイパスコンデンサ21は、分圧抵抗23及び24
の接続中点に生じるリップル電圧を除去すると共に、電
源を投入した際に、当該接続中点の電圧が急激に立ち上
がることにより、当該音声信号S1及びS2の基準バイ
アス電圧が急激に立ち上がってスピーカ18を介してシ
ョックノイズが出力されることがないように設けられて
いる。
Incidentally, the bypass capacitor 21 is connected to the voltage dividing resistors 23 and 24.
At the same time, when the power is turned on, the voltage at the connection center point suddenly rises, and the reference bias voltage of the audio signals S1 and S2 rises rapidly, causing the speaker 18 This is provided to prevent shock noise from being output through the.

従って実際上、当該バイパスコンデンサ21の容量は、
分圧抵抗23及び24の抵抗値に比して十分大きな値に
選定され、電源がオン操作された際に、当該分圧電圧■
。が徐々に立ち上がることにより基準バイアス電圧v3
がゆっくり立ち上がるようになされている。
Therefore, in reality, the capacity of the bypass capacitor 21 is:
It is selected to have a sufficiently large value compared to the resistance values of the voltage dividing resistors 23 and 24, and when the power is turned on, the divided voltage
. As the voltage gradually rises, the reference bias voltage v3
is made to stand up slowly.

D発明が解決しようとする問題点 ところが、このようなバイアス回路20においては、電
源をオン操作したときに、基準バイアス電圧■、がゆつ
くり立ち上がるようにした分だけ電源をオフ操作した際
に、当該基準バイアス電圧■5がゆっくり立ち下がるよ
うになる。
D Problems to be Solved by the Invention However, in such a bias circuit 20, when the power is turned on, the reference bias voltage (2) rises slowly, and when the power is turned off, The reference bias voltage (5) begins to fall slowly.

すなわち第4図に示すように、電源電圧Vcc(第4図
(A))は、時点t1において電源がオン操作されると
すみやかに立ち上がり、時点t2において所定の電源電
圧になる。
That is, as shown in FIG. 4, the power supply voltage Vcc (FIG. 4(A)) quickly rises when the power is turned on at time t1, and reaches a predetermined power supply voltage at time t2.

これに対して分圧電圧VO(第4図(B))は、バイパ
スコンデンサ21の充電時間のために徐々に立ち上がり
、時点t2経過後の時点t3において所定の分圧電圧に
立ち上がる。
On the other hand, the divided voltage VO (FIG. 4(B)) gradually rises due to the charging time of the bypass capacitor 21, and rises to a predetermined divided voltage at time t3 after time t2 has elapsed.

従って基準バイアス電圧vm(第4図(C))は、当該
分圧抵抗■。の立上りに追従変化して電源オン操作後徐
々に立ち上がり、かくしてショックノイズが音声信号に
混入することを未然に防止することができる。
Therefore, the reference bias voltage vm (FIG. 4(C)) is the same as the voltage dividing resistor (2). It changes to follow the rise of , and gradually rises after the power-on operation, thus making it possible to prevent shock noise from being mixed into the audio signal.

これに対して時点t4においてtaがオフ操作されると
、電源電圧VCCは徐々に電圧が降下して時点t5にお
いて0 (V)になる。
On the other hand, when ta is turned off at time t4, power supply voltage VCC gradually drops to 0 (V) at time t5.

ところが分圧電圧■。は、バイパスコンデンサ21の容
量が分圧抵抗23及び24の抵抗値に比して十分大きな
値に選定されているため、実際上分圧抵抗23及び24
と介して放電する放電電荷量は極めて小さく、バイパス
コンデンサ21の電荷は、その殆どが保護ダイオードを
22を介して放電される。すなわち、時点t4において
電源がオフ操作された後においても、時点t6において
電源電圧VCcの電圧が分圧電圧■。より低くなって保
護ダイオード22がオン動作するまでの間、当該分圧電
圧V、に保持された後、保護ダイオード22がオン動作
すると、当該保護ダイオード22を介して当該バイパス
コンデンサ21に充電された電荷が放電されて徐々に電
圧が降下する。
However, the divided voltage ■. Since the capacitance of the bypass capacitor 21 is selected to be a sufficiently large value compared to the resistance value of the voltage dividing resistors 23 and 24, the voltage dividing resistors 23 and 24 are actually
The amount of charge discharged through the bypass capacitor 21 is extremely small, and most of the charge in the bypass capacitor 21 is discharged through the protection diode 22. That is, even after the power is turned off at time t4, the voltage of power supply voltage VCc is the divided voltage ■ at time t6. After being held at the divided voltage V until the voltage becomes lower and the protection diode 22 turns on, when the protection diode 22 turns on, the bypass capacitor 21 is charged through the protection diode 22. The charge is discharged and the voltage gradually drops.

この場合時点t5後において、電源電圧Vecが0〔■
〕に立ち下がった状態になると、分圧電圧V、の電圧値
が保護ダイオード22の順方向電圧v mtzzになっ
て保護ダイオード22がオフ動作するようになる。その
結果それまで保護ダイオード22を介して行われていた
バイパスコンデンサ21の充電電荷の放電動作が、分圧
抵抗23及び24だけを介して行われるようになり、時
点t5経過後おいても、バイパスコンデンサ21の電荷
が完全に放電するまで相当時間の間、当該分圧電圧■。
In this case, after time t5, the power supply voltage Vec is 0 [■
], the voltage value of the divided voltage V becomes the forward voltage v mtzz of the protection diode 22, and the protection diode 22 turns off. As a result, the operation of discharging the charge charged in the bypass capacitor 21, which had been performed through the protection diode 22, is now performed only through the voltage dividing resistors 23 and 24, and even after time t5, the bypass The divided voltage ■ remains constant for a considerable period of time until the charge in the capacitor 21 is completely discharged.

が0〔■〕にならない状態が生じる。A situation arises in which the value does not become 0 [■].

従ってこのような状態において、時点t7において電源
をオン操作すると、分圧電圧VDがO〔■〕まで立ち下
からなかった分だけ時点t8までの間、電源電圧の上昇
と共に基準バイアス電圧■3が急激に立ち上がる問題が
あり、当該テレビジョン受像機lにおいては、スピーカ
18を介してショックノイズが出力される問題がある。
Therefore, in such a state, when the power is turned on at time t7, the reference bias voltage ■3 increases as the power supply voltage rises until time t8, as the divided voltage VD has not fallen to O [■]. There is a problem in that the power level suddenly rises, and in the television receiver 1, there is a problem in that shock noise is outputted through the speaker 18.

実際上電源をオフ操作した後バイパスコンデンサ21の
電荷が完全に放電するまでの期間として1秒以上の時間
を要し、例えばトグルスイッチ等で構成された電源スィ
ッチを操作する場合、誤って繰り返し押圧操作される恐
れがあり、この場合当該ショックノイズがスピーカ18
から出力されるようになる。
In practice, it takes more than one second for the charge in the bypass capacitor 21 to completely discharge after the power is turned off. For example, when operating a power switch composed of a toggle switch, etc. In this case, the shock noise may be caused by the speaker 18.
will be output from.

本発明は以上の点を考慮してなされたもので、誤って繰
り返し電源スィッチが押圧操作された場合でも、電源投
入時において、急激な基準バイアス電圧の立上りを未然
に防止したバイアス回路を提案しようとするものである
The present invention has been made in consideration of the above points, and we would like to propose a bias circuit that prevents the reference bias voltage from rising suddenly when the power is turned on, even if the power switch is pressed repeatedly by mistake. That is.

El¥!!題点を解決するための手段 かかる問題点を解決するため本発明においては、バイパ
スコンデンサ21を接続し、電源電圧■。。
El¥! ! Means for Solving the Problem In order to solve this problem, in the present invention, a bypass capacitor 21 is connected, and the power supply voltage is reduced. .

から分圧電圧Vl11を得るようになされた分圧抵抗2
3.24と、電源電圧VCCに追従変化する所定の比較
電圧vcを出力するレベルシフト回路45と、比較電圧
■。及び分圧電圧VDIとの比較出力電圧を出力する演
算増幅回路41と、比較出力電圧に応じて、バイパスコ
ンデンサ21の充電電荷を放電するようになされたトラ
ンジスタ47とを備えるようにする。
A voltage dividing resistor 2 configured to obtain a divided voltage Vl11 from
3.24, a level shift circuit 45 that outputs a predetermined comparison voltage vc that changes to follow the power supply voltage VCC, and a comparison voltage ■. The bypass capacitor 21 is provided with an operational amplifier circuit 41 that outputs a comparison output voltage with the divided voltage VDI, and a transistor 47 configured to discharge the charge of the bypass capacitor 21 according to the comparison output voltage.

F作用 電源電圧VCCに追従変化する゛比較電圧■、及び分圧
電圧V (11との比較出力電圧に基づいて、バイパス
コンデンサ21の充電電荷を放電するようにすれば、当
該電源電圧VCCがオフ操作された際に、レベルシフト
回路45を介して比較電圧■。を出力するようにした分
、確実に電源電圧VCCがO〔■〕に立ち下がる前にバ
イパスコンデンサ21の電荷を放電させることができる
If the charged charge of the bypass capacitor 21 is discharged based on the comparison output voltage and the divided voltage V (11), which changes following the F action power supply voltage VCC, the power supply voltage VCC is turned off. By outputting the comparison voltage ■. through the level shift circuit 45 when operated, it is possible to ensure that the charge in the bypass capacitor 21 is discharged before the power supply voltage VCC falls to O [■]. can.

従ってその分電源が再投入された場合における分圧電圧
■。、の急激な立上りを未然に防止することができ、当
該分圧電圧VD、に基づいて変化する基準バイアス電圧
を得ることができる。
Therefore, the divided voltage ■ when the power is turned on again. It is possible to prevent a sudden rise of VD, and to obtain a reference bias voltage that changes based on the divided voltage VD.

G実施例 以下図面について、本発明の一実施例を詳述する。G example An embodiment of the present invention will be described in detail below with reference to the drawings.

第3図との対応部分に同一符号を付して示す示す第1図
において、40は全体としてバイアス回路を示し、電源
電圧VCCの降下を検出し、当該量8N圧VCCの降下
に追従してバイパスコンデンサ21の電荷を放電するよ
うになされている。
In FIG. 1, in which parts corresponding to those in FIG. The charge in the bypass capacitor 21 is discharged.

すなわち演算増幅回路41は、非反転入力端に分圧電圧
■□を受けると共に、反転入力端に例えばダイオード4
2及び43と定電流′a44とを直列接続したレベルシ
フト回路45を介してダイオード42及び43の順方向
電圧VFE分だけ電源電圧VCCからレベルシフトした
比較電圧■。を受ける。
That is, the operational amplifier circuit 41 receives a divided voltage □ at its non-inverting input terminal, and also receives a diode 4 at its inverting input terminal.
A comparison voltage (2) whose level is shifted from the power supply voltage VCC by the forward voltage VFE of the diodes 42 and 43 through a level shift circuit 45 in which 2 and 43 and a constant current 'a44 are connected in series. receive.

従って第2図に示すように、電源電圧Vcc(第2図(
A))の変化に追従変化して時点t1で電源がオン操作
されると、時点t2までの期間の間で所定の電圧vcc
  VFEまで立ち上がった後、時点t4で電源がオフ
操作されると、電a電圧が0(V)になる直前の時点t
lOにおいて(すなわち電源電圧■。、がほぼダイオー
ド42及び43の順方向電圧V□になったとき) 、0
 (V)に立ち下がる比較電圧VC(第2図(B))を
得ることができる。
Therefore, as shown in FIG. 2, the power supply voltage Vcc (
A)) When the power is turned on at time t1 by following the change of
After rising to VFE, when the power is turned off at time t4, the time t immediately before the voltage a becomes 0 (V)
At lO (that is, when the power supply voltage ■ becomes approximately the forward voltage V□ of the diodes 42 and 43), 0
A comparison voltage VC (FIG. 2(B)) falling to (V) can be obtained.

さらに演算増幅回路41は、エミッタ接地されてコレク
タに分圧電圧VDIを受けるNPN型トランジスタ47
に比較出力電圧を与える。
Further, the operational amplifier circuit 41 includes an NPN transistor 47 whose emitter is grounded and whose collector receives the divided voltage VDI.
Give the comparison output voltage to .

かくして、演算増幅回路41及びトランジスタ47は、
レベルシフト回路45を介して得られる比較電圧■。に
対する分圧電圧VDIの電位差を検出して、当該検出結
果に基づいてトランジスタ47を介してバイパスコンデ
ンサ21の電荷を放電させることにより、当該分圧電圧
Vl)1が比較電圧■、に一致するように制御する帰還
ループを構成する。
Thus, the operational amplifier circuit 41 and the transistor 47
Comparison voltage ■ obtained through the level shift circuit 45. By detecting the potential difference between the divided voltage VDI and discharging the charge of the bypass capacitor 21 via the transistor 47 based on the detection result, the divided voltage Vl)1 is made to match the comparison voltage ■. Configure a feedback loop to control the

実際上トランジスタ47においては、エミッタ接地のN
PN型トランジスタで構成されているため、当該分圧電
圧v01が比較電圧■。より高(なったときにオン状態
になって帰還ループが構成されるのに対し、分圧電圧V
D1が比較電圧V、より低い場合はオフ状態になり、帰
還ループが動作しないようになる。
Actually, in the transistor 47, N
Since it is composed of PN type transistors, the divided voltage v01 is the comparison voltage ■. When the voltage is higher than V, it turns on and a feedback loop is formed.
If D1 is lower than the comparison voltage V, it will be in an off state and the feedback loop will not operate.

従って時点t1において電源電圧VCCが立ち上がった
後電源がオフ操作されるまでの期間の間は(すなわちバ
イパスコンデンサ21が充電されて電源電圧に対して分
圧電圧V□(第2図(C))がゆっくりと立ち上がった
後、所定電圧に保持されている期間の間)、第3図につ
いて上述した場合と同様に基準バイアス電圧Vm(第2
図(D))を出力するバイアス回路40を得ることがで
きる。
Therefore, during the period after the power supply voltage VCC rises at time t1 until the power is turned off (that is, the bypass capacitor 21 is charged and the divided voltage V□ with respect to the power supply voltage (Fig. 2 (C)) (during the period during which Vm is held at a predetermined voltage after slowly rising), the reference bias voltage Vm (second
It is possible to obtain a bias circuit 40 that outputs (Fig. (D)).

これに対して、時点t5において電源がオフ操作された
後においては、電源電圧VCCの電圧降下に従って比較
電圧V、が降下し、時点tllにおいて分圧電圧VDI
及び比較電圧■、の電圧とが等しくなる状態を得ること
ができる。
On the other hand, after the power is turned off at time t5, the comparison voltage V drops in accordance with the voltage drop of the power supply voltage VCC, and at time tll the divided voltage VDI
A state can be obtained in which the voltages of the comparison voltage (1) and the comparison voltage (2) are equal to each other.

従って時点tll以後においては、トランジスタ47が
オン動作することにより、当該比較電圧■。と分圧電圧
■、の電圧が等しくなるようにトランジスタ47を介し
てバイパスコンデンサ21の電荷が放電される。
Therefore, after the time tll, the transistor 47 is turned on, so that the comparison voltage . The charge of the bypass capacitor 21 is discharged through the transistor 47 so that the voltages of the voltage and the divided voltage (2) become equal.

かくして電源電圧■。、の電圧がレベルシフト回路45
のシフト電圧(すなわちほぼダイオード42及び43の
順方向電圧でなる)VFEになった時点tloにおいて
、比較電圧■、が0〔v〕に立ち下がることにより、そ
の後の時点tloにおいては確実にバイパスコンデンサ
21の電荷を放電させて、分圧電圧■。Lを0〔■〕に
制御することができる。
Thus, the power supply voltage■. , the voltage of level shift circuit 45
At the time tlo when the shift voltage (that is, approximately the forward voltage of the diodes 42 and 43) reaches VFE, the comparison voltage ■ falls to 0 [V], so that the bypass capacitor is reliably used at the subsequent time tlo. By discharging the charge of 21, the divided voltage ■. L can be controlled to 0 [■].

従って電源がオフ操作された直後に再投入された時点t
7においては、分圧電圧■。、を0〔■〕から徐々に立
ち上げることができ、これに追従して徐々に立ち上がる
基準バイアス電圧Vl  (第2図(D))を得ること
ができる。
Therefore, the time t when the power is turned on again immediately after being turned off
In 7, the divided voltage ■. , can be gradually raised from 0 [■], and a reference bias voltage Vl (FIG. 2 (D)) can be obtained which follows this and gradually rises.

実際上比較電圧■。とじてレベルシフト回路45を介し
て得られる電源電圧VCCから所定値■、tだけレベル
シフトした電圧を用いるようにしたので、その分比較電
圧■。は電源電圧■。、よりも早(0(V)に立ち下が
るようになる。
Practical comparison voltage ■. Since a voltage level-shifted by a predetermined value (2), t, from the power supply voltage VCC obtained through the level shift circuit 45 is used, the comparison voltage (2) is adjusted accordingly. is the power supply voltage■. , it will fall to 0 (V) earlier than .

従って当該電圧VFEを約1.5[V)程度に選定すれ
ば、実用上電源電圧VCCが電圧降下して、トランジス
タ47及び演算増幅回路41が確実に動作しないような
状態になる直前で完全にバイパスコンデンサ21の電荷
を放電させることができる。
Therefore, if the voltage VFE is selected to be about 1.5 [V], the power supply voltage VCC drops completely in practice, just before the transistor 47 and the operational amplifier circuit 41 do not operate reliably. The charge in the bypass capacitor 21 can be discharged.

かくして、電源電圧VCCが立ち下がると、電源電圧V
CCが0 [V)になる前に完全にバイパスコンデンサ
21の端子電圧を0 (V)に立ち下げることができる
ので、電源スィッチが誤って繰り返し押圧操作された場
合でも、ショックノイズの発生を未然に防止することが
できる。
Thus, when the power supply voltage VCC falls, the power supply voltage V
Since the terminal voltage of the bypass capacitor 21 can be completely lowered to 0 (V) before CC becomes 0 [V], even if the power switch is pressed repeatedly by mistake, the generation of shock noise can be prevented. can be prevented.

以上の構成において、時点tlにおいて電源がオン操作
されて電源電圧vc、が立ち上がる際には、バイパスコ
ンデンサ21の充電時間のために分圧電圧VI、Iは電
源電圧VCCに対して徐々に立ち上がる。
In the above configuration, when the power supply is turned on at time tl and the power supply voltage VC rises, the divided voltages VI, I gradually rise with respect to the power supply voltage VCC due to the charging time of the bypass capacitor 21.

従って電源電圧■。が立ち上がる際の基準バイアス電圧
■3の急激な立上りを未然に防止して、ショックノイズ
のない音声信号を得ることができる。
Therefore, the power supply voltage ■. By preventing the sudden rise of the reference bias voltage (3) when the reference bias voltage (3) rises, it is possible to obtain an audio signal without shock noise.

このとき電源電圧VCCに対して分圧電圧VO+が比較
電圧■。以下の充分低い電圧に保持されるようになるの
で、トランジスタ47がオフ状態になるのに対して、時
点t4で電源がオフ操作されると、電源電圧■CCが低
下して時点tllにおいて、比較電圧■。及び分圧電圧
■。1とが一致してトランジスタ47がオン状態になる
At this time, the divided voltage VO+ with respect to the power supply voltage VCC is the comparison voltage ■. Since the voltage is maintained at a sufficiently low level as shown below, the transistor 47 turns off. However, when the power is turned off at time t4, the power supply voltage CC decreases and at time tll, the comparison is made. Voltage ■. and divided voltage ■. 1, and the transistor 47 is turned on.

従って当該時点tll以後においては、比較電圧V。の
電圧降下に伴ってバイアスコンデンサ21の電荷が放電
され、分圧電圧■D1 を電源電圧VCCよりも早く確
実にO(V)に制御することができる。
Therefore, after the time tll, the comparison voltage V. As the voltage drops, the charge in the bias capacitor 21 is discharged, and the divided voltage D1 can be reliably controlled to O(V) earlier than the power supply voltage VCC.

従って時点t7で電源が再投入された場合でも、基準バ
イアス電圧Vllの急激な立ち上りを未然に防止するこ
とができ、ショックノイズのない音声信号を得ることが
できる。
Therefore, even if the power is turned on again at time t7, a sudden rise in the reference bias voltage Vll can be prevented, and an audio signal without shock noise can be obtained.

以上の構成によれば、電源がオフ操作された際に、電源
電圧の電圧降下を検出して、その検出結果に基づいてバ
イパスコンデンサの電荷を放電させることにより、電源
電圧が0〔■〕に立ち下がった際には確実に分圧電圧を
0 (V)に立ち下げることかでき、電源の再投入時に
基準バイアス電圧の急激な立ち上りを未然に防止するこ
とができる。
According to the above configuration, when the power is turned off, the voltage drop in the power supply voltage is detected and the charge in the bypass capacitor is discharged based on the detection result, so that the power supply voltage becomes 0 [■]. When the voltage falls, the divided voltage can be surely lowered to 0 (V), and a sudden rise in the reference bias voltage can be prevented when the power is turned on again.

なお上述の実施例においてはダイオード42及び43と
定電源44で構成されるレベルシフト回路45を用いた
場合について述べたが、本発明はこれに限らず種々の構
成のレベルシフト回路を広(適用することができる。
In the above embodiment, a case was described in which the level shift circuit 45 composed of diodes 42 and 43 and a constant power source 44 was used, but the present invention is not limited to this, and can be applied to a wide range of level shift circuits with various configurations can do.

また実用上十分な範囲においては、分圧抵抗を用いて所
望の分圧電圧を得るようになされたレベルシフト回路等
も広く適用することができる。
In addition, within a practically sufficient range, level shift circuits and the like configured to obtain a desired divided voltage using voltage dividing resistors can also be widely applied.

また上述の実施例においては、本発明をテレビジョン受
像機のスイッチ回路に基準バイアス電圧を供給するバイ
アス回路に適用した場合について述べたが、本発明はこ
れに限らず、例えば音声増幅回路の基準バイアス電圧供
給用のバイアス回路等広く適用することができる。
Furthermore, in the above-described embodiments, a case has been described in which the present invention is applied to a bias circuit that supplies a reference bias voltage to a switch circuit of a television receiver, but the present invention is not limited to this. It can be widely applied to bias circuits for supplying bias voltage, etc.

また音声信号に限らず、ビデオ信号等の基準バイアス回
路にも広く適用することができると共にテレビジョン受
像機以外のVTR等の電子機器のバイアス回路にも広く
適用することができる。
Furthermore, the present invention can be widely applied not only to audio signals but also to reference bias circuits for video signals and the like, and also to bias circuits for electronic equipment such as VTRs other than television receivers.

H発明の効果 以上のように本発明によれば電源電圧を検出して当該電
源電圧の電圧降下に伴ってバイパスコンデンサの電荷を
放電させることにより、誤って電源がオフ操作された直
後にオン操作されても、基準バイアス電圧の急激な立ち
上りを未然に防止することができる。
H Effects of the Invention As described above, according to the present invention, by detecting the power supply voltage and discharging the charge of the bypass capacitor as the power supply voltage drops, it is possible to turn on the power immediately after the power is turned off by mistake. Even if the reference bias voltage is changed, a sudden rise in the reference bias voltage can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるバイアス回路の構成を
示すブロック図、第2図はその動作の説明に供する信号
波形図、第3図はテレビジョン受像機の構成を示すブロ
ック図、第4図はそのバイアス回路の動作の説明に供す
る信号波形図である。 1・・・・・・テレビジョン受像機、6・・・・・・ス
イッチ回路、20.40・・・・・・バイアス回路、2
1・・・・・・バイパスコンデンサ、23.24・・・
・・・分圧抵抗、25.41・・・・・・演算増幅回路
、42.43・・・・・・ダイオード、44・・・・・
・定電流源、45・・・・・・レベルシフト回路、47
・・・・・・トランジスタ。
FIG. 1 is a block diagram showing the configuration of a bias circuit according to an embodiment of the present invention, FIG. 2 is a signal waveform diagram for explaining its operation, and FIG. 3 is a block diagram showing the configuration of a television receiver. FIG. 4 is a signal waveform diagram for explaining the operation of the bias circuit. 1...Television receiver, 6...Switch circuit, 20.40...Bias circuit, 2
1... Bypass capacitor, 23.24...
...Voltage dividing resistor, 25.41... Operational amplifier circuit, 42.43... Diode, 44...
・Constant current source, 45...Level shift circuit, 47
...Transistor.

Claims (1)

【特許請求の範囲】 バイパスコンデンサを接続し、電源電圧から分圧電圧を
得るようになされた分圧抵抗と、 上記電源電圧に追従変化する所定の比較電圧を出力する
レベルシフト回路と、 上記比較電圧及び上記分圧電圧との比較出力電圧を出力
する演算増幅回路と、 上記比較出力電圧に応じて、上記バイパスコンデンサの
充電電荷を放電するようになされたトランジスタと を具えたことを特徴とするバイアス回路。
[Claims] A voltage dividing resistor connected to a bypass capacitor to obtain a divided voltage from a power supply voltage, a level shift circuit that outputs a predetermined comparison voltage that changes in accordance with the power supply voltage, and the above comparison. It is characterized by comprising: an operational amplifier circuit that outputs a voltage and a comparison output voltage with the divided voltage; and a transistor configured to discharge the charge charged in the bypass capacitor according to the comparison output voltage. bias circuit.
JP62125453A 1987-05-21 1987-05-21 Bias circuit Pending JPS63290083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62125453A JPS63290083A (en) 1987-05-21 1987-05-21 Bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62125453A JPS63290083A (en) 1987-05-21 1987-05-21 Bias circuit

Publications (1)

Publication Number Publication Date
JPS63290083A true JPS63290083A (en) 1988-11-28

Family

ID=14910468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125453A Pending JPS63290083A (en) 1987-05-21 1987-05-21 Bias circuit

Country Status (1)

Country Link
JP (1) JPS63290083A (en)

Similar Documents

Publication Publication Date Title
US4402029A (en) Protective circuit for output transformer-less circuit
US4398060A (en) Muting circuit for an FM radio receiver
US4209805A (en) Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof
US3870905A (en) Switching circuit
EP0732807A2 (en) Controllable filter arrangement
JPS5828776B2 (en) Output control circuit
US5157353A (en) Audio system with transient tracking dual voltage power supply
JPS63290083A (en) Bias circuit
US3688220A (en) Stable differential relaxation oscillator
US20050100177A1 (en) Mute circuit of an audio device for suppressing audio signals during transients of power switching
US4249089A (en) Short-term power dropout arrangement useful in a television receiver
US4283793A (en) Muting signal generation circuit for an FM receiver
US3089087A (en) Radio receiver
JPS6010117Y2 (en) AFT control circuit
JP2850962B2 (en) Stereo receiver circuit
KR820001568Y1 (en) Muting circuit
EP0052289A2 (en) Voltage follower amplifier
JP2790471B2 (en) Muting circuit
US3512098A (en) Transistor electrical circuit with collector voltage stabilization
JPS6025152Y2 (en) muting circuit
US4530005A (en) AFC circuit for television tuner
KR900009926Y1 (en) Automatic main audio signal selecting circuit for television
PL131735B1 (en) Automatic gain control system in tv receiver
KR920005100Y1 (en) Muting circuit of audio
KR940002756Y1 (en) Squelch circuit