JPS63290050A - データ復元回路 - Google Patents

データ復元回路

Info

Publication number
JPS63290050A
JPS63290050A JP63034143A JP3414388A JPS63290050A JP S63290050 A JPS63290050 A JP S63290050A JP 63034143 A JP63034143 A JP 63034143A JP 3414388 A JP3414388 A JP 3414388A JP S63290050 A JPS63290050 A JP S63290050A
Authority
JP
Japan
Prior art keywords
signal
phase
incoming
recovery circuit
data recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63034143A
Other languages
English (en)
Inventor
ヒー・ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPS63290050A publication Critical patent/JPS63290050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2278Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using correlation techniques, e.g. for spread spectrum signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は電気通信方式、特に復号データ出力を発生す
るために畳込み積分方式を利用する差分ダイビット位相
シフト・キーイング(DBSに)データ復元回路に関す
る。
従来技術及び発明が解決しようとする問題点通信方式の
基本的な機能は、出所から宛先へ出来るだけ速く、且つ
正確に情報を伝達することである。出所及び宛先は互い
に物理的に離れていて、通信回線によって接続される。
情報源には2種類ある。アナログ情報源とll!1lr
lI情報録である。マイクのようなアナログ源は連続的
な振幅を持つ信号を発生する。ディジタル計口器のよう
な離@源は一連の記号で構成された信号を発生する。標
本化及び母子化方式を利用することにより、アナログ信
号を離散信号に変換することができる。
名声伝送を扱うように設計された通信回線(即ち、電話
回線)は、2進数デイジツト又はビット・ストリームを
伝送するのが困難にな−るような特性を持っている。音
声回線を介してディジタル・データを伝送することが出
来るようにするためには、ディジタル・データを利用し
て、音声回線と両立性を持つ周波数を有する搬送波波形
を変調することが必要である。
所要の変調を行なう装置が一般的に「モデム」とpFば
れている。「モデム」と言う゛8葉は、変調器−復調器
の略号である。これは、この装置が共形的には、伝送信
号を変′J1するだけでtよなく、受信信号を復調する
ことも出来るからである。
一般的に言うと、1)ffに述べたように、変調器が情
報源から直列ディジタル・データ・ビット・ストリーム
を受取り、このビット・ストリームを、通信回線を介し
て伝送するのに適した波形に変換する。伝送信号の周波
数スベク1〜ルを通信回線の特性と合せる他に、変調器
上雑音及び通信回線の理想的でない性質によって起こる
信号歪みの影響を最小限に抑えるようにも作用する。
通信方式の受信側では、伝送信号を復調する。
即ち、伝送データを変調搬送波波形から分離し、又は復
元する。
更に高いデータ速度、即ち1200ボー又はそれ以上を
用いる通信方式では、種々の形の位相シフト・キーイン
グ(PSK)変調が利用される。
2相PSK変調方式は、一方の23i数状態に対して搬
送波周波数の1つの位相を使い、他方の2進数状態に対
して別の位相を使う。2相は180°離れていて、到来
信号に対して既知の位相を持つ基準信号を受信機で使う
ことにより、同期復元装置によって検出される。
差分コヒーレントPSKtDPSK)変調方式は、受信
機で基準信号を必要としない。DPSK方式では、復調
用の位相基準が、その前の信号区間の間の搬送波波形の
位相から取出される。受信機が位相差に基づいてディジ
タル情報を復元する。
1形式の4相DPSK通信方式では、伝送ずべき2進デ
ータが、ダイビットと呼ばれる2つのビットづつのブロ
ックに分けられる。この結果得られた考えられる4つの
ダイビットの組合せ、即ら00゜01、10及び11が
、搬送波波形を差別的に位相変調づ°る。受信機が、伝
送信号中の位相差に比例する2つの出力を発生する。2
つの出力の特性に基づいて、入ノコビットが一意的に復
元される。復元されたダイビットを直列2進出力に変換
する。
一般的に言うと、畳込み積分は、同じ変数の関数を「平
滑」又は「平均コするために使われる数学的な操作であ
る。
従来のDBP5に復元回路は^10変換器を必要とする
。更に、こういうディジタル・データ処理方式は、消費
電力が大きく、システムのトグル周波数が非常に高くて
、その結果RFI辿蔽に大きな投資を必要とするため、
高価につく。
問題点を解決する為の手段 この発明の目的は、畳込み積分を利用する差分ダイビッ
トPSK(DBPSK)データ復元回路を提供すること
である。
この発明の別の目的は、調整を必要としない0BPSK
デ一タ復元回路を提供することである。
この発明の別の目的は、高度に集積可能なりBPSKデ
ータ復元回路を提供することである。
この発明の上記並びにその他の目的が、到来PSK信号
を復号するために畳込み積分方式を利用するデータ復元
回路を提供することによって達成される。これから説明
するこの発明の実施例では、到来信号が4相鈴分コヒー
レント・ダイビットPSK信号である。データ復元回路
が、到来PSK信号を表わす位相ベクトルのアレーを発
生する。加重曲線に対して位相ベクトルを畳込み積分し
て、到来信号の位相を表わす復号出力を発生する。
この発明の上記並びにその他のV1徴及び利点は、以下
図面についてこの発明の詳細な説明するところから十分
に理解されよう。
実施例 第1図は受信機回路のブロック図である。第2A図乃至
第2D図は、この発明の畳込み積分データ復元回路(1
0)を含む、第1図に示した受信機の実際の回路構成を
示す。
第1図に承りように、到来PSK信号を電話線路(12
)からスイッチ・キトパシタ・フィルタ(14)が受信
する。このフィルタがピロ交差検出器(16)に対して
出力を発生する。ゼロ交差検出2!; (16)が、到
来変調ダイビットPSK信月中のゼロ交差を決定し、畳
込み積分データ復元回路(10)に対するろ波信号を供
給Jると共に、搬送波同1y]装置(18)に対りる搬
送波同期ストローブを発生する。搬送波向1す」装置(
18)が搬送波クロックを復元し、それをデータ復元回
路(10)に対する2番目の人力として供給する。デー
タ復元回路(10)の復号出力が微分器/ストローブ発
生器(20)に供給される。微分器/ストローブ発生器
(20)が、シンボル同期装置(22)に対するストロ
ーブと、差分ダイビット復号器(24)に対するPSK
ダイビット信号との両方を出力として発生する。シンポ
ルl1i1期装置(22)が3つの出力、(i)搬送波
同期装置(18)が使う搬送波窓ゲ1−信号、(爾)ダ
イビット復号器(24)及びデースクランブラ(26)
のクロック動作に使われる復元シンボル・クロック、及
び(iiiHjJ元データ・少データを発生する。差分
ダイビット復号器(24)がデスクランブラ(26)に
対してビット・ストリームを供給し、デスクランブラが
ビット・ストリームの順序を定めて、復元データ出力信
号(28)を発生する。
第2B図について説明すると、この発明の畳込み積分デ
ータ復元回路(10)が、8ピツトシフトレジスタ(3
0)、256X3 ROM(32) 、XORゲート(
34)、2ビット割惇器(36)、16X2 ROH(
38) 、及び2ビツトゲートつぎD形フリップフOツ
ブ(40)を含む。
データ復元回路(10)は2つの入力を必要とする。
ゼロ交差検出器(16)によって寄与されるろ波したD
BP5K入力信号が、シフトレジスタ(30)の゛°D
″入力端子に供給される。搬送波同期装置(18)によ
って発生される復元搬送波クロック信号RECLには、
DBP5K入力信号の搬送波周波数の4@である。
信号RECLKの周波数は、低帯域では約4.8kll
Z 。
高帯域では9.6kllZである。その正に向う縁が、
到来搬送波波形の45” 、  135°、225°、
315゜の点と整合している。
到来DBP5に信号と復元信号RECLKの間の位相関
係を示す時間線図が第3図に示されている。信号R[C
Lにを使って、畳込み積分データ復元回路(10)の3
つのフリップフロップ(30)、 (36)、 (40
)にクロック動作を行わせる。
データ復元回路(10)の復号出力が、フリップフロッ
プ(40)の2つの出力端子に出る。これらの2つの出
力は2通船重である。出力の大きさが、到来0BPSK
信号の4相のうちの1つを表わす。
DBP5に入力は差分符号化されているから、絶対値は
実際の入力の位相を表わさない。
第1図に戻って説明すると、差分ダイビット復号器(2
4)によって差分復号が行なわれる。前に述べたように
、復号m(24)の出力が、デスクランブラ(26)に
対する直列ビット・ストリームである。
差分/ストローブ発生器(20)がデータ復元回路(1
0)からの復号出力のコードの変化を感知し、シンボル
同期装置(22)に対する「シンボル同期ストローブ」
を発生する。
データ復元回路(10)の出力より後の全ての回路は、
この発明の範囲外である。従って、この明細書では詳し
く説明しない。然し、明細書の終りの付録へには、第2
D図に参照番号(42)で示した差分復号器ROMのソ
ースリスト“DPD、RAS ”が示されている。
第2B図に戻って説明すると、8ビツト・シフトレジス
タ(30)に接続された4×クロック信号RECLKが
到来DBP5に信号をシフトレジスタ(30)にシフト
させ、このシフトレジスタがその8個の出力(ピン3−
6及びIQ−13)に位相ベクトル・アレーを発生する
。これらのベクトルを256x 31?0N(32)に
予め記憶されている加重曲線“CDR1゜RAS ”に
対して岩込み積分する。ROM (32)のプログラム
“CDR1,RAS”の原始リストが明細書の終りの付
録Bに示されている。プログラムCDR1,BASは次
のように構成されている。
1000    ファイルの名称 1010    プログラムに使われる全ての変数を定
義する。
1020    データ区域(# 1290)に入って
いる数を゛°X″アレーにj7e込む。数はデータ送信
機のインパルス応答特性 から発生される。付録Bの“’ 1MPIJtBAS 
”及び°“C1圓、BAS”と記したプログラムがこの
ためにある。
1030    片側の重みの数から完全な°“X′′
アレーを構成する。
1040    両側の重みの和の中点を見つける。
この数が位相の推定過程の間、位相 比較器の判定レベルを設定する。
1050及び106 RO106ROの256個の位首の全部を走査するルー
プを形成する。
1070乃至1120 ROM(32)の入力を2ビツトオーバーラツプ間隔で
マスクすることにより、 P”アレーを埋める。ROM(32)に対して8個の入
力があるから、P ” アレーには7個の要素がある。ス テートメント1100でマスクされた値から項“B及び
3″を減算すること により、搬送波除去過程が挿入され る。°“P″アレー記憶される各々 の数は、その期間に於ける到来位相 を選定する2ビツト数である。
1140乃至1170 “P ”アレーに加重関数を適用し、 最大の重みを持つ位相を拾い出す。
1180    最大の重みが生のの点を超えるかどう
かを検査する。超えなければ、数 ゛4″が復号される。数“4パはフ リップフロップ(40)が無効なコードに更新されるの
を防止する。
1190乃至1250 変数のプリントアウト 1270乃至1280 この結!t!得られたROMコードをFROMのプログ
ラミングのためにファイル に送る。
CDR1,BへSプログラムの試行により、コーディン
グ・アルゴリズムの見通しが得られる。明細書の終りの
付録Cに示ザデータは、このプログラムの実行によって
得られたものである。33゛′から始まる行の列“’I
?OH八DR“′には、復号された位相が゛Oパである
明白な例がある。入力が16進コード・・33・・ (
2進数で表わすと00110011” )を持つから、
110M (32)がこのコードを変調なしの連続搬送
波として取扱う。この場合、11 P 11アレーに記
憶されている全ての数は、II O11であり、勿論、
加算後の最大の重みは”位相0″に専用になる。
2番目の例は、ROHADR”が3に等しい場合である
。11 P IIアレーの位相ベクトル゛O”′は最大
の重みを持ち、このため出力位相は0″と(1[定され
る。
上に述べた搬送波除去過程は、ベクトルから一定の搬送
波位相を減算することを仮定している(ステートメント
#1100)。ベクトルが連続的にレジスタにシフトす
るから1、復号出力位相はクロック速度で回転する。こ
れは次のコードを回路に逐次的に適応すれば、容易に分
る。
33.66、99. CC,33・・・等回転パターン
を除くことが、カウンタ(36)及びItOH(38)
によって行なわれる。カウンタ(36)は2ビット割口
器であり、ROM(38)に対して基準搬送波位相を供
給する。ROM(38)は16×2のROMであって、
明細書の終りの付録Bに示すリスト“CDI?2゜BA
S ”に従って符y′i化される。ステートメント#1
060が、出力が入力位相と基準搬送波位相の間の差で
あることを表ね1″唯一のキー・ステートメントである
フリップフロップ(40)は無効コードがデータ復元回
路(10)から出て行かないようにする。
シフトレジスタ(30)の長さは、回路が低帯域周波数
で動作する時、到来DIPSK信号のダイビット周期全
体をカバーする。高帯域モードでは、データ・ビットを
限定する搬送波サイクルの数が2倍になるために、回路
が発生する誤りは小さくなる傾向がある。この回路の構
成は、レジスタ(30)の長さを長くすることにより、
又はダイビット周期の端数に基づいて市みを修正するこ
とにより、性能を最適にするにうに拡張することができ
る。然し、実験結果によると、価格/性能の兼合いが主
な関心串である場合、その何れにするのも経済的ではな
いことが分った。
好ましい実施例では、2つのRO)I (32)及び(
38)のコーディングは、回路を集積するための、PL
^形式に更に分解される。
この発明を実施する時、ここに示した実施例に神々の変
更を加えることが出来ること、並びに特許請求の範囲に
含まれる回路及びその均等物はこの発明に属することを
承知されたい。
【図面の簡単な説明】
第1図はこの発明の畳込み積分データ復元回路を用いる
受信機の簡略ブロック図、第2A図乃至第2D図は併U
てこの発明の畳込み積分データ復元回路を用いる受信機
回路の回路図、第3図は到来DBP5K信号と4×搬送
波り0ツクの間の位相関係を示す時間線図である。

Claims (6)

    【特許請求の範囲】
  1. (1)到来位相シフト・キーイング(PSK)信号を受
    取つて、それからデータを復元する形式の受信機に用い
    るデータ復元回路に於いて、到来PSK信号を復号する
    ために畳込み積分方式を利用するデータ復元回路。
  2. (2)特許請求の範囲第1項に記載したデータ復元回路
    に於いて、2進加重の復号出力信号を発生し、該出力信
    号の大きさが到来PSK信号の位相を表わすデータ復元
    回路。
  3. (3)特許請求の範囲第1項に記載したデータ復元回路
    に於いて、到来PSK信号が4相差分コヒーレント・ダ
    イビットPSK信号であり、データ復元回路が2つの2
    進加重出力を発生し、該出力の大きさが到来PSK信号
    の4相のうちの1つを表わすデータ復元回路。
  4. (4)到来位相シフト・キーイング(PSK)信号を受
    取って、それからデータを復元する形式の受信機で、到
    来PSK信号から搬送波クロックを復元するデータ復元
    回路に於いて、到来PSK信号を表わす位相ベクトルの
    アレーを発生する手段と、加重曲線に対して位相ベクト
    ルを畳込み積分して復号データ出力を発生する手段とを
    有するデータ復元回路。
  5. (5)到来PSK信号から復号データ信号を発生する受
    信機回路に利用される形式のデータ復元回路に於いて、
    シフトレジスタにシフトさせた到来PSK信号に基づい
    て位相ベクトルのアレーを発生するシフトレジスタと、
    加重曲線に対して位相ベクトルを畳込み積分して加重出
    力を発生する手段と、加重出力から搬送波基準位相を除
    去する手段と、到来PSK信号の位相と基準搬送波位相
    の間の差を表わす復号データ信号を発生する手段とを有
    するデータ復元回路。
  6. (6)特許請求の範囲第5項に記載したデータ復元回路
    に於いて、無効データ信号がデータ復元回路から出て行
    かないようにする手段を有するデータ復元回路。
JP63034143A 1987-03-04 1988-02-18 データ復元回路 Pending JPS63290050A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US021,407 1979-03-19
US07/021,407 US4800576A (en) 1987-03-04 1987-03-04 Convolution data recovery circuit

Publications (1)

Publication Number Publication Date
JPS63290050A true JPS63290050A (ja) 1988-11-28

Family

ID=21804046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63034143A Pending JPS63290050A (ja) 1987-03-04 1988-02-18 データ復元回路

Country Status (4)

Country Link
US (1) US4800576A (ja)
JP (1) JPS63290050A (ja)
DE (1) DE3802446A1 (ja)
GB (1) GB2201870B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376894A (en) * 1992-12-31 1994-12-27 Pacific Communication Sciences, Inc. Phase estimation and synchronization using a PSK demodulator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246654A (en) * 1979-01-09 1981-01-20 Northrop Corporation Digital coherent phase demodulator
US4379284A (en) * 1979-09-21 1983-04-05 Westinghouse Electric Corp. Coherent phase shift keyed demodulator for power line communication systems
US4302845A (en) * 1980-02-07 1981-11-24 Motorola, Inc. Phase-encoded data signal demodulator
US4313202A (en) * 1980-04-03 1982-01-26 Codex Corporation Modem circuitry
US4466108A (en) * 1981-10-06 1984-08-14 Communications Satellite Corporation TDMA/PSK Carrier synchronization without preamble
US4457004A (en) * 1982-02-08 1984-06-26 Bell Telephone Laboratories, Incorporated Multidimensional channel coding
EP0106136A3 (en) * 1982-09-13 1985-10-16 Communications Satellite Corporation Digitally controlled transversal equalizer
DE3305797A1 (de) * 1983-02-19 1984-08-23 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren und anordnung zur empfangsseitigen adaptiven daempfungs- und gruppenlaufzeitsentzerrung
DE3422828A1 (de) * 1984-06-20 1986-01-02 Robert Bosch Gmbh, 7000 Stuttgart Datenempfaenger fuer aufgezeichnete daten
DE3579591D1 (de) * 1984-11-22 1990-10-11 Devon County Council Daten-modulator-demodulatorsystem.
US4648098A (en) * 1984-12-17 1987-03-03 Allied Corporation Signal generator and correlator for receiving minimum shift keyed data
GB2185518A (en) * 1986-01-22 1987-07-22 Dover Roller Shutters Ltd Door closure device
GB2188518B (en) * 1986-03-24 1990-01-04 Gen Electric Plc Data transmission systems

Also Published As

Publication number Publication date
DE3802446A1 (de) 1988-09-15
GB8805159D0 (en) 1988-04-07
GB2201870A (en) 1988-09-07
US4800576A (en) 1989-01-24
GB2201870B (en) 1991-07-03

Similar Documents

Publication Publication Date Title
Anderson et al. Digital phase modulation
US4720839A (en) Efficiency data transmission technique
US4229821A (en) System for data transmission by means of an angle-modulated carrier of constant amplitude
US4123710A (en) Partial response QAM modem
Saha et al. Quadrature-quadrature phase-shift keying
EP0714571A1 (en) Method and system for performing transmission of digital data by coding bit information into the shape of a pulse and decoding the bit information from the shape of the pulse
WO1993007701A1 (en) System for determining absolute phase of differentially-encoded phase-modulated signal
US4780884A (en) Suppressed double-sideband communication system
US6148040A (en) Precoded gaussian minimum shift keying carrier tracking loop
US5404379A (en) Timing recovery method and system
US8014462B2 (en) Apparatus for performing alternating quadratures differential binary phase shift keying modulation and demodulation
JPH0884165A (ja) π/4−DQPSK位相状態エンコーダ/デコーダ、およびπ/4−DQPSK送信器、およびπ/4−DQPSK受信器、およびπ/4−DQPSK送受信システム
US7627058B2 (en) Alternating quadratures differential binary phase shift keying modulation and demodulation method
US7688911B2 (en) Method and apparatus for synchronizing alternating quadratures differential binary phase shift keying modulation and demodulation arrangements
Geoghegan Improving the detection efficiency of conventional PCM/FM telemetry by using a multi-symbol demodulator
US6233254B1 (en) Use of feature characteristics including times of occurrence to represent independent bit streams or groups of bits in data transmission systems
CN100586139C (zh) 集成调制器和解调器
US4406009A (en) Method and apparatus for converting binary information into a single-sideband 3-level correlative signal
WO1985004541A1 (en) Single-sideband communication system
JPS63290050A (ja) データ復元回路
CA1257656A (en) Suppressed double-sideband communication system
JP2003525534A (ja) 定包絡線変調通信システム
EP0021943A1 (fr) Système de transmission hyperfréquence de données numériques
Feher et al. A new symbol timing recovery technique for burst modem applications
EP1551103A1 (en) Digital communication method and digital communication device