JPS63289587A - Graphic display device - Google Patents

Graphic display device

Info

Publication number
JPS63289587A
JPS63289587A JP62125425A JP12542587A JPS63289587A JP S63289587 A JPS63289587 A JP S63289587A JP 62125425 A JP62125425 A JP 62125425A JP 12542587 A JP12542587 A JP 12542587A JP S63289587 A JPS63289587 A JP S63289587A
Authority
JP
Japan
Prior art keywords
brightness
image memory
control circuit
write control
overlapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62125425A
Other languages
Japanese (ja)
Inventor
正人 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP62125425A priority Critical patent/JPS63289587A/en
Publication of JPS63289587A publication Critical patent/JPS63289587A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ラスクスキャン方式のグラフィックディスプ
レイ装置において、描画された図形が重複した場合の表
示方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a display method when drawn figures overlap in a rask scan type graphic display device.

〔発明の概要〕[Summary of the invention]

表示する図形の輝度情報を格納する画像メモリと、画像
メモリへ書き込むデータの制御をする書き込み制御回路
を備え、既にCRT上に図形が描かれている部分に新た
に別の図形を重ね描きする場合、重複した部分の輝度を
変えて表示することを可能とし、重複部分と重複してい
ない部分の識別を容易にするものである。
Equipped with an image memory that stores brightness information of the figure to be displayed and a write control circuit that controls the data written to the image memory, when drawing a new figure over a part where a figure is already drawn on the CRT This makes it possible to display the overlapping portions with different brightness, thereby making it easier to distinguish between overlapping portions and non-overlapping portions.

〔従来の技術〕[Conventional technology]

従来ラスクスキャン方式のディスプレイ装置では、画像
メモリと画像メモリへの書込み制御を行なう書込み制御
回路を備えているが、既にCRT上に描かれている図形
の上に、別の図形を重ね描きする場合、重複部分の画素
同士の論理演算をする機能を書込み制御回路に備えてい
ることにより、重複部分の輝度の制御を行っていた。
Conventional Rask scan type display devices are equipped with an image memory and a write control circuit that controls writing to the image memory, but when drawing another figure over a figure already drawn on the CRT The brightness of the overlapping area was controlled by providing the write control circuit with a function to perform logical operations between pixels in the overlapping area.

また、ランダムスキャン方式のディスプレイ装置では、
1フレ一ム期間内にランダムに直線を発生する機能を備
えており、既に図形が描かれている部分に別の図形を重
ね描きする場合、前に描かれた図形の輝度の上に新しい
輝度が加えられるため、原理的に重複する部分は高輝度
となる。
In addition, in random scan display devices,
It has a function that randomly generates straight lines within one frame period, and when drawing another shape over an area where a shape has already been drawn, the new brightness is added to the brightness of the previously drawn shape. is added, so in principle, the overlapping areas will have high brightness.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のラスクスキャン方式ディスプレイ装置の場合、重
複部分で論理演算でしか表現できないため、重複部分で
表現できる輝度レヘルは、周辺の図形と同一レベルかま
たはそれ以下になる。そのため、表示している図形が多
くなると、重複部分の識別ができないという欠点を有し
ていた。これを避けるため、重複部分の輝度を0にして
しまう方法も考えられるが、重複部分と背景色との区別
ができず、見づらいものとなる。また重複部分について
の処理をすることなく、単純に後から描く図形を重ね描
きしていく方法の場合には、重複部分を全く区別するこ
とができない、この顕著なようすを第2図にて示す、第
2図にてp、p、等は1本の線分を表わす。
In the case of a conventional rusk scan type display device, since the overlapping part can only be expressed by logical operations, the brightness level that can be expressed in the overlapping part is at the same level as or lower than that of the surrounding graphics. Therefore, when the number of displayed figures increases, there is a drawback that overlapping parts cannot be identified. In order to avoid this, a method can be considered in which the brightness of the overlapping part is set to 0, but the overlapping part cannot be distinguished from the background color, making it difficult to see. Furthermore, in the case of the method of simply overlapping the figures to be drawn later without processing the overlapping parts, the overlapping parts cannot be distinguished at all, and this remarkable situation is shown in Figure 2. , p, p, etc. in FIG. 2 represent one line segment.

第2図Q)lにおいて描かれたワイヤフレーム図形と方
向が一致しているが位置が少しずれた図形(第2図fc
lに示す)を同時に描(場合、従来の方法では第2図t
elのように表示され、実際には2本の線分であるにも
かかわらず、見かけ上は1本の線分に見える。この状況
は表示するワイヤフレーム数が多くなるほど問題となり
、多くのワイヤフレームを描いた場合、表示された図形
が非常に見づらいものとなる。
A figure whose direction matches the wire frame figure drawn in Fig. 2 Q)l, but whose position is slightly shifted (Fig. 2 fc)
(shown in Figure 1) simultaneously (in the conventional method,
It is displayed as el and appears to be one line segment even though it is actually two line segments. This situation becomes more problematic as the number of wireframes to be displayed increases, and when many wireframes are drawn, the displayed figures become extremely difficult to see.

一方、ランダムスキャン方式ディスプレイでは原理的に
、重複部分は高輝度で表示され、第2図+dlに示すよ
うに重複する部分を識別することができるが、表示する
ワイヤフレーム数が多くなるとフリフカが生じ表示図形
そのものが見づらくなる。
On the other hand, in a random scan display, in principle, overlapping parts are displayed with high brightness, and the overlapping parts can be identified as shown in Figure 2 + dl, but when the number of wire frames to be displayed increases, flickering occurs. The displayed figure itself becomes difficult to see.

〔問題点を解決するための手段〕[Means for solving problems]

上記の問題点を解決する為、本発明においては、グラフ
ィックディスプレイを、画素の輝度情報を出力する画素
発生回路と、表示図形の輝度を記憶画像メモリと、前記
画像メモリに応答し図形を表示するCRTと、前記画素
発生回路からの輝度情報と、前記画像メモリからの出力
を入力とし、これに基づき前記画像メモリに表示すべき
輝度を書き込む書き込み制御回路から構成した。
In order to solve the above problems, in the present invention, a graphic display includes a pixel generation circuit that outputs brightness information of pixels, an image memory that stores the brightness of displayed figures, and displays figures in response to the image memory. It was constructed of a CRT, a write control circuit which inputs the luminance information from the pixel generation circuit and the output from the image memory, and writes the luminance to be displayed in the image memory based on these inputs.

(作用〕 既に図形が描かれている部分を画素単位に識別して、新
たに発生された図形の位置が、既に描かれている位置と
一致した場合は、一致した画素を高輝度に表示すること
により、ラスクスキャン方式ディスプレイ装置でも重複
部の高輝度表示を可能とした。
(Operation) Identifies the area where a figure has already been drawn pixel by pixel, and if the position of the newly generated figure matches the already drawn position, displays the matching pixel with high brightness. This makes it possible to display high-brightness in the overlapping area even on rusk scan display devices.

〔実施例〕〔Example〕

以下に、本発明の実施例を図面に基づいて説明する。第
1図は本発明の画像メモリ部のブロック図であり、プロ
セッサ回路7から始点、終点情報の画像データが入力さ
れた画素発生回路1は、前記画像データに基づいて、直
線補間処理をし画像に対応した画素を発生し、水平、垂
直方向のアドレス(X、Yで表わす)と輝度(BRIで
表わす)を画像メモリ部lOOへ出力する。
Embodiments of the present invention will be described below based on the drawings. FIG. 1 is a block diagram of an image memory unit of the present invention. A pixel generation circuit 1, to which image data of starting point and ending point information is inputted from a processor circuit 7, performs linear interpolation processing based on the image data to generate an image. , and outputs horizontal and vertical addresses (represented by X, Y) and brightness (represented by BRI) to the image memory unit lOO.

画像メモリ部100へ書き込まれたアドレス及びff度
等の図形情報は、入力バッファ2を通じて、X、Yアド
レスをアドレス発生回路4へ送り、輝IfiBR1を書
込み制御回路3へ送る。ここで輝度BRIはn(1以上
)ビットの21!!数で表わされている。アドレス発生
回路4において、CRT上の画像位置に対応した画像メ
モリ5の書込み位置アドレスを発生する。一方、輝度情
報BRIは書込み制御13回路3を介して、輝度を変え
てBH3(n+1ビット以上)として画像メモリ5の総
てへ書き込まれる。ここで画像メモリ5はn+lプレー
ンまたはそれ以上のプレーン数が必要である。
The graphical information such as the address and ff degree written to the image memory section 100 is sent through the input buffer 2 to the address generation circuit 4 as the X and Y addresses, and the brightness IfiBR1 to the write control circuit 3. Here, the brightness BRI is 21! of n (1 or more) bits! ! expressed in numbers. An address generation circuit 4 generates a write position address in the image memory 5 corresponding to the image position on the CRT. On the other hand, the brightness information BRI is written to the entire image memory 5 as BH3 (n+1 bits or more) by changing the brightness via the write control 13 circuit 3. Here, the image memory 5 needs to have n+l planes or more planes.

1ブレーンはCRT上の画面に対応して、1画面分の情
報を1ビツト蓄積するメモリを表わす。
One brain corresponds to a screen on a CRT and represents a memory that stores one bit of information for one screen.

画像メモリ5の内容は図示しない表示制御回路により続
出されてD/Aコンバータ6等を介してCRTへ輝度信
号が送られる。WN像メモリ5とD/Aコンバータ6と
の間に、第1図には描かれていないが、ルックアップテ
ーブル(LUTと表わす)を設け、このLUTにより輝
度を決定しても良い。画像メモリ5のプレーン数は、輝
度加算方式により高輝度表示する場合は、最高輝度レベ
ルに応じてプレーン数を増やす必要がある。また重複部
の輝度を加算して任意の輝度に設定するため、画像メモ
リ5の出力はフィールドバックされて書き込み制御回路
3によりBRIとBR3が加算され新しい輝度情報のB
R2として再び画像メモリ5に入力される。
The contents of the image memory 5 are continuously outputted by a display control circuit (not shown), and a luminance signal is sent to the CRT via a D/A converter 6 and the like. Although not shown in FIG. 1, a look-up table (referred to as LUT) may be provided between the WN image memory 5 and the D/A converter 6, and the brightness may be determined by this LUT. When performing high-brightness display using the brightness addition method, the number of planes in the image memory 5 needs to be increased in accordance with the highest brightness level. In addition, in order to add the brightness of the overlapping part and set it to an arbitrary brightness, the output of the image memory 5 is fed back and the write control circuit 3 adds BRI and BR3, and the new brightness information B
The image is inputted to the image memory 5 again as R2.

次に書き込み制御回路3の動作を第1図、第2図、第1
表に基づき説明する。第1表は書き込み制御回路3の真
理値表であり、入力される輝度(BRl、BR3)と、
出力する輝度(BR2)の−例を示している。第1表で
はn=3の場合を示しているが、この値は任意であり、
何ビットでも良い。
Next, the operation of the write control circuit 3 is shown in FIGS. 1, 2, and 1.
The explanation will be based on the table. Table 1 is a truth table of the write control circuit 3, and the input brightness (BRl, BR3),
An example of the output brightness (BR2) is shown. Table 1 shows the case where n=3, but this value is arbitrary.
Any number of bits is fine.

書込み制御回路の真理値表 第2図中)に表わす線分F’eP+の輝度を010とす
ると、この輝度がまず画像メモリ5に書込まれる。
Assuming that the brightness of the line segment F'eP+ represented in the truth table of the write control circuit (in FIG. 2) is 010, this brightness is first written into the image memory 5.

次に第2図(C)に表わす線分PzPy (輝度011
)を新たに書込む場合、第2図fdlに示すように2つ
の線分p、p、とhhは重なっている部分と、重なって
いない部分が生じる0重なっている部分は、既に描かれ
ている輝度がBR3として画像メモリより読み出され、
新たに書き込まれる輝度BRIと2進数加算を書込み制
御回路3において実行し、新たな輝度BR2を発生して
画像メモリ5に書込む。
Next, the line segment PzPy (luminance 011
), as shown in Figure 2 fdl, two line segments p, p, and hh will have overlapping parts and non-overlapping parts.The overlapping parts have already been drawn. The brightness is read out from the image memory as BR3,
The write control circuit 3 performs binary addition with the newly written brightness BRI to generate a new brightness BR2 and write it into the image memory 5.

このようすを前1表にて示している。重なっていない部
分については、線分hPsの輝度がそのままBR2とな
り画像メモリ5に書込まれる。同一のX、Yアドレスに
何回も重ね描きすると画像メモリのビット数を越えてし
まう場合が生じるが、この場合は書込み制御回路3にお
いて最高輝度でクランプするようになされている。また
表現できる最高輝度は画像メモリ5のプレーン数により
決定される。
This situation is shown in Table 1 above. For non-overlapping parts, the brightness of the line segment hPs becomes BR2 and is written into the image memory 5 as it is. If the same X and Y addresses are overlaid many times, the number of bits in the image memory may be exceeded, but in this case, the write control circuit 3 clamps the brightness at the highest brightness. Further, the maximum brightness that can be expressed is determined by the number of planes in the image memory 5.

以上の動作により、図形が重なった場合ラスクスキャン
方式ディスプレイ装置においても、第2図(d+のよう
に表示することが可能であり、この第2図fd)の図形
の上に、さらに別の図形を重ね描きしても誤りな(、重
複部の高輝度表示することができる。
By the above operation, when the figures overlap, it is possible to display it as shown in Fig. 2 (d+) even on the Rusk scan type display device, and it is possible to display another figure on top of the figure in Fig. 2 (fd). It is possible to display the overlapping parts with high brightness.

〔発明の効果〕〔Effect of the invention〕

本発明は以上説明したように、ラスクスキャン方式グラ
フィックディスプレイ装置において、図形の輝度を記憶
する画像メモリ、画像メモリへのデータの書込みを制御
する書込み制御回路により、従来のラスクスキャン方式
グラフィックディスプレイ装置では実現し得なかった図
形の重複部の高輝度表示を可能ならしめたものである。
As described above, the present invention provides a rusk scan type graphic display device that uses an image memory that stores the brightness of a figure and a write control circuit that controls writing of data to the image memory. This makes it possible to display overlapping parts of figures with high brightness, which was previously impossible to achieve.

また本発明の付加によりフリッカが発生することもない
Furthermore, with the addition of the present invention, flicker does not occur.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は画像メモリ部のブロック図、第2図(al〜f
e)は表示例を示す説明図である。 3・・・書込み制御回路 5・・・画像メモリ 以上
Figure 1 is a block diagram of the image memory section, Figure 2 (al to f
e) is an explanatory diagram showing a display example. 3...Write control circuit 5...Image memory or higher

Claims (1)

【特許請求の範囲】[Claims] 画素の輝度情報を出力する画素発生回路と、表示図形の
輝度を記憶する画像メモリと、前記画像メモリに応答し
図形を表示するCRTと、前記画素発生回路からの輝度
情報と前記画像メモリからの出力を入力とし、これに基
づき前記画像メモリに表示すべき輝度を書き込む書き込
み制御回路から成ることを特徴とするグラフィックディ
スプレイ装置。
A pixel generation circuit that outputs luminance information of pixels, an image memory that stores the luminance of displayed figures, a CRT that displays the figures in response to the image memory, and a pixel generation circuit that outputs the luminance information from the pixel generation circuit and the image memory. A graphic display device comprising a write control circuit that takes an output as an input and writes a brightness to be displayed in the image memory based on the output.
JP62125425A 1987-05-22 1987-05-22 Graphic display device Pending JPS63289587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62125425A JPS63289587A (en) 1987-05-22 1987-05-22 Graphic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62125425A JPS63289587A (en) 1987-05-22 1987-05-22 Graphic display device

Publications (1)

Publication Number Publication Date
JPS63289587A true JPS63289587A (en) 1988-11-28

Family

ID=14909782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125425A Pending JPS63289587A (en) 1987-05-22 1987-05-22 Graphic display device

Country Status (1)

Country Link
JP (1) JPS63289587A (en)

Similar Documents

Publication Publication Date Title
JP3081899B2 (en) Vertical window apparatus and method for raster-scanned display devices
JPH04174497A (en) Display controlling device
JPS59231591A (en) Image generator
JPS63289587A (en) Graphic display device
JPS63289586A (en) Graphic display device
JPH06124189A (en) Image display device and image display control method
US6002391A (en) Display control device and a method for controlling display
KR102065515B1 (en) Display apparatus for only displaying valid images of augmented reality and method for only displaying valid images of augmented reality
JP3694622B2 (en) Generating image display data
JPS61215587A (en) Image display unit
JPS62204389A (en) Clipping/shielding method by any polygons
JP3264941B2 (en) Image display control method and apparatus
JPS61290486A (en) Display controller
JPS5915983A (en) Color display controller
JPS6298390A (en) Display unit
JPS61235895A (en) Linear display unit
JPS63271294A (en) Image reloading system for video game machine
JPS61209481A (en) Character display unit
JPS616684A (en) Cursor display control system
JPS63306490A (en) Wind back color generator
JPH0614274B2 (en) Display device
JPH01297698A (en) Display screen synthesizing circuit
JPS6064388A (en) Graphic pattern generator
JPS6148890A (en) Multi-image display system
JPS63149692A (en) Brightness control circuit for raster type display