JPS63287130A - Data mutual transfer system - Google Patents

Data mutual transfer system

Info

Publication number
JPS63287130A
JPS63287130A JP62122318A JP12231887A JPS63287130A JP S63287130 A JPS63287130 A JP S63287130A JP 62122318 A JP62122318 A JP 62122318A JP 12231887 A JP12231887 A JP 12231887A JP S63287130 A JPS63287130 A JP S63287130A
Authority
JP
Japan
Prior art keywords
data
request
microcomputer
error
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62122318A
Other languages
Japanese (ja)
Inventor
Kumiko Fukui
福井 久美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62122318A priority Critical patent/JPS63287130A/en
Publication of JPS63287130A publication Critical patent/JPS63287130A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To attain efficient data transfer between microcomputers by transferring the data again only when a data error is generated in a reception data and applying data transfer with priority when a reception side requests a data. CONSTITUTION:An error check means 2 of a receiver side microcomputer A checks a code error of the input data transferred from the outgoing side microcomputer B and when an error exists, the operation of the data processing means 3 is blocked. Then a retransmission request data from a retransmission request means 2c and an request ID data outputted from a request ID data generating means 4 are sent to the outgoing microcomputer B. A transmission data generating means 15 in the outgoing microcomputer B generates the data again corresponding to said request ID data and adds an error detection data and sends it to the receiver side microcomputer A again. When the receiver side processing means 3 requests a special data urgently, the corresponding ID data is sent from the ID data generating means 4. The outgoing side B receiving the ID data transfers the data corresponding to the ID to the receiver A with priority.

Description

【発明の詳細な説明】 (イ)産業上の利用 本考案はマイクロコンピュータ間で相互にデータを転送
し合うデータ相互転送システムに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Industrial Application The present invention relates to a data mutual transfer system for mutually transferring data between microcomputers.

(ロ)従来の技術 マイクロコンピュータによって電子機器を制御する場合
、単一のマイクロコンピュータでは複雑な制御が困難で
あり、従来より複数個のマイクロコンピュータを採用す
ることが多い。例えば、実公昭61−1470号公報(
GO6F 15102 )には、複数個のマイクロコン
ピュータの発振出力を共通にして、マイクロコンピュー
タを同期駆動することにより、データの相互転送を容易
にした技術が示されている。またこのデータ転送に際し
、1本の伝送路を介してデータ転送を為す構成に付いて
は、特開昭61−280124号公報(HO4B1/1
6)に示されている l/i  発明が解決しようとする問題点しかし、上述
する従来技術をそのまま採用するタケでは、マイクロコ
ンピュータ間のデータ転送を効率良く迅速に為し得ない
っ例えば、転送データのラッチミスを防止するため発信
側マイクロコンピュータは、ラッチミスの発生の有無に
拘らず一律にデータを複数回転送することが多い。また
、転送データの転送順序は、発振側マイクロコンピュー
タのプログラムによって一律に定められており、受信側
マイクロコンピュータが最も必要とするデータを効率良
く転送する構成とはなっていない。
(b) Prior Art When electronic equipment is controlled by a microcomputer, it is difficult to perform complex control with a single microcomputer, and conventionally a plurality of microcomputers are often employed. For example, Utility Model Publication No. 61-1470 (
GO6F 15102) discloses a technique in which mutual data transfer is facilitated by making the oscillation outputs of a plurality of microcomputers common and driving the microcomputers synchronously. Furthermore, regarding the configuration for transferring data through one transmission path, Japanese Patent Laid-Open No. 61-280124 (HO4B1/1
Problems to be solved by the l/i invention shown in 6) However, if the above-mentioned conventional technology is adopted as is, data transfer between microcomputers cannot be performed efficiently and quickly. In order to prevent data latch errors, the transmitting microcomputer often transfers data multiple times regardless of whether or not a latch error occurs. Further, the transfer order of the transfer data is uniformly determined by the program of the oscillating microcomputer, and the configuration is not such that the data most needed by the receiving microcomputer can be efficiently transferred.

に)問題点を解決するための手段 よって、本発明では、受信側マイクロコンピュータにデ
ータ処理手段(3)とエラーチェック手段(2)と要求
IDデータ発生手段(4)と、転送データ発生手段(6
)と、を配し、発振側マイクロコンピュータに送出デー
タ形成手段(5)と誤り検出データ付加手段Qηとを配
することを特徴とする。
According to the present invention, the receiving microcomputer is equipped with a data processing means (3), an error checking means (2), a request ID data generation means (4), and a transfer data generation means (4). 6
), and the oscillation side microcomputer is provided with a sending data forming means (5) and an error detection data adding means Qη.

(ホ)作用 にのみ発信側マイクロコンピュータよりデータが再転送
され、また受信側マイクロコンピュータが要求するデー
タに付いても優先的に発振側マイクロコンピュータより
転送される。
(e) Data is retransmitted from the transmitting microcomputer only for the purpose of operation, and data requested by the receiving microcomputer is preferentially transferred from the oscillating microcomputer.

(へ)実施例 以下、本発明を図示せる一実施例に従い説明する。(f) Example Hereinafter, the present invention will be explained according to an illustrative embodiment.

本実施例はビデオテープレコーダ中のタイマー用マイク
ロコンピュータとシスコン用マイクロコンピュータとを
接続する場合に本発明を採用するものであり、第1図は
マイクロコンピュータ内を機能ブロック化した回路ブロ
ック図を示す。
In this embodiment, the present invention is adopted when a timer microcomputer in a video tape recorder is connected to a system controller microcomputer, and FIG. 1 shows a circuit block diagram in which the inside of the microcomputer is divided into functional blocks. .

以F1シスコン用マイクロコンピュータ(A) ヲ受信
側、タイマー用マイクロコンピュータ(B) ヲ発振側
にする場合の動作に付いて説明する。
Hereinafter, we will explain the operation when the F1 system microcomputer (A) is on the receiving side, the timer microcomputer (B) is on the oscillating side.

まずシリアル転送される情報単位は、第2図に図示する
様に4ブロツクより成り各ブロックは8bitより成る
。第1ブロツクの先行する4 bitはID(識別)デ
ータが、また第4ブロツクの残る5 bitは1 bi
tの再送要求データと4 bitの誤り検出データが割
り当てられており、残る23bitに実質的なデータが
割り当てられる。
First, the information unit to be serially transferred consists of 4 blocks as shown in FIG. 2, and each block consists of 8 bits. The leading 4 bits of the first block are ID (identification) data, and the remaining 5 bits of the fourth block are 1 bit.
t of retransmission request data and 4 bits of error detection data are allocated, and the remaining 23 bits are allocated to actual data.

この様なデータが一本の伝送線路を介して受信側マイク
ロコンピュータ(A)に入力されると、まずデータラッ
チ手段(1)が32bitのデータをラッチする。デー
タが正しくラッチされると、データ処理手段(3)はラ
ッチデータをも入力してデータ処理を為す。一方、受信
側マイクロコンピュータ(〜内の送出データ形成手段(
5)内では、送出ID指定手段(5a)が所定の順序で
指定するIDデータに基づいて送出データ発生手段(5
a)が対応するデ欣゛ 一タを形へしており、IDデータと対応するデータが送
出データとして形成導出される。この送出データは、発
信側マイクロコンピュータ(B)のデータ処理に必要な
データとして一本の伝送線路を介して、シリアル転送さ
れる。従って、両方のマイクロコンピュータ(A)及び
(B)は、互いにデータを転送し合って作動することに
なる。
When such data is input to the receiving microcomputer (A) via one transmission line, the data latch means (1) first latches the 32-bit data. When the data is correctly latched, the data processing means (3) also inputs the latched data and processes the data. On the other hand, the receiving side microcomputer (transmission data forming means within ~)
5), the sending data generating means (5) generates data based on the ID data specified by the sending ID specifying means (5a) in a predetermined order.
a) forms the corresponding data, and data corresponding to the ID data is formed and derived as sending data. This output data is serially transferred via one transmission line as data necessary for data processing by the transmitting microcomputer (B). Therefore, both microcomputers (A) and (B) operate by transferring data to each other.

上述する構成に於て、データラッチ手段(1)が正しく
データをランチ出来なかった場合、エラーチェック手段
(21が作動し、まずIDデータの設けを検出するID
エラー検出手段(2a)又は誤り検出データに基づいて
データ全体の誤りを検出するデータ誤り検出手段(2b
)の何れか又は両方よりエラー検出出力が発せられる。
In the above-described configuration, if the data latch means (1) fails to launch data correctly, the error check means (21) operates and first detects the provision of ID data.
Error detection means (2a) or data error detection means (2b) for detecting errors in the entire data based on error detection data
), an error detection output is generated from either or both.

このエラー検出出力によりデータラッチ手段(1)がリ
セットされ、再送要求手段(2c)より出力が発せられ
る。この出力を入力する転送データ発生手段(6)は、
送出データに続く再送要求データをハイレベルに設定(
変更)する。誤り検出データ付加手段(7)は、この転
送データ発生手段(6)の出力に4 bitの誤り検出
データを付加して発信側マイクロコンピュータ(B)に
シリアル転送する。
The data latch means (1) is reset by this error detection output, and an output is issued from the retransmission request means (2c). The transfer data generation means (6) that inputs this output is
Set the retransmission request data following the transmitted data to high level (
change. The error detection data addition means (7) adds 4-bit error detection data to the output of the transfer data generation means (6) and serially transfers it to the originating microcomputer (B).

発振側マイクロコンピュータ(B)では、データラッチ
手段αυが正しくこのデータをラッチすると、IDデー
タとデータをデータ処理手段uJが処理すると共に、再
送要求データを再送要求データラッチ手段(15c)が
ラッチするこの再送要求データがラッチされると、送出
ID指定手段(15a)は、IDデータを再指定する。
In the oscillation side microcomputer (B), when the data latch means αυ correctly latches this data, the data processing means uJ processes the ID data and the data, and the retransmission request data is latched by the retransmission request data latch means (15c). When this retransmission request data is latched, the sending ID designating means (15a) re-designates the ID data.

その結果、送出データ発生手段(15b)からは、ID
データと対応するデータが再形成されて導出され、発振
側マイクロコンピュータ(B)からは、再度同一データ
が受信側マイクロコンピュータ(A)にシリアル転送さ
れる。
As a result, the sending data generating means (15b) outputs the ID
Data corresponding to the data is re-formed and derived, and the same data is again serially transferred from the oscillating microcomputer (B) to the receiving microcomputer (A).

上述する再転送はデータラッチ手段(1)が正しくデー
タをラッチする迄為され、後述する要求IDデータの転
送にも優先して為される。
The retransfer described above is performed until the data latch means (1) correctly latches the data, and is also performed with priority to the transfer of request ID data, which will be described later.

また、データ処理手段(3)が、発信側マイクロコンピ
ュータ(B)より至急受信すべき特別なデータを要求す
る場合、要求IDデータ発生手段(4)よりその特別な
データに対応rる要求IDデータが&与導出される。転
送データ発生手段(6)は、再送要求手段(2c)の出
力が入力されていないことを条件として、送出データの
導出を阻止して、特殊なIDデータ4bitと要求ID
f−94bitと20bitの空情報とを発生する。こ
の出力に対し誤り検出データ付加手段(7)が4 bi
tの誤り検出データを付加して、シリアル転送を為す。
Further, when the data processing means (3) requests special data to be received immediately from the sending microcomputer (B), the request ID data generating means (4) generates request ID data corresponding to the special data. is derived. On the condition that the output of the retransmission requesting means (2c) is not input, the transfer data generating means (6) prevents the derivation of the sending data and generates 4 bits of special ID data and the request ID.
Generate f-94 bits and 20 bits of empty information. The error detection data adding means (7) adds 4 bis to this output.
Serial transfer is performed by adding t error detection data.

発振側マイクロコンピュータ(B)では正しくデータラ
ッチが為されると、特殊なIDデータを要求IDデータ
入力検出手段(15c)が検出し、後続する要求IDデ
ータを要求IDデータラッチ手段(15e)がラッチす
る。この要求IDデータがラッチされると送出ID指定
手段(15a)は、要求IDデータを送出IDデータと
して優先指定する。その結果、送出データ形成手段■か
らは要求IDデータと対応するデータが導出されること
になり。
When the data is latched correctly in the oscillating microcomputer (B), the request ID data input detection means (15c) detects the special ID data, and the request ID data latch means (15e) detects the subsequent request ID data. Latch. When this request ID data is latched, the sending ID designating means (15a) preferentially designates the request ID data as sending ID data. As a result, data corresponding to the request ID data is derived from the sending data forming means (2).

データ処理手段(3)は、直ちに必要なデータを入力処
理することになる。
The data processing means (3) immediately inputs and processes the necessary data.

上述する様に、受信側マイクロコンピュータ(A)は発
信側マイクロコンピュータ(B)に対してデータの再転
送指令や特定のデータの転送指令を為しているが、両方
のマイクロコンピュータ(A) (B)は何れも局−構
成要素を備えており、発信側より受信側への指令も可能
であることは、明らかであり、詳細な説明に付いては割
愛する。
As mentioned above, the receiving microcomputer (A) issues a data retransfer command or a specific data transfer command to the transmitting microcomputer (B), but both microcomputers (A) ( It is clear that both of B) are equipped with station components and that instructions can be given from the transmitting side to the receiving side, so a detailed explanation will be omitted.

第3図は、受信側マイクロコンピュータ(A)の動作説
明用のフローチャートであり各ブロックには第1図の機
能ブロックの図番を対応せしめている。この第3図より
明らかな通り、まずデータラッチ手段(1)がデータラ
ッチを為すと、IDエラー検出手段(2a)がIDエラ
ーを検出する。IDエラーが検出されるとラッチデータ
かり、セットされ、ラッチデータを入力することなくデ
ータ処理が為され、送出データ発生回路(5b)より発
生される送出データに再送要求データが付加され、更(
こ誤り検出データを付加されてシリアル転送される。
FIG. 3 is a flowchart for explaining the operation of the receiving microcomputer (A), and each block corresponds to the number of the functional block in FIG. 1. As is clear from FIG. 3, when the data latch means (1) first latches the data, the ID error detection means (2a) detects an ID error. When an ID error is detected, latch data is generated and set, data processing is performed without inputting the latch data, and retransmission request data is added to the transmission data generated by the transmission data generation circuit (5b).
This error detection data is added and serially transferred.

IDエラーが検出されない場合は、データ誤り検出手段
(2b)が、ラッチデータの誤り検出演算を為し、デー
タ誤り検出を実行する。その結果、データ誤りが検出さ
れると、IDエラー発生時と同様の処理が為される。デ
ータ誤りも検出されることなくデータがラッチされると
、再送要求データラッチ手段(1SC)が再送要求デー
タを検出する。
If no ID error is detected, the data error detection means (2b) performs an error detection operation on the latch data and executes data error detection. As a result, when a data error is detected, the same processing as when an ID error occurs is performed. When the data is latched without any data error being detected, the retransmission request data latch means (1SC) detects the retransmission request data.

再送要求データが検出されると、ラッチデータを読込ん
だデータ処理手段(3)がデータ処理を為し、送出ID
指定手段(5a)が先に転送したデータと同一のIDデ
ータを指定し送出データ発生手段(5b)が再度同一デ
ータを形成し、誤り検出データ付加手段(7)が誤り検
出データを付加して、シリアル転送を実行している。再
送要求データが検出されない場合、要求IDデータ入力
検出手段(5d)が要求IDデータの検出を為す。要求
IDデータが検出されると、要求IDデータラッチ手段
(3)が要求IDデータをラッチし、データ処理手段が
ラッチデータを入力することなくデータ処理を為し、送
出ID指定手段(5a)が要求IDデータを指定するこ
とにより、送出データ発生手段(5b)が要求データを
形成しラッチされた要求IDデータを付加して送出デー
タを導出し、誤り検出データ付加手段(7)が誤り検出
データを付加してシリアル転送を為す。要求IDデータ
が検出されない場合、データ処理手段(3iがラッチデ
ータを読込んでデータ処理を為す。データ処理に瀕して
、特別なデータが至急必要となったとき、要求IDデー
タ発生手段(4]がIDデータに特殊なデータを割当て
て、データエリアに要求IDデータを多重し、誤り検出
データ付加手段(7)が誤り検出データを付加してシリ
アル転送を為す。データ処理に際して特別なデータを必
要としない場合は、要求IDデータは形成されず、送出
ID指定手段(5a)が指定する次のIDを指定し、送
出データ発生手段(5b)がIDデータと対応するデー
タを形成導出し、誤り検出データ付加手段(7)が送出
データに誤り検出データを付加してシリアル転送を為す
When retransmission request data is detected, the data processing means (3) that has read the latch data processes the data and sends the sending ID.
The specifying means (5a) specifies the same ID data as the previously transferred data, the sending data generating means (5b) forms the same data again, and the error detection data adding means (7) adds error detection data. , performing a serial transfer. If retransmission request data is not detected, the request ID data input detection means (5d) detects the request ID data. When the request ID data is detected, the request ID data latch means (3) latches the request ID data, the data processing means performs data processing without inputting the latch data, and the sending ID specifying means (5a) By specifying the request ID data, the sending data generating means (5b) forms request data and adds the latched request ID data to derive the sending data, and the error detection data adding means (7) generates the error detection data. is added to perform serial transfer. If the request ID data is not detected, the data processing means (3i) reads the latch data and performs data processing. When the data processing is on the verge and special data is urgently needed, the request ID data generation means (4) assigns special data to the ID data, multiplexes the requested ID data in the data area, and the error detection data addition means (7) adds the error detection data and performs serial transfer.Special data is required for data processing. If not, request ID data is not formed, and the sending ID specifying means (5a) specifies the next ID specified, and the sending data generating means (5b) forms and derives data corresponding to the ID data, and eliminates the error. A detection data addition means (7) adds error detection data to the transmitted data and performs serial transfer.

上述する動作手順は発信側マイクロコンピュータ(B)
に付いても共通である。
The above operating procedure is performed by the sending microcomputer (B).
The same applies to

(ト)発明の効果 よって本発明によれば、受信データにデータ誤りが生じ
た場合にのみデータが再転送され、また受信側が特に必
要とするデータに付いても直ちに入力することが出来理
想的なデータ転送が実現される。
(g) Effects of the Invention According to the present invention, data is retransmitted only when a data error occurs in the received data, and even if the receiving side particularly needs data, it can be input immediately, which is ideal. data transfer is realized.

【図面の簡単な説明】 図は何れも本発明の一実施例を示し、第1図は機能ブロ
ック図、第2図は転送信号配列説明図、第3図は動作手
順説明図を、それぞれ顕わす、。 (11・・・データラッチ手段、(2)・・・エラーチ
ェック手段、(5)・・・送出データ形成手段、(A)
・・・受信側マイクロコンピュータ、(B)・・・発信
側マイクロコンピュータ。
[BRIEF DESCRIPTION OF THE DRAWINGS] Each figure shows an embodiment of the present invention, and FIG. 1 is a functional block diagram, FIG. 2 is a diagram explaining the transfer signal arrangement, and FIG. 3 is a diagram explaining the operation procedure. Was. (11...data latch means, (2)...error check means, (5)...transmission data forming means, (A)
... Receiving side microcomputer, (B)... Sending side microcomputer.

Claims (1)

【特許請求の範囲】[Claims] (1)マイクロコンピュータ間相互でデータを交互に転
送する方式のマイクロコンピュータに於て、受信側マイ
クロコンピュータに、入力データを処理するデータ処理
手段(3)と、前記入力データの符号誤りを検出して前
記データ処理手段の処理動作を阻止すると共に再送要求
データを発生するエラーチェック手段(2)と、前記デ
ータ処理手段が要求するデータに対応する要求IDデー
タを発生する要求IDデータ発生手段(4)と、前記再
送要求データ及び前記要求IDデータとを出力データと
して導出する転送データ発生手段(6)とを配し、発信
側マイクロコンピュータに、前記要求IDデータの入力
を検出して該要求IDデータに対応するデータを形成す
ると共に前記再送要求データの入力を検出して先に送出
したデータを形成する送出データ形成手段(15)と、
該送出データ形成手段より導出されるデータに対し誤り
検出データを付加して前記入力データを形成導出する誤
り検出データ付加手段(17)とを配することを、特徴
とするデータ相互転送システム。
(1) In a microcomputer that transfers data alternately between microcomputers, the receiving microcomputer includes a data processing means (3) for processing input data and a means for detecting code errors in the input data. error checking means (2) for blocking processing operations of the data processing means and generating retransmission request data; and request ID data generation means (4) for generating request ID data corresponding to data requested by the data processing means. ) and a transfer data generating means (6) for deriving the retransmission request data and the request ID data as output data, the sender microcomputer detects the input of the request ID data and generates the request ID data. Sending data forming means (15) that forms data corresponding to the data and detects input of the retransmission request data to form previously sent data;
A data mutual transfer system characterized by comprising: error detection data adding means (17) for forming and deriving the input data by adding error detection data to the data derived from the sending data forming means.
JP62122318A 1987-05-19 1987-05-19 Data mutual transfer system Pending JPS63287130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62122318A JPS63287130A (en) 1987-05-19 1987-05-19 Data mutual transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122318A JPS63287130A (en) 1987-05-19 1987-05-19 Data mutual transfer system

Publications (1)

Publication Number Publication Date
JPS63287130A true JPS63287130A (en) 1988-11-24

Family

ID=14832989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122318A Pending JPS63287130A (en) 1987-05-19 1987-05-19 Data mutual transfer system

Country Status (1)

Country Link
JP (1) JPS63287130A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5138907A (en) * 1974-09-30 1976-03-31 Tokyo Shibaura Electric Co
JPS53138249A (en) * 1977-05-09 1978-12-02 Hitachi Ltd Send-back system for check signal
JPS5673948A (en) * 1979-11-20 1981-06-19 Toshiba Corp Data transmission control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5138907A (en) * 1974-09-30 1976-03-31 Tokyo Shibaura Electric Co
JPS53138249A (en) * 1977-05-09 1978-12-02 Hitachi Ltd Send-back system for check signal
JPS5673948A (en) * 1979-11-20 1981-06-19 Toshiba Corp Data transmission control system

Similar Documents

Publication Publication Date Title
JP2700843B2 (en) Multiplex communication controller
US4482980A (en) Hybrid optical/electrical data highway
EP0196911A2 (en) Local area networks
JPS5847111B2 (en) loop transmission system
JPH0654911B2 (en) Method and apparatus for transferring mastership
US6487695B1 (en) Method for providing fail-safe secure data transmission between a numerical control system and a spatially separate unit
JPS63287130A (en) Data mutual transfer system
JPS6058741A (en) Method for transmitting supervising instruction in remote supervisory and controlling equipment
JP3454264B2 (en) Wireless communication system and wireless communication method
JPS5972844A (en) Communication control system
JPH04129346A (en) Communication system provided with duplicate address detection function
JP2500865B2 (en) Controller failure diagnosis device for data transmission system
JPH01233853A (en) Communication control equipment
JPS5938799B2 (en) Test method for remote monitoring and control equipment
JPH0318379B2 (en)
JPS61270929A (en) Wireless transmission system
JPH0612290A (en) Control data monitor system
JPH0318380B2 (en)
JPH0453471B2 (en)
JPS61228600A (en) Remote monitor controller
JPH01140835A (en) Data delivery system
JPS6221342A (en) Information transmission processor
JPS63281537A (en) Data transmission equipment
JPS62128239A (en) Data communication system
JPH05265906A (en) Communicating method in computer network