JPS6328117A - Receiver - Google Patents
ReceiverInfo
- Publication number
- JPS6328117A JPS6328117A JP17206186A JP17206186A JPS6328117A JP S6328117 A JPS6328117 A JP S6328117A JP 17206186 A JP17206186 A JP 17206186A JP 17206186 A JP17206186 A JP 17206186A JP S6328117 A JPS6328117 A JP S6328117A
- Authority
- JP
- Japan
- Prior art keywords
- offset memory
- amplifier
- tracking adjustment
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はラジオ、テレビなどに用いる受信装置に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION The present invention relates to a receiving device used for radio, television, etc.
従来の技術
近年、受信装置におけるトラッキング調整は半導体技術
を活用した自動化の方向に向かいつつある。BACKGROUND OF THE INVENTION In recent years, tracking adjustment in receiving devices has been moving toward automation using semiconductor technology.
以下図面を参照しながら、従来の受信装置の一例につい
て説明する。An example of a conventional receiving device will be described below with reference to the drawings.
第3図は従来の受信装置のブロック図を示すものである
。第3図において、1はRF増幅器、2は混合器、3は
ディジタル制御局部発振器、4は選局器である。FIG. 3 shows a block diagram of a conventional receiving device. In FIG. 3, 1 is an RF amplifier, 2 is a mixer, 3 is a digitally controlled local oscillator, and 4 is a channel selector.
以上のように構成された受信装置について、以下そのト
ラッキング調整動作について説明する。The tracking adjustment operation of the receiver configured as described above will be described below.
まず、ディジタル制御局部発振器3の発振出力信号は混
合器2と供給され、一方アナログ制御電圧はRF増幅器
1の同調制御信号として供給される。ここでRF増幅器
1におけるトラッキング調整はRF増幅器1の内部にお
ける同調回路のコイルもしくはトリマコンデンサ(とも
に図示せず)を調整して最大感度を得るように行なわれ
る。First, the oscillation output signal of the digitally controlled local oscillator 3 is fed to the mixer 2, while the analog control voltage is fed as a tuning control signal to the RF amplifier 1. Here, the tracking adjustment in the RF amplifier 1 is performed by adjusting the coil or trimmer capacitor (both not shown) of the tuning circuit inside the RF amplifier 1 to obtain the maximum sensitivity.
発明が解決しようとする問題点
しかしながら上記のような構成では、コイルもしくはト
リマコンデンサは機械的調整部品であるので、自動調整
化することができないという問題点を有していた。Problems to be Solved by the Invention However, in the above configuration, since the coil or trimmer capacitor is a mechanical adjustment component, there is a problem in that automatic adjustment cannot be performed.
本発明は上記問題点に鑑み、コイルもしくはトリマコン
デンサなどによる機械的調整を排し、半導体技術を活用
したトラッキング調整を行ない得る受信装置を提供する
ものである。In view of the above problems, the present invention provides a receiving device that eliminates mechanical adjustment using a coil or a trimmer capacitor and can perform tracking adjustment using semiconductor technology.
問題点を解決するための手段
上記問題点を解決するために本発明の受信装置は、調整
用信号をメモリするオフセットメモリとそのメモリ出力
および局部発振器のディジタル制御信号を加減算する加
算器ならびにD/Aコンバータを設け、そのアナログ出
力電圧によってトラッキング調整を行なうという構成お
よび作用を備えたものである。Means for Solving the Problems In order to solve the above problems, the receiving device of the present invention includes an offset memory for storing an adjustment signal, an adder for adding and subtracting the memory output and a digital control signal of a local oscillator, and a D/O. This device has a configuration and function in which an A converter is provided and tracking adjustment is performed using the analog output voltage of the A converter.
作用
本発明は上記した構成によって、ディジタル制御局部発
振器に対するディジタル制御l信号と、そのディジタル
制御信号をアドレス信号とするオフセットメモリのオフ
セント情報信号を、それぞれディジタル加算器によって
加算し、その加算出力をD/Aコンバータによってアナ
ログ電圧に変換すると共に、RF増幅器に設置された電
圧制御同調器の同調制′a電圧として用い、上記ディジ
タル制御局部発振器の発振周波数と対応してRF同調制
御が成され、それによって最適なトラッキング調整がで
きることとなる。According to the above-described configuration, the present invention adds the digital control l signal for the digitally controlled local oscillator and the offset information signal of the offset memory whose address signal is the digital control signal using a digital adder, and outputs the addition output to D. It is converted into an analog voltage by a /A converter and used as a tuning control voltage for a voltage control tuner installed in an RF amplifier, and RF tuning control is performed in correspondence with the oscillation frequency of the digitally controlled local oscillator. This allows optimal tracking adjustment.
実施例
以下本発明の一実施例の受信装置について、図面を参照
しながら説明する。Embodiment Hereinafter, a receiving apparatus according to an embodiment of the present invention will be described with reference to the drawings.
第1図は本発明の第1の一実施例における受信装置のブ
ロック図を示すものである。第1図において、5はRF
増幅器、6は混合器、7はディジタル制御局部発振器、
8は選局器、9はオフセットメモリ、10はディジタル
加算器、11はD/Aコンバータである。FIG. 1 shows a block diagram of a receiving apparatus in a first embodiment of the present invention. In Figure 1, 5 is RF
amplifier, 6 is a mixer, 7 is a digitally controlled local oscillator,
8 is a channel selector, 9 is an offset memory, 10 is a digital adder, and 11 is a D/A converter.
以上のように構成された受信装置についてその動作を説
明する。第1図において選局器8の選局ディジタル信号
はディジタル制御局部発振器7の発振周波数を制御する
と共にオフセットメモリ9およびディジタル加算器lO
にも供給される。ここでオフセットメモリ9にはあらか
じめトラッキング調整データが人力メモリされている。The operation of the receiving device configured as above will be explained. In FIG. 1, the tuning digital signal of the tuning device 8 controls the oscillation frequency of the digitally controlled local oscillator 7, and the offset memory 9 and the digital adder lO.
Also supplied. Here, tracking adjustment data is manually stored in the offset memory 9 in advance.
そして、そのトラッキング調整データと前記選局ディジ
タル信号はディジタル加算器10で加減算され、D/A
コンバータ11でアナログ電圧に変換してRF増幅器5
に供給する。RF増幅器5には電圧可変容量ダイオード
などを用いた可変同調回路が設置され(図示せず)、前
記供給されるアナログ電圧によって、所要同調周波数に
設定され最大感度を得るように動作させることができる
。Then, the tracking adjustment data and the channel selection digital signal are added and subtracted by a digital adder 10, and the D/A
Converter 11 converts it into an analog voltage and RF amplifier 5
supply to. The RF amplifier 5 is equipped with a variable tuning circuit (not shown) using a voltage variable capacitance diode, etc., and can be set to a desired tuning frequency and operated to obtain maximum sensitivity using the supplied analog voltage. .
以上のように本−実施例によれば、トラッキング調整デ
ータをメモリするオフセットメモリとディジタル加算器
およびD/Aコンバータを設けることにより、機械的可
動部を有するコイルもしくばトリマコンデンサを用いず
ともトラッキング調整が可能となる。そして、選局ディ
ジタルコードに対して個別のトラッキング調整用オフセ
ットデータをメモリすることによって各受信チャンネル
全てに渡って完全にトラッキング調整が行なえ、トラッ
キングエラーを皆無にすることができる。As described above, according to this embodiment, by providing an offset memory for storing tracking adjustment data, a digital adder, and a D/A converter, tracking can be achieved without using a coil having a mechanically movable part or a trimmer capacitor. Adjustment is possible. By storing individual tracking adjustment offset data for each channel selection digital code, complete tracking adjustment can be performed over all reception channels, and tracking errors can be completely eliminated.
以下本発明の第2の一実施例について図面を参照しなが
ら説明する。A second embodiment of the present invention will be described below with reference to the drawings.
第2図は本発明の第2の一実施例を示す受信装置のブロ
ック図である。FIG. 2 is a block diagram of a receiving device showing a second embodiment of the present invention.
同図において、12はRF増幅器、13は混合器、14
はディジタル制御局部発振器、15シよ選局器、16は
オフセットメモリ、17はディジタル加算器、18はD
/Aコンバータで、以上は第1図の構成と同様なもので
ある。第1図の構成と異なるのはアドレスメモリ19を
選局器15とオフセットメモリ16の間に設けた点であ
る。In the figure, 12 is an RF amplifier, 13 is a mixer, and 14 is an RF amplifier.
is a digitally controlled local oscillator, 15 is a channel selector, 16 is an offset memory, 17 is a digital adder, and 18 is a D
/A converter, which has the same structure as that shown in FIG. The difference from the configuration shown in FIG. 1 is that an address memory 19 is provided between the channel selector 15 and the offset memory 16.
上記のように構成された受信装置について、以下その動
作を説明する。The operation of the receiving device configured as described above will be described below.
選局器15のディジタル制御信号の一部はアドレスメモ
リ19を通じてオフセットメモリ16のアドレス信号と
して供給されるが、アドレスメモリ19ではディジタル
制御信号とアドレス信号の関係を任意に設定するもので
ある。A part of the digital control signal of the channel selector 15 is supplied as an address signal to the offset memory 16 through the address memory 19, and the relationship between the digital control signal and the address signal is arbitrarily set in the address memory 19.
以上のように、アドレスメモリ19を選局器15とオフ
セットメモリ16の間に設定することにより、たとえば
選局チャンネルを任意にグルーピングしてオフセットメ
モリ16のアドレスを共通化することによって、実用上
問題のない程度のトラッキングエラー発生の範囲でオフ
セットメモリ16のメモリ容量を節約することができる
。As described above, by setting the address memory 19 between the channel selector 15 and the offset memory 16, for example, by arbitrarily grouping the selected channels and making the address of the offset memory 16 common, it is possible to solve problems in practical use. The memory capacity of the offset memory 16 can be saved within a range where tracking errors occur to a certain degree.
発明の効果
以上のように本発明は、トラッキング調整データをメモ
リするオフセットメモリとディジタル加算器およびD/
Aコンバータを設けることにより、機械的可動部を有す
るコイルもしくはトリマコンデンサを用いずともトラッ
キング調整が可能になる。また全受信チャンネルに渡っ
て完全にトラッキング調整が行なえて、トラッキングエ
ラーを皆無にすることができる。さらにトラッキング調
整機能が完全に半導体化することが可能となり、調整の
自動化と受信段の超小形化が実現できる。Effects of the Invention As described above, the present invention has an offset memory for storing tracking adjustment data, a digital adder, and a D/
By providing the A converter, tracking adjustment can be performed without using a coil or trimmer capacitor having a mechanically movable part. Additionally, tracking can be adjusted completely across all receiving channels, eliminating tracking errors. Furthermore, the tracking adjustment function can be completely integrated into semiconductors, making it possible to automate the adjustment and make the receiving stage ultra-small.
第1図は本発明の第1の一実施例における受信装置のブ
ロック図、第2図は本発明の第2の一実施例における受
信装置のブロック図、第3図は従来の受信袋!プロ7り
図である。
5.12・・・・・・RF増幅器、6,13・・・・・
・混合器、7.14・・・・・・ディジタル制御局部発
振器、8,15・・・・・・選局器、9,16・・・・
・・オフセットメモリ、10゜17・・・・・・ディジ
タル加算器、11.18・・・・・・D/Aコンバータ
、19・・・・・・アドレスメモリ。
代理人の氏名 弁理士 中尾敏男 はか1名1ト〈
−八
トFIG. 1 is a block diagram of a receiving device according to a first embodiment of the present invention, FIG. 2 is a block diagram of a receiving device according to a second embodiment of the present invention, and FIG. 3 is a conventional receiving bag! This is a professional drawing. 5.12...RF amplifier, 6,13...
・Mixer, 7.14... Digitally controlled local oscillator, 8, 15... Tuning selector, 9, 16...
...offset memory, 10°17...digital adder, 11.18...D/A converter, 19...address memory. Name of agent: Patent attorney Toshio Nakao 1 person, 1 person - 8 people
Claims (2)
御信号をオフセットメモリのアドレス信号に共用し、上
記オフセットメモリのメモリ出力信号と上記ディジタル
制御信号は加算器において加減算され、上記加算器の出
力信号はD/Aコンバータに供給されてアナログ電圧に
変換され、上記アナログ電圧はRF増幅器の同調制御信
号として供給され、上記RF増幅器の出力は上記ディジ
タル制御局部発振器の発振出力と混合器によって混合さ
れてIF出力を発生することを特徴とする受信装置。(1) The digital control signal for the digitally controlled local oscillator is shared with the address signal of the offset memory, the memory output signal of the offset memory and the digital control signal are added and subtracted in an adder, and the output signal of the adder is converted into a D/A signal. The analog voltage is supplied to a converter and converted into an analog voltage, and the analog voltage is supplied as a tuning control signal to an RF amplifier, and the output of the RF amplifier is mixed with the oscillation output of the digitally controlled local oscillator by a mixer to generate an IF output. A receiving device characterized by:
御信号とオフセットメモリのアドレス信号の関係を任意
に設定するためにアドレスメモリを双方の間と設置した
ことを特徴とする特許請求の範囲第1項記載の受信装置
。(2) The reception according to claim 1, characterized in that an address memory is installed between the digital control signal for the digitally controlled local oscillator and the address signal of the offset memory in order to arbitrarily set the relationship between the digital control signal and the address signal of the offset memory. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61172061A JPH0763134B2 (en) | 1986-07-22 | 1986-07-22 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61172061A JPH0763134B2 (en) | 1986-07-22 | 1986-07-22 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6328117A true JPS6328117A (en) | 1988-02-05 |
JPH0763134B2 JPH0763134B2 (en) | 1995-07-05 |
Family
ID=15934809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61172061A Expired - Fee Related JPH0763134B2 (en) | 1986-07-22 | 1986-07-22 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0763134B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5995720A (en) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | Receiver |
-
1986
- 1986-07-22 JP JP61172061A patent/JPH0763134B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5995720A (en) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | Receiver |
Also Published As
Publication number | Publication date |
---|---|
JPH0763134B2 (en) | 1995-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0210604B2 (en) | ||
GB1603955A (en) | Radio-frequency signal receivers | |
JPS588771B2 (en) | Preset tuner | |
JPS6328117A (en) | Receiver | |
US5450028A (en) | Discrete-time signal processing system | |
US4384365A (en) | Superheterodyne receiver frequency tracking circuit | |
JPH0572767B2 (en) | ||
US5428835A (en) | AM receiver on semi-conductor with internally generated oscillation signal representing if band pass filter center frequency deviation | |
JPS6328118A (en) | Receiver | |
JPS6328119A (en) | Receiver | |
JPS5995720A (en) | Receiver | |
JPS63180209A (en) | Receiver | |
JPH0514569Y2 (en) | ||
JPS596012Y2 (en) | Synthesizer-receiver AFC circuit | |
JPH021962Y2 (en) | ||
JP3088182B2 (en) | Radio selective call receiver | |
JPS631476Y2 (en) | ||
JPS6328116A (en) | Receiver | |
KR910001827Y1 (en) | Auto-tunning circuit of satellite broadcast | |
JPH0744429B2 (en) | Receiver | |
JP2944520B2 (en) | Wireless telephone equipment | |
JPH0332932B2 (en) | ||
JPH0292119A (en) | Station selector | |
JPH02121516A (en) | Antenna tuning control circuit | |
JPS6328120A (en) | Receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |