JPS63180209A - Receiver - Google Patents

Receiver

Info

Publication number
JPS63180209A
JPS63180209A JP1178987A JP1178987A JPS63180209A JP S63180209 A JPS63180209 A JP S63180209A JP 1178987 A JP1178987 A JP 1178987A JP 1178987 A JP1178987 A JP 1178987A JP S63180209 A JPS63180209 A JP S63180209A
Authority
JP
Japan
Prior art keywords
memory
control
tracking
data
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1178987A
Other languages
Japanese (ja)
Inventor
Joji Kane
丈二 加根
Koji Hashimoto
興二 橋本
Tomohiro Kimura
知弘 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1178987A priority Critical patent/JPS63180209A/en
Publication of JPS63180209A publication Critical patent/JPS63180209A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain tracking adjustment with electronic circuitry only by using a control voltage line of a variable capacitor in common with a local oscillator and connecting the other to a memory storing an error minimizing data. CONSTITUTION:A control output voltage of a PLL synthesizer 20 is applied with respect to a variable capacitor VC19 for local oscillation to a VC16 in a tuner of a high frequency amplifier stage to apply tuning control. An output signal of a memory 23 storing a data to minimize the tracking error is fed to a control voltage via a D/A converter 24 with respect to a VC15. The output signal of a channel selector 25 is fed to a programmable counter of a synthesizer 20 to apply reception frequency control and used for the address designation of the memory 23 and a data minimizing the tracking error corresponding to the reception frequency is outputted from the memory 23. Thus, the tracking adjustment is applied with electronic circuitry only.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はラジオ、テレビなどに用いる受信装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION The present invention relates to a receiving device used for radio, television, etc.

従来の技術 近年、受信装置におけるトラッキング調整は自動化の方
向にある。
BACKGROUND OF THE INVENTION In recent years, tracking adjustment in receiving devices has been moving toward automation.

以下図面を参照しながら、従来の受信装置の一例につい
て説明する。
An example of a conventional receiving device will be described below with reference to the drawings.

第2図は従来の受信装置のブロック図を示すものである
。第2図において、■はアンテナ、2はインダクタ、3
はトリマキャパッタ、4はバリキャップ、5はRFアン
プ、6はインダクタ、7はトリマキャパッタ、8はバリ
キャップ、9は局部発振用のPLLシンセサイザ、10
は選局器、11はミキサー、12はIFアンプである。
FIG. 2 shows a block diagram of a conventional receiving device. In Figure 2, ■ is the antenna, 2 is the inductor, and 3 is the antenna.
is a trimmer capacitor, 4 is a varicap, 5 is an RF amplifier, 6 is an inductor, 7 is a trimmer capacitor, 8 is a varicap, 9 is a PLL synthesizer for local oscillation, 10
11 is a mixer, and 12 is an IF amplifier.

以上のように構成された受信装置について、以下そのト
ラッキング調整動作について説明する。
The tracking adjustment operation of the receiver configured as described above will be described below.

コイル6、トリマキャパッタ7、バリキャップ8、およ
びPLLシンセサイザ9よりなる局部発振器の発振出力
信号はミキサー11に供給され、バリキャップ8に対す
る制御電圧は高周波増中段におけるバリキャップ4に対
しても共通に印加される。ここで、インダクタ2、トリ
マキャパッタ3、バリキャップ4よりなる同調部に対す
るトラッキング調整はインダクタ2もしくはトリマキャ
パッタ3を調整して最大感度を得るように行われる。
The oscillation output signal of the local oscillator consisting of the coil 6, trimmer capacitor 7, varicap 8, and PLL synthesizer 9 is supplied to the mixer 11, and the control voltage for the varicap 8 is also common to the varicap 4 in the high frequency amplification stage. is applied to Here, the tracking adjustment for the tuning section consisting of the inductor 2, the trimmer capacitor 3, and the varicap 4 is performed by adjusting the inductor 2 or the trimmer capacitor 3 to obtain the maximum sensitivity.

発明が解決しようとする問題点 しかしながら上記のような構成では、インダクタもしく
はトリマキャパッタは機械的調整部品であるために、自
動調整化することができないという問題点を有していた
Problems to be Solved by the Invention However, in the above configuration, since the inductor or the trimmer capacitor is a mechanical adjustment component, there is a problem in that it cannot be automatically adjusted.

本発明は上記問題点に鑑み、インダクタもしくはトリマ
キャバソタなどによる機械的調整を排し、半導体技術を
活用したトラッキング調整を行ない得る受信装置を提供
するものである。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, the present invention provides a receiving device that eliminates mechanical adjustment using an inductor or a trimmer cabaret, and can perform tracking adjustment using semiconductor technology.

問題点を解決するための手段 上記問題点を解決するために本発明の受信装置は、高周
波場中段の同調器においてバリキャップを2個宛設置し
、一方のバリキリツブにおける制御電圧ラインは局部発
振器におけるバリキャップにおける制御電圧ラインと共
通化され、他方のバリキャンプにおける制御電圧ライン
はD/Aコンバータならびにメモリに接続されるという
構成を備えたものである。
Means for Solving the Problems In order to solve the above problems, the receiving device of the present invention has two varicaps installed in the middle stage tuner of the high frequency field, and the control voltage line in one of the varicaps is connected to the local oscillator. The control voltage line in the varicap is shared with the control voltage line in the other varicap, and the control voltage line in the other varicap is connected to the D/A converter and the memory.

作用 本発明は上記した構成によって、高周波場中段の同調器
における主たる同調制御は局部発振用PLLシンセサイ
ザの制御出力信号によって行われ、補助的なトラッキン
グ調整制御はあらかじめ最大感度を得るデータを記憶し
たメモリの出力信号をD/Aコンバータによってアナロ
グ制御電圧に変換された信号によって行われることとな
る。
According to the above-described configuration, the main tuning control of the middle-stage tuner in the high frequency field is performed by the control output signal of the PLL synthesizer for local oscillation, and the auxiliary tracking adjustment control is performed by the memory that stores data for obtaining the maximum sensitivity in advance. This is done using a signal obtained by converting the output signal of 1 to an analog control voltage by a D/A converter.

実施例 以下本発明の一実施例の受信装置について、図面を参照
しながら説明する。
Embodiment Hereinafter, a receiving apparatus according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例における受信装置のブロック
図を示すものである。第1図において、13はアンテナ
、14はインダクタ、15および16はバリキャップ、
17はRFアンプ、18はインダクタ、19はバリキャ
ップ、20は局部発振用のPLLシンセサイザ、21は
ミキサー、22はIFアンプ、23はメモリ、24はD
/Aコンバータ、25は選局器、26ないし28は高周
波阻止用抵抗である。
FIG. 1 shows a block diagram of a receiving device in an embodiment of the present invention. In FIG. 1, 13 is an antenna, 14 is an inductor, 15 and 16 are varicaps,
17 is an RF amplifier, 18 is an inductor, 19 is a varicap, 20 is a PLL synthesizer for local oscillation, 21 is a mixer, 22 is an IF amplifier, 23 is a memory, and 24 is a D
/A converter, 25 is a channel selector, and 26 to 28 are high frequency blocking resistors.

以上のように構成された受信装置について、以下その動
作を説明する。
The operation of the receiving device configured as described above will be described below.

第1図において、主たる同調制御は局部発振用のバリキ
ャップ19に対するPLLシンセサイザ2゜の制御出力
電圧が高周波場中段の同調器におけるパリキャンプ16
に印加されることによって行われる。しかし、これだけ
では受信バンドの全帯域に渡って完全にトラッキングエ
ラーを皆無にすることができない。そこで、バリキャッ
プ15に対して、あらかじめトラッキングエラーが最小
となるデータを記憶させたメモリ23の出力信号をD/
Aコンバータ24を介して変換したアナログ制御電圧を
印加するようにする。選局器25の出力信号は局部発振
用のPLLシンセサイザ20におけるプログラマブルカ
ウンタ(図示せず)に供給されて受信周波数制御を行な
うと共に、メモリ23のアドレス指定に用いられ、それ
によって受信項波数に対応したトラッキングエラーが最
小となるデータをメモリ23から出力させる制御を行な
う。このようにして、受信周波数の全帯域に渡って最高
感度でIF出力を得るものである。
In FIG. 1, the main tuning control is that the control output voltage of the PLL synthesizer 2° to the varicap 19 for local oscillation is controlled by the Paris camp 16 in the tuner in the middle stage of the high frequency field.
This is done by applying . However, this alone cannot completely eliminate tracking errors over the entire reception band. Therefore, for the varicap 15, the output signal of the memory 23, which has previously stored data that minimizes the tracking error, is sent to the varicap 15.
The converted analog control voltage is applied via the A converter 24. The output signal of the channel selector 25 is supplied to a programmable counter (not shown) in the PLL synthesizer 20 for local oscillation to control the reception frequency, and is also used to specify the address of the memory 23, thereby corresponding to the reception term wave number. Control is performed to output data from the memory 23 that minimizes the tracking error. In this way, IF output is obtained with the highest sensitivity over the entire receiving frequency band.

なお、実施例において高周波場中段の同調器(インダク
タ14、バリキャップ15および16からなる)ならび
にメモリ23とD/Aコンバータ24からなる組合せは
1組のものを示したが、設計に応じて設置するその組数
は任意である。そしてその場合は、バリキャップ16の
機能に相当するものに対してはその制御電圧はPLLシ
ンセサイザ20の制御出力電圧が共通に供給され、更に
メモリ23の機能に相当するものに対してはそのアドレ
ス指定は一選局器25の出力信号が共通に供給される。
In the embodiment, one set of the high-frequency field middle stage tuner (consisting of the inductor 14, varicaps 15 and 16), the memory 23, and the D/A converter 24 is shown, but the combination may be changed depending on the design. The number of sets to be used is arbitrary. In that case, the control output voltage of the PLL synthesizer 20 is commonly supplied to those corresponding to the function of the varicap 16, and the control output voltage of the PLL synthesizer 20 is commonly supplied to those corresponding to the function of the memory 23. For designation, the output signal of the single station selection device 25 is commonly supplied.

発明の効果 以上のように本発明は、バリキャップ15および16、
メモリ23、D/Aコンバータ24、更に選局器25を
設けることにより純電子的にトラッキング言周整を行な
うことができる。これによって、受信周波数の全帯域に
渡って高精度なトラッキング調整の最良状態が長時間に
おいて安定に確保できて、高性能な受信装置を構成する
ことができる。
Effects of the Invention As described above, the present invention provides variable caps 15 and 16,
By providing a memory 23, a D/A converter 24, and a channel selector 25, it is possible to adjust the tracking pitch purely electronically. As a result, the best state of highly accurate tracking adjustment can be stably ensured over the entire reception frequency band for a long time, and a high-performance receiving device can be constructed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における受信装置のブロック
図、第2図は従来の受信装置のブロック図である。 14、18・・・・・・インダクタ、15.16.19
・・・・・・バリキャップ、20・・・・・・PLLシ
ンセサイザ、23・・・・・・メモリ、24・・・・・
・D/Aコンバータ、25・・・・・・選局器・17・
・・・・・RFアンプ、21・・・・・・ミキサー。 代理人の氏名 弁理士 中尾敏男 はか1名区    
 N
FIG. 1 is a block diagram of a receiving device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional receiving device. 14, 18...Inductor, 15.16.19
... Varicap, 20 ... PLL synthesizer, 23 ... Memory, 24 ...
・D/A converter, 25...Tuition selector ・17・
...RF amplifier, 21...Mixer. Name of agent: Patent attorney Toshio Nakao
N

Claims (1)

【特許請求の範囲】[Claims] それぞれ任意の容量変化特性を有する第1および第2の
電圧可変容量素子を設置した少なくとも1個以上の高周
波増中段における同調器に対し、上記第1の電圧可変容
量素子群に対しては局部発振器における電圧可変容量素
子に印加する制御電圧と共通の制御電圧が印加され、第
2の電圧可変容量素子群に対してはトラッキングエラー
が最小となるような制御電圧がそれぞれ独立に印加され
るようにしたことを特徴とする受信装置。
A local oscillator is provided for the first group of voltage variable capacitance elements in at least one or more high frequency amplifier stage tuner in which first and second voltage variable capacitance elements each having arbitrary capacitance change characteristics are installed. A control voltage common to the control voltage applied to the voltage variable capacitance elements is applied to the second voltage variable capacitance element group, and control voltages that minimize the tracking error are independently applied to the second voltage variable capacitance element group. A receiving device characterized by:
JP1178987A 1987-01-21 1987-01-21 Receiver Pending JPS63180209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1178987A JPS63180209A (en) 1987-01-21 1987-01-21 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1178987A JPS63180209A (en) 1987-01-21 1987-01-21 Receiver

Publications (1)

Publication Number Publication Date
JPS63180209A true JPS63180209A (en) 1988-07-25

Family

ID=11787689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1178987A Pending JPS63180209A (en) 1987-01-21 1987-01-21 Receiver

Country Status (1)

Country Link
JP (1) JPS63180209A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392815U (en) * 1990-01-06 1991-09-20

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392815U (en) * 1990-01-06 1991-09-20

Similar Documents

Publication Publication Date Title
US4685150A (en) Tuning of a resonant circuit in a communications receiver
US5311318A (en) Double conversion digital tuning system using separate digital numbers for controlling the local oscillators
US8306491B2 (en) Controlling fine frequency changes in an oscillator
EP0116350B1 (en) Tunig unit for communication apparatus
US4392113A (en) Phase-locked loop including non-linear phase detector of the sample and hold type
JPH0251288B2 (en)
CA2379869C (en) Variable oscillator
JPS63180209A (en) Receiver
JPS60158713A (en) Automatic regulator of communication receiver
US20070004362A1 (en) Methods and apparatus to generate small frequency changes
US4636747A (en) System and method for wideband, continuous tuning of an oscillator
JPS63180208A (en) Receiver
JPS62210719A (en) Electronic tuner
JP3088182B2 (en) Radio selective call receiver
JPH11168399A (en) Reception circuit
JPH06268551A (en) Synthesizer circuit
EP0629045B2 (en) Tuning device for a receiver of radioelectric signals with coils obtained by printing
JPH0750853B2 (en) Receiver
KR950010445A (en) Digital tuning device and tuning method
JPS6328117A (en) Receiver
JPS6328119A (en) Receiver
JP2676756B2 (en) Receiver front end
US20020168953A1 (en) Frequency scanning receiver
JPH02121516A (en) Antenna tuning control circuit
JPS60194818A (en) Receiver