JPS6327774A - Analogue lsi testing apparatus - Google Patents

Analogue lsi testing apparatus

Info

Publication number
JPS6327774A
JPS6327774A JP61171012A JP17101286A JPS6327774A JP S6327774 A JPS6327774 A JP S6327774A JP 61171012 A JP61171012 A JP 61171012A JP 17101286 A JP17101286 A JP 17101286A JP S6327774 A JPS6327774 A JP S6327774A
Authority
JP
Japan
Prior art keywords
program
line
target
targets
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61171012A
Other languages
Japanese (ja)
Inventor
Yoshinori Sekiya
関谷 義徳
Takao Watanabe
渡辺 孝雄
Hidenori Morita
英憲 森田
Masatoshi Matsuda
雅敏 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP61171012A priority Critical patent/JPS6327774A/en
Publication of JPS6327774A publication Critical patent/JPS6327774A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To enhance a test practice speed and a test response speed, by a method wherein a plurality of targets have an object program formed by an one-line compiler and a corresponding table wherein the line number and address relating to said program are allowed to correspond to each other and carry out a renewed program. CONSTITUTION:A host computer 1 has one-line compile function compiling a source program in one statement unit and developing the object program thereof on the addition area of the original object program by a patch system. Targets 31-3m have the object program formed by an one-line compiler and a corresponding table wherein the line number and address relating to said program are allowed to correspond to each other and carry out a renewed program. When the program operated by the targets 31-3m is corrected from the side of the host computer 1, compiling is performed at every one statement and the program of the targets is debugged in a real time by a conversation system.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、大規模1J81I化(LSI)のアナログI
Cをテストするためのテスト装置に関し、複数のアナロ
グLSIを国別にテストするための複数のターゲットを
用意し、かつこれらの各ターゲットが1つのホストコン
ピュータで制it]されるように構成されたアナログL
SIテスト装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention is directed to large-scale 1J81I (LSI) analog I
Concerning test equipment for testing C, an analog device configured such that multiple targets are prepared for testing multiple analog LSIs by country, and each of these targets is controlled by one host computer. L
Regarding SI test equipment.

特に、ホストとターゲットとでそれぞれ使用されるブロ
セッ寸が互いに異なるいわゆるクロスシステムにおいて
、ホスト側からターゲットで動作するプログラムを会話
形式によりリアルタ・イムでデバッグするための1ライ
ンコンパイル機能に関する。
In particular, the present invention relates to a one-line compilation function for interactively debugging a program running on a target from the host side in real time in a so-called cross system in which the processor sizes used by the host and target are different.

(従来の技術) 従来よりこの種のアナログLSIテスト装置においては
、ジョブ(、)○B)・プログラム(テスト実行用プロ
グラム)をインタプリタ形容ホで作成しているものが約
半数あり、その中でも特にリアルタイムで会話形式によ
るデバッグを行なう機能を実現しているものが幾つかあ
り、デバッグ効率の向上に大変役立っている。
(Prior art) Conventionally, in approximately half of analog LSI test devices of this type, jobs (,)○B) and programs (test execution programs) are created using an interpreter. There are several devices that provide a function to perform conversational debugging in real time, which is extremely useful in improving debugging efficiency.

しかしながら、従来のそのような機能では、以下のよう
な点で問題がある。
However, such conventional functions have the following problems.

■インクブリタ形言δHのため、テスト実行速度が遅い
<JOBプログラムの実行時間が長くなる)。
■The test execution speed is slow because of the inkblitter expression δH (JOB program execution time becomes longer).

■デバッグ機能といっても、基本的にはプログラムのレ
ベルのデバッグであり、実際の機器の動作までも含めた
プログラムのデバッグいわゆる文教デバッグのレベルの
ものではなかった。
■Although it is called a debug function, it is basically debugging at the program level, and it is not at the level of so-called educational debugging.

本発明の目的は、この様な点に鑑み、ターゲットが分散
システムであるクロスシステムにおいて、テスト実行速
度および応答速度が速(、リアルタイムで会話形実機デ
バッグを遂行できる1ラインコンパイル機能を有したア
ナログLSIテスト装dを提供することにある。
In view of these points, an object of the present invention is to provide an analog system with a one-line compilation function that can perform conversational real-machine debugging in real time in a cross-system where the target is a distributed system. Our objective is to provide LSI test equipment.

(問題点を解決するだめの手段) この様な目的を達成するために本発明では、複数のアナ
ログLSIを個別にテストするための複数のターゲット
を用意し、かつこれらの各ターゲットが1つのホストコ
ンピュータで制御されるように構成されたアナログLS
Iテスト装置において、 前記ホストコンピュータは、1ステ一トメント単位でン
ース・プログラムをコンパイルし、そのオブジェクト・
プログラムをパッチ方式で元のオブジェクト・プログラ
ムの追加用エリアにJ[する1ラインコンパイル機能を
有する手段を含み、前記ターゲットは、前記1ラインコ
ンパイラによって作成されたオブジェクト・プログラム
、および、少なくとも、それに関連したう・イン番号と
アドレスを対応させた対応テーブルを持ち、更新された
プログラムを実行する手段を含むように構成され、 ホストコンピュータ側からターゲットで動作するプログ
ラムの修正に際しては1ステートメントずつコンパイル
して、会話形式によりリアルタイムでターゲットのプロ
グラムをデバッグすることができるようにしたことを特
徴とする。
(Another Means to Solve the Problem) In order to achieve such an object, the present invention prepares a plurality of targets for individually testing a plurality of analog LSIs, and each of these targets is connected to one host. Analog LS configured to be controlled by computer
In the I test equipment, the host computer compiles the source program in units of statements and compiles the object program.
The target includes means having a one-line compile function for adding a program to an area for adding an original object program by a patch method, and the target includes an object program created by the one-line compiler and at least an object program related thereto. It has a correspondence table that associates in-numbers and addresses, and is configured to include a means to execute the updated program.When modifying a program running on the target from the host computer side, it compiles one statement at a time. , is characterized by being able to debug the target program in real time in a conversational format.

(実施例) 以下図面を用いて本発明の詳細な説明する。第1図は本
発明に係るアナログLSIテスト装置の一実施例を示す
構成図である。同図において、1はホストのコンピュー
タ、21〜2?1はコンピュータ1に接続されたターミ
ナルで、入力IA置とCRT表示装置を有し、装置の制
御などのための情報入力や各種のモニター、およびプロ
グラムの聞Rなどを行なうための情報入力などが可能に
構成されたものである。
(Example) The present invention will be described in detail below using the drawings. FIG. 1 is a block diagram showing an embodiment of an analog LSI test device according to the present invention. In the figure, 1 is a host computer, and 21 to 2?1 are terminals connected to the computer 1, which have an input IA device and a CRT display device, and which can input information for controlling the device, various monitors, etc. It is also configured to allow input of information for checking programs and the like.

31〜3亀はターゲットである。ホスト1と各ターゲツ
ト3嘗〜3m間は例えばシリアル・インターフェイス(
図示せず)を介して接続されている。なあ、ターゲット
の詳細については後述する。
31-3 turtles are the target. For example, a serial interface (
(not shown). By the way, the details of the target will be explained later.

5、〜51は分散プロゼッサシステムであり、これらは
バス4を介してターゲットと接続されていて、ターゲッ
トから与えられた命令を受けて動作する。各ターゲット
は、個別にこのような分散プロセッサシステムを接続す
ることができるようになっている。この分散プロセッサ
システムは、実際には例えば電圧発生モジュール、電流
発生モジュール、電圧測定モジュールおよび電流測定モ
ジュールなどであり、被試験のアナログLSI(図示せ
ず)にはこれらのモジュールが接続され相互に信号の送
受が1テわれる。分散プロ亡ツザシスデム内には分割メ
モリ521〜52.が備えられ、ターゲットからの命令
がここに落され、それに基づきモジュールが動作するよ
うに構成されている。
Denoted at 5 and 51 are distributed processor systems, which are connected to the target via the bus 4 and operate in response to instructions given from the target. Each target can be individually connected to such a distributed processor system. This distributed processor system actually includes, for example, a voltage generation module, a current generation module, a voltage measurement module, and a current measurement module, and these modules are connected to the analog LSI under test (not shown) and transmit signals to each other. The sending and receiving of is 1 time. There are divided memories 521 to 52. It is configured such that commands from the target are dropped here, and the module operates based on them.

このような構成においては、前記ボスト1により、テス
ト・プログラムの開発やデバッグ操作、データ処理など
を行い、ターゲットおよびそれに接続される分散プロセ
ッサシステムによりテスト・プ[1グラムが実行される
In such a configuration, the boss 1 performs test program development, debugging operations, data processing, etc., and the test program is executed by the target and the distributed processor system connected thereto.

次に、本願の特徴とする1ラインコンパイル方式につい
て説明する。第2図は従来方式と本願の方式とを対比し
て示した処理フローである。従来の一般のコンパイラで
は、全ステートメントに対するオブジェクト(プログラ
ム)をまとめて出力するが、1ラインコンパイラは1ス
テ一トメント単位でコンパイルし、その部分のオブジェ
クトを一般コンパイラでのオブジェクトの追加用エリア
(一般コンパイラで作成したオブジェクトの後に設けら
れているエリア)にパッチ方式(プログラムの訂正や変
更を行なう場合に、訂正や修正のだめの部分プログラム
を挿入して行なうようにした方式)で展開する。1ライ
ンコンパイラは、コンパイル情報として持っているライ
ン番号テーブルおよびターゲット内に持つデバッグテー
ブルについてその変更箇所を部分的に修正する。
Next, a one-line compilation method, which is a feature of the present application, will be explained. FIG. 2 is a processing flow comparing the conventional method and the method of the present application. Conventional general compilers output objects (programs) for all statements at once, but one-line compilers compile one statement at a time and store the objects in that part in the general compiler's object addition area (general The area provided after the object created by the compiler) is expanded using a patch method (a method in which when a program is to be corrected or changed, a partial program that is not corrected or modified is inserted). The one-line compiler partially corrects the changed parts of the line number table held as compilation information and the debug table held in the target.

このようなコンパイル方式を第1図の装置に組込ん−だ
場合の処理ブロックを第3図に示し、その動作を次に説
明する。なお、各部での処理の詳細については後述する
FIG. 3 shows a processing block when such a compilation system is incorporated into the apparatus shown in FIG. 1, and its operation will be described next. Note that the details of the processing in each part will be described later.

1)まず、1ラインコンパイラの基本動作につぃて順を
迫って説明する。
1) First, we will explain the basic operation of a one-line compiler step by step.

(1)ターミナル2を使用して、スクリーン・エディタ
によって1ステートメントでなるソース・プログラムを
入力する。
(1) Using Terminal 2, input a source program consisting of one statement using a screen editor.

(2)入力されたそのソース・プログラムをホスト1内
のソース構文解析部11で解析して構文エラーの有無を
調べる。エラーがない場合には中間ステートメントテー
ブルに展開する。このテーブルには新旧行番号の情報も
含まれている。
(2) The input source program is analyzed by the source syntax analysis unit 11 in the host 1 to check for syntax errors. If there are no errors, expand to the intermediate statement table. This table also includes information on new and old row numbers.

(3)カレントコンパイル情報解析部12において、前
記中間ステートメントテーブル並びにシンボルおよびラ
イン番号に関するテーブルと、LOGファイルにあるデ
バッグ用テーブルなどからオブジェクト・コードのロー
ドアドレスをに1出し、デバッグ用テーブル(ホスト側
とターゲット側の両方)t’+ L OGファイル情報
、最下位モジュール(第1図に示す分散プロセッサシス
テム)にロードするテーブルを作成する。すなわら、シ
ンボルおよびライン番号に関するテーブルとLOGファ
イルを作成する。
(3) The current compilation information analysis unit 12 extracts the load address of the object code from the intermediate statement table, the symbol and line number table, and the debugging table in the LOG file, and extracts the object code load address from the debugging table (host side and target side) t'+LOG file information, create a table to be loaded into the lowest module (distributed processor system shown in FIG. 1). That is, a table and a LOG file regarding symbols and line numbers are created.

(4)コード生成部13において、中間ステートメント
テーブルと前記(3ンの情報とから修正すべき1ステー
トメントのオブジェクト・プログラムをパッチ方式で作
成する。
(4) The code generation unit 13 creates a one-statement object program to be modified from the intermediate statement table and the information in (3) using a patch method.

(5)通信系14を経由して前記(3ンおよび(4)で
作成した情報を所定のターゲット3にダウンロードし、
ターゲット内のデバッグ(DB)テーブル33およびオ
ブジェクト(OBJ)・コード34の更新を行なう。
(5) Download the information created in (3) and (4) above to a predetermined target 3 via the communication system 14,
The debug (DB) table 33 and object (OBJ) code 34 in the target are updated.

(6)1ラインコンパイラのモードを後ける時に、最下
位モジュールにデープル変更があったことを通信コマン
ドにより連絡する。これにより最下位上ジュールは内部
のテーブルを更新する。
(6) When exiting the 1-line compiler mode, the lowest module is notified by a communication command that a table change has occurred. This causes the lowest module to update its internal table.

このようにして1ラインコンパイラを実現することがで
きる。
In this way, a one-line compiler can be realized.

2)次に、各部での処理について説明する。2) Next, the processing in each part will be explained.

(りスクリーン・エディタ ターミナル2を使用するエディタでは、1ラインコンパ
イラの追加コマンドを入力すると、第4図の(イ)に示
ずような画面の表示となり、スクリーンモードになる。
(In an editor using Screen Editor Terminal 2, inputting an additional command for the 1-line compiler results in a screen like the one shown in FIG. 4(a), and the screen mode is entered.

このモードでは II * II印で示されるスタート
ラインと、+1  II印で示されるエンドラインの間
にターミナルのエディツト(EDIT)キーを使用して
ソース・プログラムを占込むことができる。
In this mode, the source program can be accessed using the EDIT key on the terminal between the start line indicated by the II*II mark and the end line indicated by the +1 II mark.

ソース・プログラムを入力後ロ面口+ [M (CNT
LキーとQキーの2つを同時に操作する)のキーを操作
することによりスタートとエンドライン間のキャラクタ
を取込み、これを1ステートメントのソース・プログラ
ムとして前記1)基本動作にて説明した処理を実行する
After inputting the source program, press [M (CNT
By operating the two keys (L key and Q key at the same time), characters between the start and end lines are captured, and this is used as a one-statement source program to perform the processing described in 1) Basic operation above. Execute.

処I[I!終了侵には第4図の(ロ)に示すような画面
表示となる。修正の場合は、第40(イ)の表示のとぎ
、スタートとエンドのライン間に指定した行のソース・
プログラムが表示される。
Place I [I! At the end of the process, the screen will be displayed as shown in (b) of Figure 4. In the case of modification, after displaying No. 40 (a), change the source code of the specified line between the start and end lines.
The program will be displayed.

(2) l/i旧行番号の対応表示方式第3図のソース
構文解析部11では新旧行?ft号の対応をとり、カレ
ントコンパイル情報解析部12では新旧i″r番号対応
テーブルを作成する。1ラインコンパイルでは、この両
(l冒をリスト表示で表示するようにしている。第5図
はこのような表示例の一例を示す図で、同図(イ)はt
l)8加的のリスト、同図(ロ)は行追加後のリストで
ある。
(2) Correspondence display method of l/i old line numbers In the source syntax analysis unit 11 in Figure 3, are the new and old lines? ft number, and the current compilation information analysis unit 12 creates a new and old i″r number correspondence table. In one-line compilation, these two (l) numbers are displayed in a list display. This is a diagram showing an example of such a display example, and (a) in the diagram shows t
l) Octadic list, (b) of the same figure is the list after adding rows.

同図(イ)の行追加前のリストでは、リストの左側の数
字が新行i号、右側が旧行番号である(行追加館では左
右の?1番号は同じになっている)。1ラインコンパイ
ラで変更の対象となるベンディングラインには″〉”′
印が付けられている。
In the list before line addition in Figure (A), the number on the left side of the list is the new line number i, and the number on the right side is the old line number (in the line addition library, the ?1 numbers on the left and right are the same). The bending line that is subject to change in the one-line compiler is ``〉”′
marked.

同図(ロ)の行追加後のリストでは、追加された行は右
側の旧(1番号が1oooo番台となり、それ以後の行
では元の番号が付いている。左側の行番号は、リナンバ
リングされた新行番号となっている。操作者が指定する
のはこの新行番θである。
In the list after adding a line in the same figure (b), the added line is the old one on the right (the 1 number becomes the 1oooo series, and subsequent lines have the original number. The line number on the left is the renumbering number. The new line number θ is specified by the operator.

また訂正、追加された行は、10000ii台にて変更
の順に番号が付く。リスト表示では”*”印が付き、変
更箇所が容易に分るようになっている。
Also, the lines that have been corrected or added are numbered in the order of change in the 10000ii range. In the list display, a "*" mark is added to make it easier to see the changed parts.

(3)デバッグテーブルの修正方式 第3図に示すカレントコンパイル情報解析部12により
修正されるデバッグテーブルの修正方式の中の、特に追
加の場合の一例を第6図に示す。
(3) Debug table modification method Among the debug table modification methods modified by the current compilation information analysis unit 12 shown in FIG. 3, one example of the modification method, especially in the case of addition, is shown in FIG.

同図(イ)には修正館後のソース・プログラム・イメー
ジが示されている。新旧行番号対応表には新番号に対し
て旧行番号が記述されており、30行の前に追加すると
、新行番号30には1oooiが、それ以後の新行番号
では、31に30.32に31といった順に1つずつず
れた旧番号が入る。第6図(ロ)にはターゲット内のデ
バッグテーブルが示しである。30行において、追加前
のアドレスBBBBは追加後には、パッチ方式で展開さ
れるオブジェクトコードの展開光のアドレスEEEE1
.:il替えられる。そして追加された行10001行
にはDDDDが入る。
Figure (a) shows the source program image after modification. The old and new line number correspondence table describes the old line number for the new number, and if you add it before line 30, the new line number 30 will be 1ooooi, and the new line numbers after that will be 31 and 30. The old numbers are entered one by one, such as 32 and 31. FIG. 6(b) shows a debug table in the target. In line 30, the address BBBB before addition becomes the address EEEE1 of the expanded light of the object code expanded using the patch method.
.. :il can be changed. DDDD is entered in the added row 10001.

(4)最下位モジュール内のテーブル生成方式第3図に
示すコード生成部13で作成される最下位モジュール内
の処理テーブルを第7図(イ)に示す。追加された行の
処理テーブルは、パッチ方式で処理テーブルの最後に展
σ;1される。
(4) Table generation method in the lowest module The processing table in the lowest module created by the code generation unit 13 shown in FIG. 3 is shown in FIG. 7(a). The processing table of the added row is expanded by σ;1 at the end of the processing table using a patch method.

最下位モジュールは、ホストよりコマンドで変更を通信
されると、第7図(ロ)に示す処理テーブルの番号とそ
のアドレスの対応表であるルック・アップ・テーブルを
作成する。
When the lowest module is notified of a change by a command from the host, it creates a look-up table that is a correspondence table between processing table numbers and their addresses as shown in FIG. 7(b).

(5)オブジェクト・コード生成方式 第3図に示されるコード生成部13で作成されるオブジ
ェクト・コードの生成方式を第8図に示す。11追加前
に30行の計測文ランクイムルーチンをコール(CAL
L)していたところがジャンプ命令(JP)に書替えら
れ、そして30行と追加された行は、追加エリアにおい
て、追加行、30行の順に展開される。
(5) Object code generation method FIG. 8 shows a method for generating object code created by the code generation section 13 shown in FIG. 3. Before adding 11, call the measurement statement rank routine of line 30 (CAL
L) is rewritten to a jump instruction (JP), and the added line 30 is expanded in the order of the added line and the 30th line in the additional area.

(6) L OGファイル 1ラインコンパイラでは、LOGファイルとして、変更
(rj正あるいは追加)されたソース・プログラムのみ
がセーブされる修正ソース・ファイルを作成する。また
、ここにはオブジェクトや各種テーブルのファイルをオ
リジナル・ファイルとは別に侍っている。それらのファ
イルはりスタート用ファイルと呼ばれる。
(6) LOG file The one-line compiler creates a modified source file in which only the changed (rj-corrected or added) source program is saved as the LOG file. Also, files for objects and various tables are kept here separately from the original files. These files are called start files.

したがって、オリジナルソースおよびオブジェクトファ
イルを全く変更せずに変更情報を保存することが可能で
あり、また、オリジナルソースおよびオブジェクトファ
イルを保存することも可能である。
Therefore, it is possible to save the modification information without making any changes to the original source and object files, and it is also possible to save the original source and object files.

修正ソースファイルおよびリスタート用ファイルはオリ
ジナルの情報を含んで持っているので、ユーザはデバッ
グ再開時にリスタートの指定をするだけでデバッグ作業
を継続して再開することができる。
Since the modified source file and the restart file contain the original information, the user can continue debugging by simply specifying restart when restarting debugging.

デバッグ終了時には、修正ソースファイルとオリジナル
ソースファイルを作成することができるので、ユーザは
ソース名およびジョブffi号を意識するだけでテスト
プログラムのバージヨンないしレビジョン管理を行なう
ことができる。
At the end of debugging, a modified source file and an original source file can be created, so the user can manage the version or revision of the test program just by being aware of the source name and job ffi number.

以上のような動作により、リアルタイムで対話形式の実
機デバッグが可能となる。
The operations described above enable real-time, interactive debugging of the actual device.

なお、実施例ではポストとターゲット間のプロセッサが
異なるクロスシステムであって、しがもターゲットに分
散システムが接続されたものについて説明したが、これ
に限らず、以下のようなシステムでも原理的に同じ方式
でリアルタイムの対話形式による実機デバッグを実現す
ることができる。
In addition, in the example, we have explained a cross system in which the processors between the post and the target are different, and a distributed system is connected to the target, but the system is not limited to this, and the following systems can also be used in principle. Using the same method, real-time interactive debugging of the actual device can be realized.

1)セルフシステム ホスト・ターゲット間の通信をタスク間通信(プログラ
ム間での制御やデータなどの情報のやり取り)とすると
共に、ホスト側とターゲット側の両方で持っているデバ
ッグテーブルなどの情報を共有メモリ上に持たせたもの
で、同様にリアルタイムで対話形式による実機デバッグ
を実現することができる。
1) Communication between the self-system host and target is inter-task communication (exchange of information such as control and data between programs), and information such as debug tables held on both the host and target sides is shared. By holding it in memory, you can similarly perform real-time, interactive debugging of the actual machine.

2)ホストとターゲットのプロセッサが同じシステム クロスシステムではホスト側でクロスアセンブラによる
処理が必要であるが、このシステムではその処理は不要
である。
2) A system in which the host and target processors are the same In a cross system, processing by a cross assembler is required on the host side, but this system does not require such processing.

(3)分散プロセッサシステムを持たないシステム前記
実施例ではターゲットにある分散プロセッサに対するコ
マンド処理が必要であったが、このシステムではその処
理は不要である。
(3) System without a distributed processor system In the embodiments described above, command processing was required for the target distributed processor, but this system does not require such processing.

(発明の効果) 以上説明したように、本発明によれば、次のような効果
がある。
(Effects of the Invention) As explained above, the present invention has the following effects.

■コンパイル形言語を用いてテストプログラムを作成す
るので、テスト実行時間が速い。
■Test execution time is fast because the test program is created using a compiled language.

■デバッグに必要なデバッグテーブルを、ホストとター
ゲットの両方で持ら、しかもオブジェクトの生成はパッ
チ方式で変更部分のみ行なうため1ラインコンパイラの
処理応答速度が速く、更にデバッグテーブル構造を変更
しないので、容易にシンボリックデバッガとのマツチン
グがとれる。
■Both the host and target have the debug tables necessary for debugging, and objects are created using a patch method that only changes the parts, so the processing response speed of the one-line compiler is fast, and the debug table structure does not change. It can be easily matched with a symbolic debugger.

■新旧行番号対応テーブルを持つため、新旧行昌号対応
リスト表示ができ、更に新行番号のりナンバリングや変
更時にスクリーンエディタを用いることができるため、
ソース編末の操作性が良くなっている。
■Since it has a table that corresponds to the new and old line numbers, it is possible to display a list that corresponds to the new and old lines, and it is also possible to use the screen editor when numbering or changing new line numbers.
The operability at the end of the source section has been improved.

■実行直前にローカルデータ更新を行なうことにより、
分散システムでの情報マツチングが行える。
■By updating local data just before execution,
Information matching can be performed in a distributed system.

■1ラインコンパイル操作のLOGファイルを持つこと
により、リカバリ機能を達成することができる。また、
1ラインコンパイルで修正したソースおよびオブジェク
ト・プログラムがオリジナルソースおよびオブジェクト
ファイルをアクセスすることなく別ファイルに格納され
るので、オリジナルソースおよびオブジェクトファイル
の保存が可能となりパージョンないしレビジョン管理が
可能となる。
■Recovery function can be achieved by having a LOG file of one line compilation operation. Also,
Since the source and object programs modified by one-line compilation are stored in separate files without accessing the original source and object files, the original source and object files can be saved and version or revision management possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るアナログLSIテスト装置の一実
施例を示す構成図、第2図はコンパイル方式の手順を示
す図、第3図は1ラインコンパイル方式を説明するため
の処理ブロック図、第4図ないし第8図は1ラインコン
パイラの処]!I!動作を説明するための説明図である
。 1・・・ホストコンピュータ、2・・・ターミナル、3
菅〜3亀・・・ターゲット、4・・・バス、51〜5T
l・・・分散プロセッサシステム。 第1図 第 Z 図 第4図 (イ2 第5図 CI) 4肯茗   ム  L;1 (イノ rOン 第7図 (イ〕                     C
ロン迫力σ泊               1図
FIG. 1 is a configuration diagram showing an embodiment of an analog LSI test device according to the present invention, FIG. 2 is a diagram showing the procedure of a compilation method, and FIG. 3 is a processing block diagram for explaining a one-line compilation method. Figures 4 to 8 show the one-line compiler]! I! It is an explanatory diagram for explaining operation. 1...Host computer, 2...Terminal, 3
Suga ~3 Turtle...Target, 4...Bass, 51~5T
l...Distributed processor system. Figure 1 Z Figure 4 (A2 Figure 5 CI)
Ron's powerful σ night fig.1

Claims (1)

【特許請求の範囲】 複数のアナログLSIを個別にテストするための複数の
ターゲットを用意し、かつこれらの各ターゲットが1つ
のホストコンピュータで制御されるように構成されたア
ナログLSIテスト装置において、 前記ホストコンピュータは、1ステートメント単位でソ
ース・プログラムをコンパイルし、そのオブジェクト・
プログラムをパッチ方式で元のオブジェクト・プログラ
ムの追加用エリアに展開する1ラインコンパイル機能を
有する手段を含み、前記ターゲットは、前記1ラインコ
ンパイラによつて作成されたオブジェクト・プログラム
、および、少なくとも、それに関連したライン番号とア
ドレスを対応させた対応テーブルを持ち、更新されたプ
ログラムを実行する手段を含むように構成され、 ホストコンピュータ側からターゲットで動作するプログ
ラムの修正に際しては1ステートメントずつコンパイル
して、会話形式によりリアルタイムでターゲットのプロ
グラムをデバッグすることができるようにしたことを特
徴とするアナログLSIテスト装置。
[Scope of Claims] An analog LSI test device configured to prepare a plurality of targets for individually testing a plurality of analog LSIs, and each of these targets is controlled by one host computer, comprising: The host computer compiles the source program one statement at a time, and
The target includes means having a one-line compilation function for deploying a program to an additional area of the original object program using a patch method, and the target includes an object program created by the one-line compiler, and at least It has a correspondence table that associates related line numbers and addresses, and is configured to include a means to execute the updated program.When modifying a program running on the target from the host computer side, it compiles one statement at a time, An analog LSI test device characterized by being able to debug a target program in real time in a conversational format.
JP61171012A 1986-07-21 1986-07-21 Analogue lsi testing apparatus Pending JPS6327774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61171012A JPS6327774A (en) 1986-07-21 1986-07-21 Analogue lsi testing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61171012A JPS6327774A (en) 1986-07-21 1986-07-21 Analogue lsi testing apparatus

Publications (1)

Publication Number Publication Date
JPS6327774A true JPS6327774A (en) 1988-02-05

Family

ID=15915460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61171012A Pending JPS6327774A (en) 1986-07-21 1986-07-21 Analogue lsi testing apparatus

Country Status (1)

Country Link
JP (1) JPS6327774A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100544A (en) * 1980-12-15 1982-06-22 Mitsubishi Electric Corp Debug device
JPS5922140A (en) * 1982-07-28 1984-02-04 Hitachi Ltd Interactive compiling system
JPS6172339A (en) * 1984-09-17 1986-04-14 Fujitsu Ltd Control system for execution and display of program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100544A (en) * 1980-12-15 1982-06-22 Mitsubishi Electric Corp Debug device
JPS5922140A (en) * 1982-07-28 1984-02-04 Hitachi Ltd Interactive compiling system
JPS6172339A (en) * 1984-09-17 1986-04-14 Fujitsu Ltd Control system for execution and display of program

Similar Documents

Publication Publication Date Title
US5193191A (en) Incremental linking in source-code development system
US5325531A (en) Compiler using clean lines table with entries indicating unchanged text lines for incrementally compiling only changed source text lines
US5182806A (en) Incremental compiler for source-code development system
US5313387A (en) Re-execution of edit-compile-run cycles for changed lines of source code, with storage of associated data in buffers
US5201050A (en) Line-skip compiler for source-code development system
EP1113367B1 (en) Automated regression testing of workstation software
EP0785510B1 (en) Program debugging system for debugging a program having a graphical user interface
US5557774A (en) Method for making test environmental programs
US20030212983A1 (en) Method and system for modifying executable code to add additional functionality
EP0406602A2 (en) Method and apparatus for debugging parallel programs by serialization
US6467082B1 (en) Methods and apparatus for simulating external linkage points and control transfers in source translation systems
US5301327A (en) Virtual memory management for source-code development system
KR100532467B1 (en) MCU application program verification system providing source code level debugging using debugging information files in different versions and method thereof
EP0406028A2 (en) Incremental compiler for source code development system
Sadolewski et al. Compiler and virtual machine of a multiplatform control environment
JPH0766342B2 (en) Program test equipment
JPS6327774A (en) Analogue lsi testing apparatus
JP2672968B2 (en) Source list output processing method for debugging
CN116126366B (en) Chip input/output interface configuration method, device, medium and electronic equipment
JP2882876B2 (en) Program test method
JP3077627B2 (en) Debugging method and recording medium for recording debug program
JPH07295858A (en) Debug processing method for image processor and parallel computer
JP3368795B2 (en) Compilation control method, compilation device, and recording medium
JP2002073347A (en) Exception handling method and compiler
JPH1083328A (en) Pseudo input/output realizing system for single body test