JPS6327733B2 - - Google Patents

Info

Publication number
JPS6327733B2
JPS6327733B2 JP55144283A JP14428380A JPS6327733B2 JP S6327733 B2 JPS6327733 B2 JP S6327733B2 JP 55144283 A JP55144283 A JP 55144283A JP 14428380 A JP14428380 A JP 14428380A JP S6327733 B2 JPS6327733 B2 JP S6327733B2
Authority
JP
Japan
Prior art keywords
program
area
number counter
control number
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55144283A
Other languages
Japanese (ja)
Other versions
JPS5769459A (en
Inventor
Toshimitsu Tokumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55144283A priority Critical patent/JPS5769459A/en
Publication of JPS5769459A publication Critical patent/JPS5769459A/en
Publication of JPS6327733B2 publication Critical patent/JPS6327733B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs

Description

【発明の詳細な説明】 本発明はプログラム更新処理方式、特にオンラ
イン処理中に、システムまたはサブシステムを停
止することなくプログラムを更新しても、制御上
矛盾を生じることがないというチエツクを可能と
したプログラム更新処理方式に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a program update processing method, particularly during online processing, which makes it possible to check that there will be no conflict in control even if the program is updated without stopping the system or subsystem. The present invention relates to a program update processing method.

計算機技術の発達とともに、計算機システムの
利用形態も多種多様化し、特にシステムを停止し
ないで長期間連続運転するような、いわゆる24時
間運転と呼ばれる利用も多くなりつつある。この
ような24時間運転を行う計算機システムにおい
て、その計算機システム内のプログラムに変更を
加える必要が生じた場合、従来は制御上の矛盾の
発生を防止するため、止むを得ずシステムを一旦
停止し、必要なプログラムの更新を行つたうえ
で、システムを再起動するという方式を採つてい
た。従つてプログラム更新時のシステムが停止し
ている間の事象は、いかに緊急を要するものであ
つても無視せざるを得なかつた。しかしながら、
プログラムを変更する必要性は、例えば機能向上
のためのプログラムの部分的改造や、プログラ
ム・ミスを発見してその誤りを修正する場合等少
なからず存在する。この場合、システムを停止さ
せないでプログラムの更新を行うことも稀にはあ
つたが、もしその更新したいプログラムが実行中
であれば、強制的にそのプログラムの内容が変更
されたことによつてプログラムの処理の一貫性が
乱れ、プログラムが暴走したり、処理結果が予期
せぬものとなつたりすることがあつた。
With the development of computer technology, the usage patterns of computer systems have diversified, and in particular, the use of so-called 24-hour operation, in which the system operates continuously for long periods without stopping, is becoming more common. In computer systems that operate 24 hours a day, when it becomes necessary to make changes to the programs within the computer system, conventionally the system has to be temporarily stopped to prevent control conflicts. The method used was to update the necessary programs and then restart the system. Therefore, events that occur while the system is stopped at the time of program update have no choice but to be ignored, no matter how urgent they may be. however,
There are many cases in which it is necessary to change a program, such as when partially remodeling a program to improve functionality, or when a program error is discovered and corrected. In this case, in rare cases it was possible to update a program without stopping the system, but if the program to be updated was running, the program's contents could be forcibly changed. The consistency of the processing was disrupted, causing the program to run out of control and the processing results to be unexpected.

本発明は上記の欠点を解決するために、システ
ムの稼動中にプログラムの更新を行つても、制御
上矛盾が生じないというプログラム更新の可否チ
エツクを可能とすることを目的とし、そのため本
発明のプログラム更新処理方式は、メモリ上のプ
ログラムを動的に更新するプログラム更新処理方
式において、システムで管理するプログラム毎に
そのプログラムのアドレス情報を登録したプログ
ラムの管理テーブルと、論理記憶空間を所定の大
きさの複数の領域に分割した各領域毎に、所定の
初期設定値を持つようにされる制御数カウンタ
と、計算機の実行制御が、実行すべき命令のアド
レスを保持するプログラム状態語を直接更新する
命令以外かつ割込み以外により、ある領域から他
の領域に移行するとき、前者の領域に対応する上
記制御数カウンタを1減算し、後者の領域に対応
する上記制御数カウンタを1加算する手段と、計
算機の実行制御が、割込みにより、ある領域から
他の領域に移行するとき、後者の領域に対応する
上記制御数カウンタを1加算する手段と、計算機
の実行制御が、実行すべき命令のアドレスを保持
するプログラム状態語を直接更新する命令によ
り、ある領域から他の領域に移行するとき、前者
の領域に対応する上記制御数カウンタを1減算す
る手段と、システム稼動中にプログラムの更新が
必要である場合に、上記プログラム管理テーブル
により、更新対象プログラムが占める論理記憶空
間上のアドレスを求め、そのアドレスを含む領域
に対応する上記制御数カウンタの全部または特定
の一部が、上記初期設定値であることを条件とし
て、更新の可否を決定する処理手段とを備えたこ
とを特徴としている。以下図面を参照しつつ説明
する。
SUMMARY OF THE INVENTION In order to solve the above-mentioned drawbacks, it is an object of the present invention to make it possible to check whether or not a program update is possible so that no conflict occurs in control even if the program is updated while the system is in operation. The program update processing method is a program update processing method that dynamically updates programs on memory, and consists of a program management table in which address information for each program managed by the system is registered, and a logical storage space of a predetermined size. The control number counter is set to have a predetermined initial value for each area divided into multiple areas, and the computer execution control directly updates the program status word that holds the address of the instruction to be executed. means for decrementing the control number counter corresponding to the former area by 1 and adding 1 to the control number counter corresponding to the latter area when transitioning from one area to another area by a command other than an instruction to do so and other than an interrupt; , when the execution control of the computer shifts from one area to another area due to an interrupt, means for adding 1 to the control number counter corresponding to the latter area; When moving from one area to another by an instruction that directly updates the program status word holding the area, it is necessary to have a means for decrementing the control number counter corresponding to the former area by 1, and to update the program while the system is running. In this case, the address in the logical storage space occupied by the program to be updated is determined from the program management table, and all or a specific part of the control number counter corresponding to the area including that address is set to the initial setting value. The present invention is characterized in that it includes a processing means for determining whether or not the update is possible on the condition that the update is possible. This will be explained below with reference to the drawings.

第1図は本発明における制御数カウンタを更新
する一実施例構成を説明する概略図、第2図は論
理記憶空間上のプログラムと制御数カウンタの対
応関係を説明する説明図で、第2図Aはプログラ
ムxに制御が渡つている状態、第2図Bはプログ
ラムxに制御が渡つていない状態を示すもの、第
3図はプログラム管理テーブルの一実施例構成、
第4図はプログラム更新処理の一実施例を説明す
る説明図を示す。
FIG. 1 is a schematic diagram illustrating the configuration of an embodiment for updating a control number counter in the present invention, and FIG. 2 is an explanatory diagram illustrating the correspondence between a program on a logical storage space and a control number counter. A shows a state in which control is transferred to program x, FIG. 2B shows a state in which control is not transferred to program x, and FIG. 3 shows an example configuration of a program management table.
FIG. 4 shows an explanatory diagram illustrating one embodiment of program update processing.

図中、1はプログラムの実行状態を保持するプ
ログラム状態語PSW、2はプログラム状態語内
にある実行すべき命令の論理アドレスを示す命令
カウンタ、2−1はその論理アドレスの一部分で
区分された論理記憶空間の固定領域を示す部分、
3は制御数カウンタ、4は減算条件の信号線、5
は減算チエツク回路、6は制御移行前の制御数カ
ウンタへのインデツクス、7は制御移行後の制御
数カウンタへのインデツクス、8は加算チエツク
回路、9は加算条件の信号線、10は減算回路、
11は加算回路、12は論理記憶空間であつて斜
線部はその空間に占めるプログラムの領域、12
−1は区分された論理記憶空間の領域、13はプ
ログラム管理テーブル、14はプログラム更新処
理のためのプログラム、15は外部記憶装置をそ
れぞれ表わす。
In the figure, 1 is a program state word PSW that holds the execution state of the program, 2 is an instruction counter that indicates the logical address of the instruction to be executed within the program state word, and 2-1 is divided by a part of the logical address. The part that indicates a fixed area of logical storage space,
3 is a control number counter, 4 is a signal line for subtraction conditions, 5
is a subtraction check circuit, 6 is an index to the control number counter before control transfer, 7 is an index to the control number counter after control transfer, 8 is an addition check circuit, 9 is a signal line for addition conditions, 10 is a subtraction circuit,
11 is an adder circuit, 12 is a logical storage space, and the shaded area is a program area occupying that space; 12
-1 represents an area of the divided logical storage space, 13 represents a program management table, 14 represents a program for program update processing, and 15 represents an external storage device.

まず論理記憶空間を例えばページの様な一定の
大きさの固定領域に分割して各領域毎に制御数カ
ウンタ3を設ける。領域の大きさをページと同じ
にした場合、制御数カウンタ3を論理アドレスと
実アドレスのページのマツピングに用いられるペ
ージ・テーブルPGT内に設けるようにしてもよ
い。制御数カウンタ3は、例えば初期値を「0」
とするが、以下のような場合に変化するようにさ
れる。
First, the logical storage space is divided into fixed areas of a certain size, such as pages, and a control number counter 3 is provided for each area. If the size of the area is the same as the page, the control number counter 3 may be provided in the page table PGT used for mapping pages of logical addresses and real addresses. The control number counter 3 has an initial value of "0", for example.
However, it is changed in the following cases.

(イ) プログラム状態語1を直接更新する命令(例
えばロードPSW命令)以外の命令(例えばブ
ランチ命令)で、命令カウンタ2が区分された
論理記憶空間の他の領域を示す値から、その領
域を示す値に変化した時、後者の領域に対応す
る制御数カウンタ3を「1」増加させる。
(b) In an instruction (for example, a branch instruction) other than an instruction that directly updates the program state word 1 (for example, a load PSW instruction), the instruction counter 2 calculates that area from the value indicating another area of the partitioned logical storage space. When the value changes to the value shown, the control number counter 3 corresponding to the latter area is incremented by "1".

(ロ) 割込み以外(例えばブランチ命令)で命令カ
ウンタ2が区分された論理記憶空間のその領域
を示す値から他の領域を示す値に変化したと
き、前者の領域に対応する制御数カウンタを
「1」減少させる。
(b) When the instruction counter 2 changes from the value indicating that area of the partitioned logical storage space to the value indicating another area due to something other than an interrupt (for example, a branch instruction), the control number counter corresponding to the former area is changed to " 1” decrease.

上記において、例えばロードPSW命令や割込
み等の予め定められた場合に、制御数カウンタ3
の加減算に制限を加えたのは、例えば入出力割込
み等によつて現在実行中のプログラムから一時的
に他のプログラムへ制御が移行した場合に、もと
のプログラムの領域の制御数カウンタが「0」に
なるのを防止するためである。また、各領域毎に
1ビツトで表示する制御フラグを用いないで、制
御数カウンタ3でもつてカウント制御を行うこと
としたのは、いわゆるリエントラント・プログラ
ムの多重走行をも考慮したものである。
In the above, for example, in a predetermined case such as a load PSW command or an interrupt, the control number counter 3
The reason for adding and subtracting restrictions is that when control is temporarily transferred from the currently executing program to another program due to an input/output interrupt, for example, the control number counter in the area of the original program is This is to prevent the value from becoming 0. Furthermore, the reason why it was decided to perform counting control using the control number counter 3 instead of using a control flag that is displayed with one bit for each area is to take into consideration the multiple running of a so-called reentrant program.

第1図において、例えば命令カウンタ2が保持
する論理アドレスのうち、区分された論理記憶空
間の固定領域を示す上位部分2−1の値が変化し
た場合、計算機の実行制御がある領域から他の領
域へ移行したことになる。この場合、減算チエツ
ク回路5は、論理アドレスの上位部分2−1の変
化が割込みによるかどうか調べたり、または必要
に応じて図示省略した例えば制御数カウンタ3の
更新を抑止する機構や強制的に命令により制御数
カウンタ3を更新する機構を設けて、信号線4を
介してそれらの機構からの信号を受け、減算すべ
きか否かをチエツクして、減算すべきときは減算
回路10へその旨の信号を送出する。減算回路1
0は変化前の論理アドレスの上位部分2−1の値
を内容とする制御数カウンタ3へのインデツクス
6をもとに対応する制御数カウンタ3を「1」減
算する。一方、新しい領域に対する制御数カウン
タ3の加算についても、減算の場合と同様、まず
加算チエツク回路8によつて、論理アドレスの上
位部分2−1の変化がプログラム状態語の更新命
令(例えばロードPSW命令)によるものかどう
か調べ、信号線9を介した加算条件信号を調べ
て、加算すべきときにはその旨の信号を加算回路
11へ送出する。加算回路11は変化後の論理ア
ドレスの上位部分2−1の値を内容とする制御数
カウンタ3へのインデツクス7をもとに対応する
制御数カウンタ3を「1」加算する。
In FIG. 1, for example, among the logical addresses held by the instruction counter 2, if the value of the upper part 2-1 indicating the fixed area of the partitioned logical storage space changes, the execution control of the computer will change from one area to another. This means that the area has moved on. In this case, the subtraction check circuit 5 checks whether the change in the upper part 2-1 of the logical address is due to an interrupt, or uses a mechanism (not shown in the drawings, for example) to suppress the update of the control number counter 3 as necessary. A mechanism is provided to update the control number counter 3 according to a command, receives signals from these mechanisms via a signal line 4, checks whether or not to perform subtraction, and when subtraction is required, sends a notification to the subtraction circuit 10 to that effect. sends out a signal. Subtraction circuit 1
0 subtracts "1" from the corresponding control number counter 3 based on the index 6 to the control number counter 3 whose content is the value of the upper part 2-1 of the logical address before the change. On the other hand, regarding the addition of the control number counter 3 to a new area, as in the case of subtraction, the addition check circuit 8 first checks whether a change in the upper part 2-1 of the logical address is detected by a program state word update command (for example, a load PSW). The addition condition signal via the signal line 9 is checked, and when addition is to be performed, a signal to that effect is sent to the addition circuit 11. The addition circuit 11 adds "1" to the corresponding control number counter 3 based on the index 7 to the control number counter 3 whose content is the value of the upper part 2-1 of the logical address after the change.

上記のように処理することによつて、例えば第
2図Aに示す如く、プログラムxに制御が渡つて
いる時には、その制御が渡つている領域に対応す
る制御数カウンタ3が1以上の値を持ち、プログ
ラムxに制御が渡つていない時には、第2図Bの
如くプログラムxの占める領域に対応する制御数
カウンタ3が「0」になる。
By performing the above processing, when control is transferred to program x, as shown in FIG. When the control is not transferred to the program x, the control number counter 3 corresponding to the area occupied by the program x becomes "0" as shown in FIG. 2B.

第3図はシステムで管理するプログラムの情報
を登録するプログラム管理テーブル13の一実施
例であり、プログラムID、即ち例えばプログラ
ムの名称や識別子番号のようなプログラムを一意
に識別できるもの、そのプログラムの先頭論理ア
ドレス、そのプログラムの大きさ等が格納されて
いる。これは、後述するプログラムの更新処理に
利用される。
FIG. 3 is an example of the program management table 13 in which information about programs managed by the system is registered. The starting logical address, the size of the program, etc. are stored. This is used for program update processing, which will be described later.

システム稼動中にシステムを停止しないでプロ
グラムを変更する必要が生じた場合、例えば第4
図に示すプログラム更新処理のためのプログラム
14を準備する。更新処理プログラム14は、ま
ずプログラムIDや修正データや修正個所のプロ
グラムの先頭からの相対アドレスまたは論理アド
レス等を用意し、その情報を基にプログラム管理
テーブル13のプログラムIDの一致するエント
リを参照にいく。該当するエントリが見付かつた
ら、そこの先頭論理アドレスやプログラム・サイ
ズをもとに、指定された修正個所のアドレスがそ
のプログラムの範囲外になつていないか等のエラ
ーのチエツクを行つたり、修正すべき論理アドレ
スを相対アドレスから決定するなどの処理を行
う。なお、必要に応じて例えば多重の論理記憶空
間を有するシステムで更新処理プログラム14の
論理記憶空間と更新されるプログラムの論理記憶
空間12とが異なる場合には、例えばアドレスの
マツピングに用いられるセグメント・テーブルを
切り換えたり、コピーしたりして、更新処理プロ
グラム14の論理記憶空間を、更新されるプログ
ラムの論理記憶空間12に合わせる等の処理も行
う。次に、更新の対象となつているプログラムが
占める論理記憶空間12の領域に対応する制御数
カウンタ3を参照に行き、更新の可否をチエツク
する。この場合、そのプログラムが占める全領域
の制御数カウンタ3がすべて「0」になつている
ことを更新の条件にしてもよいし、更新処理プロ
グラム14の起動時に指定することにより、ある
特定個所の制御数カウンタ3が「0」になつてい
ることを更新の条件としてもよい。例えば、処理
すべき事象の発生を待つている状態にあるプログ
ラムは、その対応する制御数カウンタ3が必ずし
も「0」になつていなくても、プログラム更新で
制御上の矛盾が生じない場合もあり得るからであ
る。もし、更新条件が満足されず更新不可となつ
た場合には、更新処理プログラム14を異常終了
させるとか、一定時間待たせて、再度更新可否の
チエツクを行うようにすればよい。更新条件が満
足されて更新可能となつた場合には、更新される
プログラムの領域にアクセスに行き、目的とする
プログラムの更新を行う。この間、割込み禁止で
処理するとかロツク・アンロツク制御を行うよう
にすればなお確実となる。上記の如く主記憶上で
プログラムを更新した後、例えば磁気デイスク装
置等の外部記憶装置15上にある該プログラムも
周知の方法により更新する。このようにすれば外
部記憶装置15から該プログラムが再ローデイン
グされたときも、更新状態が保たれることにな
る。
If it becomes necessary to change the program without stopping the system while the system is running, for example,
A program 14 for the program update process shown in the figure is prepared. The update processing program 14 first prepares a program ID, correction data, a relative address or logical address from the beginning of the program of the correction part, and based on that information, refers to an entry with a matching program ID in the program management table 13. go. When a corresponding entry is found, check for errors, such as whether the address of the specified modification location is outside the range of the program, based on the starting logical address and program size. , performs processing such as determining the logical address to be modified from the relative address. Note that if necessary, for example, in a system having multiple logical storage spaces, where the logical storage space of the update processing program 14 and the logical storage space 12 of the program to be updated are different, for example, the segment/segment used for address mapping may be changed. It also performs processing such as switching or copying tables to match the logical storage space of the update processing program 14 to the logical storage space 12 of the program to be updated. Next, the control number counter 3 corresponding to the area of the logical storage space 12 occupied by the program to be updated is referred to to check whether the update is possible. In this case, the condition for updating may be that the control number counters 3 of all areas occupied by the program are all "0", or by specifying it when starting the update processing program 14, The condition for updating may be that the control number counter 3 has become "0". For example, for a program that is waiting for the occurrence of an event to be processed, even if the corresponding control number counter 3 is not necessarily "0", there may be no control conflict when updating the program. Because you will get it. If the update conditions are not satisfied and the update is not possible, the update processing program 14 may be abnormally terminated, or the update processing program 14 may be made to wait for a certain period of time and then the update is checked again. When the update conditions are satisfied and the update becomes possible, the area of the program to be updated is accessed and the target program is updated. During this time, it will be more reliable if processing is performed with interrupts disabled or lock/unlock control is performed. After updating the program on the main memory as described above, the program on the external storage device 15 such as a magnetic disk device is also updated using a known method. In this way, even when the program is reloaded from the external storage device 15, the updated state will be maintained.

以上説明した如く、本発明によれば、プログラ
ムの更新の可否チエツクを制御数カウンタによつ
て行うことにより、オンライン処理中であつて
も、システムを中断させることなく、プログラム
を更新することが可能になる。
As explained above, according to the present invention, by checking whether the program can be updated using the control number counter, it is possible to update the program without interrupting the system even during online processing. become.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明における制御数カウンタ更新の
一実施例構成を説明する概略図、第2図は論理記
憶空間上のプログラムと制御数カウンタの対応関
係を説明する説明図、第3図はプログラム管理テ
ーブルの一実施例構成、第4図はプログラム更新
処理の一実施例を説明する説明図を示す。 図中、1はプログラム状態語PSW、2は命令
カウンタ、3は制御数カウンタ、10は減算回
路、11は加算回路、12は論理記憶空間、13
はプログラム管理テーブル、14はプログラム更
新処理のためのプログラムを表わす。
FIG. 1 is a schematic diagram illustrating the configuration of an embodiment of updating the control number counter in the present invention, FIG. 2 is an explanatory diagram illustrating the correspondence between the program on the logical storage space and the control number counter, and FIG. 3 is the program FIG. 4 shows an explanatory diagram illustrating an embodiment of the program update process. In the figure, 1 is a program state word PSW, 2 is an instruction counter, 3 is a control number counter, 10 is a subtraction circuit, 11 is an addition circuit, 12 is a logical storage space, and 13
14 represents a program management table, and 14 represents a program for program update processing.

Claims (1)

【特許請求の範囲】 1 メモリ上のプログラムを動的に更新するプロ
グラム更新処理方式において、 システムで管理するプログラム毎にそのプログ
ラムのアドレス情報を登録したプログラムの管理
テーブルと、 論理記憶空間を所定の大きさの複数の領域に分
割した各領域毎に、所定の初期設定値を持つよう
にされる制御数カウンタと、 計算機の実行制御が、実行すべき命令のアドレ
スを保持するプログラム状態語を直接更新する命
令以外かつ割込み以外により、ある領域から他の
領域に移行するとき、前者の領域に対応する上記
制御数カウンタを1減算し、後者の領域に対応す
る上記制御数カウンタを1加算する手段と、 計算機の実行制御が、割込みにより、ある領域
から他の領域に移行するとき、後者の領域に対応
する上記制御数カウンタを1加算する手段と、 計算機の実行制御が、実行すべき命令のアドレ
スを保持するプログラム状態語を直接更新する命
令により、ある領域から他の領域に移行すると
き、前者の領域に対応する上記制御数カウンタを
1減算する手段と、 システム稼動中にプログラムの更新が必要であ
る場合に、上記プログラム管理テーブルにより、
更新対象プログラムが占める論理記憶空間上のア
ドレスを求め、そのアドレスを含む領域に対応す
る上記制御数カウンタの全部または特定の一部
が、上記初期設定値であることを条件として、更
新の可否を決定する処理手段とを備えたことを特
徴とするプログラム更新処理方式。
[Claims] 1. In a program update processing method that dynamically updates programs on a memory, a program management table in which address information of each program managed by the system is registered, and a logical storage space allocated to a predetermined area. A control number counter that has a predetermined initial setting value for each area divided into multiple areas of different sizes, and a computer execution control that directly reads the program status word that holds the address of the instruction to be executed. Means for subtracting 1 from the control number counter corresponding to the former area and adding 1 to the control number counter corresponding to the latter area when transitioning from one area to another by a command other than an update instruction and other than an interrupt. and means for adding 1 to the control number counter corresponding to the latter area when the execution control of the computer shifts from one area to another area due to an interrupt; means for decrementing the control number counter corresponding to the former area by 1 when moving from one area to another by an instruction that directly updates a program status word holding an address; If necessary, use the program management table above to
Find the address in the logical storage space occupied by the program to be updated, and determine whether or not it can be updated on the condition that all or a specific part of the control number counter corresponding to the area containing that address is at the initial setting value. A program update processing method comprising: a processing means for determining.
JP55144283A 1980-10-17 1980-10-17 Program update processing system Granted JPS5769459A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55144283A JPS5769459A (en) 1980-10-17 1980-10-17 Program update processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55144283A JPS5769459A (en) 1980-10-17 1980-10-17 Program update processing system

Publications (2)

Publication Number Publication Date
JPS5769459A JPS5769459A (en) 1982-04-28
JPS6327733B2 true JPS6327733B2 (en) 1988-06-06

Family

ID=15358469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55144283A Granted JPS5769459A (en) 1980-10-17 1980-10-17 Program update processing system

Country Status (1)

Country Link
JP (1) JPS5769459A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935237A (en) * 1982-08-23 1984-02-25 Hitachi Ltd Software correcting method
JPS62113238A (en) * 1985-11-12 1987-05-25 Nec Corp Correction system for program of electronic computer system
JPH05224894A (en) * 1991-11-19 1993-09-03 Hitachi Ltd Switching system for os
JP2005182106A (en) * 2003-12-16 2005-07-07 Yokogawa Electric Corp Cpu memory device and layout program displacing method
WO2024013995A1 (en) * 2022-07-15 2024-01-18 日産自動車株式会社 Electronic control device and electronic control method

Also Published As

Publication number Publication date
JPS5769459A (en) 1982-04-28

Similar Documents

Publication Publication Date Title
US3924245A (en) Stack mechanism for a data processor
EP0464615B1 (en) Microcomputer equipped with DMA controller
JPH0296849A (en) Accurate one-time semantics in tp cueing system
JPS6093563A (en) Buffer storage control system
JPH02148235A (en) Data drawback system
JPS6327733B2 (en)
AU589047B2 (en) Method and device to execute two instruction sequences in an order determined in advance
CN116431358A (en) Resource access method and device, electronic equipment and storage medium
EP0449660B1 (en) A method and apparatus of generating shadow process
EP0445954A2 (en) Synchronising concurrent processes in a computer system
JP2718028B2 (en) How to access the program test file
CN110764880B (en) Three-state control method based on atomic operation
JPS6113261B2 (en)
JPH06139206A (en) Exclusive control system of multiprocessor system
JP3517884B2 (en) Data processing device
JP4370227B2 (en) Processor
JPH059815B2 (en)
JPH02304624A (en) Information processor
JPH0262633A (en) Inter-program communication system
JPH03182945A (en) Transfer system for data in main storage
JPH1027153A (en) Bus transfer device
JPH0432954A (en) Co-processor control system
JPH0293829A (en) Data processor
JPH11312108A (en) System for replacing transaction synchronization of sub-load module
JPH0359727A (en) Saving/restoring system in microprocessor