JPS63276388A - Video signal recording and reproducing device - Google Patents

Video signal recording and reproducing device

Info

Publication number
JPS63276388A
JPS63276388A JP62110528A JP11052887A JPS63276388A JP S63276388 A JPS63276388 A JP S63276388A JP 62110528 A JP62110528 A JP 62110528A JP 11052887 A JP11052887 A JP 11052887A JP S63276388 A JPS63276388 A JP S63276388A
Authority
JP
Japan
Prior art keywords
video signal
circuit
emphasis
recording
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62110528A
Other languages
Japanese (ja)
Other versions
JPH0822049B2 (en
Inventor
Kazuaki Kakinuma
柿沼 計明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62110528A priority Critical patent/JPH0822049B2/en
Publication of JPS63276388A publication Critical patent/JPS63276388A/en
Publication of JPH0822049B2 publication Critical patent/JPH0822049B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To improve the waveform reproducibility of a video signal attended with recording and reproduction by constituting a pre-emphasis circuit so that the amount of emphasis is decreased when the crest value of an input video signal is high. CONSTITUTION:A video signal from an input terminal 1 is fed to a recording/ reproducing head 7 via a buffer 2, a nonlinear emphasis circuit 3, a white clip circuit 4, a frequency modulator 5 and a recording amplifier 6 and recorded on a recording medium 6. A emphasis coefficient is changed for the nonlinear emphasis circuit 3 in response to the level of the video signal so that the level of the emphasized video signal does not exceed the clip level set by the white clip circuit 4. The video signal reproduced by the recording and reproducing head 7 is outputted via a reproducing amplifier 9, a FM demodulator 10, a nonlinear deemphasis circuit 11 and an output amplifier 12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、FM変調方式によって映像信号を記録再生す
るようにした映像信号記録再生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video signal recording and reproducing apparatus that records and reproduces video signals using an FM modulation method.

〔従来の技術〕[Conventional technology]

従来、ビデオテープレコーダなどの映像信号記録再生装
置においては、映像信号をFM変調して記録再生する方
式が一般に採用されているが、FM変調方式における高
域成分のS/N劣化を改善するために、記録側に映像信
号の高域成分を強調するプリエンファシス回路が設けら
れ、再生側にこのプリエン、7アシスによる映像信号の
波形を元の波形に復元するためのディエンファシス回路
が設けられている。また、このようにプリエンファシス
して映像信号をFM変調すると、映像信号のレベルが高
すぎる部分が生じ、この部分で過変調が生じてしまうこ
とから、プリエンファシス回路とFM変調器との間にホ
ワイトクリップ回路を設け、ここで設定されるクリップ
レベル以上の映像信号のレベルをカットし、過変調を防
止している。
Conventionally, in video signal recording and reproducing devices such as video tape recorders, a method of recording and reproducing video signals by FM modulation has been generally adopted, but in order to improve the S/N degradation of high frequency components in the FM modulation method A pre-emphasis circuit is provided on the recording side to emphasize the high-frequency components of the video signal, and a de-emphasis circuit is provided on the playback side to restore the waveform of the video signal resulting from the pre-en and 7-assist to its original waveform. There is. Also, when pre-emphasizing and FM modulating the video signal in this way, there will be parts where the level of the video signal is too high, and overmodulation will occur in these parts, so there is a gap between the pre-emphasis circuit and the FM modulator. A white clip circuit is provided to cut the level of the video signal higher than the clip level set here to prevent overmodulation.

なお、VH8規格においては、輝度信号に対し、プリエ
ンファシス回路の時定iTは1.3μsec。
Note that in the VH8 standard, the time constant iT of the pre-emphasis circuit is 1.3 μsec for the luminance signal.

エンファシス量Xは4.0に規定され、ホワイトクリッ
プ回路のクリップレベルは180%に規定されている。
The emphasis amount X is defined as 4.0, and the clip level of the white clip circuit is defined as 180%.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、上記従来技術によると、プリエンファシス回
路のエンファシス量が固定されているために、第5図(
A)に示す波形の映像信号をプリエンファシスすると第
5図(8)に示す波形となるが、特に、映像信号(第5
図(A))の高レベルにおいて、第5図(C)に示すよ
うに、プリエンファシスされた映像信号の一部がホワイ
トクリップ回路に設定されたクリップレベルEcを越え
てカットされてしまい(破線で囲こんだ部分)、再生時
、ディエンファシス回路でディエンファシスすると、第
5図(D)に示すように、映像信号の高域成分が失われ
て(波線で囲こんだ部分)元の波形が復元できないとい
う問題があった。
By the way, according to the above-mentioned conventional technology, since the amount of emphasis of the pre-emphasis circuit is fixed, the amount of emphasis shown in FIG.
When the video signal with the waveform shown in A) is pre-emphasized, it becomes the waveform shown in FIG. 5(8).
At the high level shown in Figure (A)), part of the pre-emphasized video signal is cut off beyond the clip level Ec set in the white clip circuit as shown in Figure 5 (C). During playback, when de-emphasis is performed by the de-emphasis circuit, the high-frequency components of the video signal are lost (the area surrounded by wavy lines) and the original waveform is lost, as shown in Figure 5 (D). There was a problem that it could not be restored.

本発明の目的は、かかる問題点を解消し、記録再生にと
もなう映像信号の波形再現性を向上させ、画質を大幅に
改善することかできるようにした映像信号記録再生装置
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a video signal recording and reproducing device that solves these problems, improves waveform reproducibility of video signals during recording and reproducing, and significantly improves image quality. .

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために、本発明は、記録すべき映像
信号のレベルに応じてプリエンファシス回路のエンファ
シス量を変化させるものである。
In order to achieve the above object, the present invention changes the amount of emphasis of a pre-emphasis circuit depending on the level of a video signal to be recorded.

〔作用〕[Effect]

上記プリエンファシス回路は、上記映像信号のレベルを
検出し、高レベルのときにエンファシス量を低減させる
The pre-emphasis circuit detects the level of the video signal and reduces the amount of emphasis when the level is high.

〔実施例〕〔Example〕

以下、本発明の実施例を図面によって説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による映像信号記録再生装置の一実施例
を示すブロック図であって、1は入力端 子、2はバッ
ファ、3はノンリニアエンファシス回路、4はホワイト
クリップ回路、5はFM変調器、6は記録アンプ、7は
記録再生ヘッド、8は記録媒体、9は再生アンプ、10
はFM復R器、11はノンリニアディエンファシス回路
、12は出力増幅器、16は出力端子である。
FIG. 1 is a block diagram showing an embodiment of a video signal recording and reproducing apparatus according to the present invention, in which 1 is an input terminal, 2 is a buffer, 3 is a non-linear emphasis circuit, 4 is a white clip circuit, and 5 is an FM modulation circuit. 6 is a recording amplifier, 7 is a recording/playback head, 8 is a recording medium, 9 is a playback amplifier, 10
11 is a nonlinear de-emphasis circuit, 12 is an output amplifier, and 16 is an output terminal.

同図において、入力端子1に入力された映像信号ハハッ
7ア2t−通’)、ノンリニアエンファシス回路3に供
給されてエンファシスされる。このエンファシスされた
映像信号はホワイトクリップ回路4で所定レベル以上が
カットされ、FM変調器5に供給されてFM変調される
。このホワイトクリップ回路4により、FM変調器5で
の過変調が防止できる。FM変調器5から出力されるF
M映像信号は、記録アンプ6で増幅された後、記録再生
ヘッド7に供給されて記録媒体8に記録される。
In the figure, a video signal input to an input terminal 1 is supplied to a non-linear emphasis circuit 3 and emphasized. This emphasized video signal is cut off at a predetermined level or higher by a white clip circuit 4, and is supplied to an FM modulator 5 for FM modulation. This white clip circuit 4 can prevent overmodulation in the FM modulator 5. F output from the FM modulator 5
After the M video signal is amplified by a recording amplifier 6, it is supplied to a recording/reproducing head 7 and recorded on a recording medium 8.

記録再生ヘッド7によって記録媒体8から再生されたF
M映像信号は、再生アンプ9で増幅された後、FM復調
器10で復調される。このFM復調器10から出力され
る映像信号は、ノンリニアディエンファシス回路11で
ディエンファシスされ、出力増幅器12で増幅されて出
力端子13から出力される。
F reproduced from the recording medium 8 by the recording/reproducing head 7
The M video signal is amplified by a reproduction amplifier 9 and then demodulated by an FM demodulator 10. The video signal output from the FM demodulator 10 is de-emphasized by a non-linear de-emphasis circuit 11, amplified by an output amplifier 12, and output from an output terminal 13.

かかる構成において、ノンリニアプリエンファシス回路
3は、時定数Tを規格通りに一定とするか、映像信号の
レベルに応じてエンファシス係数Xを変化させ、エンフ
ァシスされた映像信号のレベルがホワイトフリップ回路
4で設定されるクリップレベルを越えないようにしてい
る。
In such a configuration, the nonlinear pre-emphasis circuit 3 either keeps the time constant T constant according to the standard or changes the emphasis coefficient X according to the level of the video signal, so that the level of the emphasized video signal is adjusted by the white flip circuit 4. The set clip level is not exceeded.

第2図はかかる特性のノンリニアエンファシス回路6の
一具体例を示す回路図である。
FIG. 2 is a circuit diagram showing a specific example of the nonlinear emphasis circuit 6 having such characteristics.

同図において、バッファ2からの映像信号はクランプ用
コンデンサCを介してPNP型トランジスタTrのベー
スに供給される。トランジスタTrのエミッタには、電
源端子との間に抵抗R1が、接地端子との間に抵抗RB
が夫々接続されている。また、このトランジスタTrの
コレクタにはダイオードD+のカソードが接続され、こ
のダイオードDlのアノードは、一方ではコンデンサC
I、抵抗B2を介し、他方では抵抗&を介して電源端子
に接続されている。さらに、トランジスタ’I’rのコ
レクタは負荷抵抗R3を介して接地されており、この負
荷抵抗R3からエンファシスされた映像信号が得られる
In the figure, a video signal from a buffer 2 is supplied to the base of a PNP transistor Tr via a clamping capacitor C. A resistor R1 is connected between the emitter of the transistor Tr and the power supply terminal, and a resistor RB is connected between the emitter and the ground terminal.
are connected to each other. Further, the cathode of a diode D+ is connected to the collector of this transistor Tr, and the anode of this diode Dl is connected to the collector of a capacitor C.
I is connected to the power supply terminal via a resistor B2, and the other is connected to a power supply terminal via a resistor &. Further, the collector of the transistor 'I'r is grounded via a load resistor R3, and an emphasized video signal is obtained from this load resistor R3.

かかるノンリニアエンファシス回路において、時定数で
は抵抗R1、コンデンサC1で決まり、規格値に設定さ
れる。また、エンファシス係数Xは、ダイオードDlの
順方向インピーダンスをkとすると、 I Rz+Dr によって決定される。抵抗RA、Raはノンリニアエン
ファシス用バイアス抵抗であり、これらによって順方向
インピーダンス計が映像信号の波高値に応じて直流的に
制御される。これにより、第4図cA)に示す映像信号
の波高値に対し、第41d (B)に示すように、エン
ファシスされた映像信号のレベルがホワイトクリップ回
路4(第1図)に設定されたクリップレベルEcを越え
ないように、エンファシス係数Xが変化される。この場
合、エンファシス係数Xを映像信号の波高値に対して連
続的に変化させてもよいし、段階的に変化させてもよい
In such a non-linear emphasis circuit, the time constant is determined by the resistor R1 and the capacitor C1, and is set to a standard value. Further, the emphasis coefficient X is determined by I Rz+Dr, where k is the forward impedance of the diode Dl. The resistors RA and Ra are bias resistors for non-linear emphasis, and the forward impedance meter is DC controlled by these resistors in accordance with the peak value of the video signal. As a result, the level of the emphasized video signal is set to the clip set in the white clip circuit 4 (FIG. 1) as shown in FIG. 41d (B) for the peak value of the video signal shown in FIG. 4cA). Emphasis coefficient X is changed so as not to exceed level Ec. In this case, the emphasis coefficient X may be changed continuously or in steps with respect to the peak value of the video signal.

第3図は第1図におけるノンリニアティエンファシス回
路11の一興体例を示す回路図である。
FIG. 3 is a circuit diagram showing an example of the nonlinear emphasis circuit 11 in FIG. 1.

同図において、FM復調器10(第1図)で復調された
映像信号は、クランプ用のコンデンサC′を介してNP
N型トランジスタ野のベースに供給される。このトラン
ジスタ惇のコレクタは電源端子に接続され、エミッタは
負荷抵抗R(を介して接地されているとともに、抵抗積
にも接続されている。この抵抗Rfの他端は抵抗R4を
介して接地されているとともに、ダイオードD(のカソ
ードにも接続されている。このダイオードDrのアノー
ドは、一方では抵抗RAを介して電源端子に接続され、
他方ではコンデンサCr1抵抗bイを介して接地されて
いる。負荷抵抗R(に得られた映像信号は、抵抗R(を
介し、ディエンファシスされて出力される。
In the same figure, the video signal demodulated by the FM demodulator 10 (FIG. 1) is passed through a clamping capacitor C' to an NP
Supplied to the base of the N-type transistor field. The collector of this transistor is connected to the power supply terminal, and the emitter is grounded through the load resistor R (and also connected to the resistance product).The other end of this resistor Rf is grounded through the resistor R4. and is also connected to the cathode of diode D (.The anode of this diode Dr is connected to the power supply terminal via resistor RA on the one hand,
On the other hand, the capacitor Cr1 is grounded via the resistor b. The video signal obtained at the load resistor R( is de-emphasized and output via the resistor R().

このノンリニアディエンファシス回路は第2図に示した
ノンリニアエンファシス回路と逆の特性を有しており、
第4図03)に示す波形の映像信号が入力されると、第
411(A)に示すように、元の波形の映像信号が得ら
れる。
This non-linear de-emphasis circuit has the opposite characteristics to the non-linear de-emphasis circuit shown in Figure 2.
When the video signal with the waveform shown in FIG. 4 (03) is input, the video signal with the original waveform is obtained as shown in 411(A).

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、プリエンファシ
スによって映像信号の高域成分のレベルが高くなっても
、元の波形復元のための部分はホワイトクリップ回路で
カットされることなく、シたがって、映像信号は元の波
形に復元されて画質が大幅に改善される。
As explained above, according to the present invention, even if the level of the high-frequency component of the video signal increases due to pre-emphasis, the part for restoring the original waveform is not cut by the white clip circuit, and the signal remains unchanged. The video signal is restored to its original waveform and the image quality is greatly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による映像信号記録再生装置の一実施例
を示すブロック図、第2図は第1図におけるノンリニア
エンファシス回路の一具体例を示す回路図、第6図は第
1図におけるノンリニアディエンファシス回路の一興体
例を示す回路図、第4図は第1図におけるエンファシス
、ホワイトクリップ動作を示す波形図、第5図は従来技
術におけるエンファシス、ホワイトクリップ動作を示す
波形図である。 3・・・ノンリニアエンファシス回路、4・・・ホワイ
トクリップ回路、5・・・FM変調回路、10・・・F
M復m回路、11・・・ノンリニアディエンファシス回
路っ 乙 代理人 弁理士 小川勝男゛・、 第1図 第2図 ゛ 第3図
FIG. 1 is a block diagram showing an embodiment of the video signal recording/reproducing device according to the present invention, FIG. 2 is a circuit diagram showing a specific example of the nonlinear emphasis circuit in FIG. 1, and FIG. 6 is a block diagram showing a specific example of the nonlinear emphasis circuit in FIG. FIG. 4 is a circuit diagram showing an example of a de-emphasis circuit; FIG. 4 is a waveform diagram showing emphasis and white clipping operations in FIG. 1; FIG. 5 is a waveform chart showing emphasis and white clipping operations in the prior art. 3... Nonlinear emphasis circuit, 4... White clip circuit, 5... FM modulation circuit, 10... F
M circuit, 11...Nonlinear de-emphasis circuit Patent attorney Katsuo Ogawa, Figure 1, Figure 2, Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、入力映像信号をプリエンファシス回路によってプリ
エンファシスし、ホワイトクリップ回路で処理した後、
FM変調して記録し、再生映像信号をFM復調し、デイ
エンファシスするようにした映像信号記録再生装置にお
いて、該プリエンファシス回路を、該入力映像信号の波
高性が高いレベルのときにエンファシス量が低下するよ
うに構成したことを特徴とする映像信号記録再生装置。
1. After pre-emphasizing the input video signal with the pre-emphasis circuit and processing it with the white clip circuit,
In a video signal recording and reproducing apparatus which performs FM modulation for recording, FM demodulates and de-emphasis a reproduced video signal, the pre-emphasis circuit is configured to control the amount of emphasis when the wave height of the input video signal is at a high level. A video signal recording and reproducing device characterized in that the video signal recording and reproducing device is configured such that the video signal decreases.
JP62110528A 1987-05-08 1987-05-08 Video signal recording / reproducing device Expired - Lifetime JPH0822049B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62110528A JPH0822049B2 (en) 1987-05-08 1987-05-08 Video signal recording / reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62110528A JPH0822049B2 (en) 1987-05-08 1987-05-08 Video signal recording / reproducing device

Publications (2)

Publication Number Publication Date
JPS63276388A true JPS63276388A (en) 1988-11-14
JPH0822049B2 JPH0822049B2 (en) 1996-03-04

Family

ID=14538091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62110528A Expired - Lifetime JPH0822049B2 (en) 1987-05-08 1987-05-08 Video signal recording / reproducing device

Country Status (1)

Country Link
JP (1) JPH0822049B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163967A (en) * 1984-09-04 1986-04-02 Victor Co Of Japan Ltd Video signal recording circuit
JPS62110671A (en) * 1985-11-08 1987-05-21 Victor Co Of Japan Ltd Digital clip correcting circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163967A (en) * 1984-09-04 1986-04-02 Victor Co Of Japan Ltd Video signal recording circuit
JPS62110671A (en) * 1985-11-08 1987-05-21 Victor Co Of Japan Ltd Digital clip correcting circuit

Also Published As

Publication number Publication date
JPH0822049B2 (en) 1996-03-04

Similar Documents

Publication Publication Date Title
US4198650A (en) Capacitive-type nonlinear emphasis circuit
US4481547A (en) Video signal processing circuit
US4326223A (en) Video signal recording and/or reproducing apparatus with gain control
JPS63276388A (en) Video signal recording and reproducing device
JP2643178B2 (en) Video signal recording device
JPS6016150Y2 (en) Color video signal recording and reproducing device
JPS6339104A (en) Video signal recorder
JP2636238B2 (en) Expander circuit
JP3019481B2 (en) Video signal recording device
JPS6148312B2 (en)
JPS5935873Y2 (en) Video signal waveform shaping circuit
JPS6232782A (en) Modulation device
JPH0326951B2 (en)
JPH027228B2 (en)
JPH0523110B2 (en)
JPS61232790A (en) Recorder
JPH0746468B2 (en) Magnetic recording device
JPS6113668B2 (en)
JPH0746467B2 (en) Video signal recording / reproducing device
JPS6214994B2 (en)
JPS6339285A (en) Magnetic video reproducing device
JPH0468883A (en) Fm recording device for video signal
JPH0352273B2 (en)
JPS62294386A (en) Magnetic recording and reproducing device
JPS62143505A (en) Fm signal demodulator