JPS63274364A - Power converter - Google Patents

Power converter

Info

Publication number
JPS63274364A
JPS63274364A JP10429787A JP10429787A JPS63274364A JP S63274364 A JPS63274364 A JP S63274364A JP 10429787 A JP10429787 A JP 10429787A JP 10429787 A JP10429787 A JP 10429787A JP S63274364 A JPS63274364 A JP S63274364A
Authority
JP
Japan
Prior art keywords
current
voltage
terminal
switch means
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10429787A
Other languages
Japanese (ja)
Inventor
Hideki Miyazaki
英樹 宮崎
Kenichi Onda
謙一 恩田
Yasuo Matsuda
松田 靖夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10429787A priority Critical patent/JPS63274364A/en
Priority to US07/185,398 priority patent/US4890009A/en
Priority to EP88106660A priority patent/EP0288971A3/en
Priority to KR1019880004898A priority patent/KR880013251A/en
Publication of JPS63274364A publication Critical patent/JPS63274364A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To improve general-purpose properties and extendability of an apparatus by making a power IC have an external output function and by driving another semiconductor device. CONSTITUTION:A control circuit 2 for a monolithic integrated circuit apparatus 1 supplies a driving signal I3 to a semiconductor switching means 3 such as MOS transistor connected with a first terminal 4 connectable with a power supply 8 and a second terminal 5 connectable with a load 10 in response to a control signal 7 inputted from the outside. Further, the control circuit 2 is composed of a logical circuit 2-1 outputting a signal to the next stage in response to the control signal 7 inputted from the outside, a first driving circuit 2-2 outputting said driving signal I3 by the signal 7, and a second driving circuit 2-3 outputting a second current I2. Thus, an output current can be increased by the parallel arrangement of a power converter including a power IC and another semiconductor device resulting in a large current capacity.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力変換装置に係り、特に電流容量の小さい制
御回路と電流容量の大きい電力用半導体素子を混在した
高耐圧集積回路装置(以後パワーICと記す)を含む電
力変換装置の汎用性と拡張性の向上に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to power conversion devices, and in particular to high voltage integrated circuit devices (hereinafter referred to as power This invention relates to improving the versatility and expandability of power conversion devices including ICs.

〔従来の技術〕 近年、モータやソレノイドの駆動回路、或いは電源等を
モノリシック集積回路化する需要が著しく、こうした用
途においては高耐圧(100V以上)、大電流(LA以
上)の電力用半導体素子をトランジスタ・トランジスタ
・ロジック(TTL)に対してコンパチブルで駆動する
機能が要求される。こうした要望に応えるものが、制御
回路と上記電力用半導体素子を単一の半導体基板に形成
したパワーICである。パワーIC化の利点としては、
高密度集積による小型・軽量化、及び低コスト化と保護
機能を内蔵した制御回路による使い易さ、信頼性の向上
が挙げられる。しかしながら、上述した各用途毎に機能
が異なることから、少量多品種の製造が必要であり、又
、現状では温度上昇の問題から、制御回路とともに集積
化できる電力用半導体素子の電流容量に限度があるとい
う欠点もある。現在のところ、パワーICの汎用化は難
しく、用途別に設計するしかない。又、電流容量の増加
に関しては例えば5日経エレクトロニクス1987年1
月26日号139P〜154Pに記載されているように
、電力用半導体素子として用いる電界効果トランジスタ
(MO8F、11:T)のオン抵抗を低減し温度上昇を
抑制する方法や、電力用半導体素子と制御回路の熱的な
干渉を少なくするレイアウト等が考えられている。しか
しながらこうした対策も、今後の素子開発に負う所が大
きい。
[Prior Art] In recent years, there has been a significant demand for monolithic integrated circuits for drive circuits for motors and solenoids, power supplies, etc., and for these applications, high voltage (100 V or more) and large current (LA or more) power semiconductor devices are required. A compatible drive function for transistor-transistor logic (TTL) is required. What meets these demands is a power IC in which a control circuit and the above-mentioned power semiconductor element are formed on a single semiconductor substrate. The advantages of using power ICs are:
High-density integration reduces size and weight, lowers costs, and improves ease of use and reliability thanks to control circuits with built-in protection functions. However, since the functions are different for each of the above-mentioned applications, it is necessary to manufacture a wide variety of products in small quantities, and currently, due to the problem of temperature rise, there is a limit to the current capacity of power semiconductor elements that can be integrated with control circuits. There is also a drawback. At present, it is difficult to generalize power ICs, and the only option is to design them for each application. Regarding the increase in current capacity, for example, 5 Nikkei Electronics 1987, 1
As described in pages 139 to 154 of the May 26th issue, there are methods for reducing the on-resistance and suppressing temperature rise of field effect transistors (MO8F, 11:T) used as power semiconductor devices, and Layouts and the like are being considered to reduce thermal interference in control circuits. However, these countermeasures are largely dependent on future device development.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術は、パワーICを含んだ電力変換装置とし
ての汎用性と拡張性に関して配慮がされておらず、例え
ば、使用するパワーICは負荷の容量に合わせて内蔵す
る電力用半導体素子を変える多品種の製造のためコスト
高となった。又、温度上昇に対する対策として、電力用
半導体素子と制御回路を十分離す必要があり、パワーI
Cのチップサイズが増加する問題もあった。
The above conventional technology does not take into consideration the versatility and expandability of a power conversion device including a power IC. The cost was high due to the variety of manufacturing. In addition, as a countermeasure against temperature rise, it is necessary to keep the power semiconductor element and the control circuit sufficiently apart, and the power I
There was also the problem that the C chip size increased.

本発明の目的は、電流容量の異なる負荷に対しても適用
が可能で、汎用性、拡張性にも優れたパワーICを含む
電力変換装置を提供することにある。
An object of the present invention is to provide a power converter including a power IC that can be applied to loads with different current capacities and has excellent versatility and expandability.

を問題点を解決するための手段〕 上記目的は、パワーICに多出力の機能を持たせ、他の
半導体装置を駆動するとともに、該半導体装置との併用
で多様な負荷に対応する電力変換装置を構成することに
より達成できる。
The above purpose is to provide a power IC with a multi-output function, to drive other semiconductor devices, and to create a power conversion device that can handle various loads when used in combination with the semiconductor device. This can be achieved by configuring.

〔作用〕[Effect]

本発明により電力変換装置に於けるパワーICは、従来
どおり出力段に電力用半導体素子をスイッチ手段として
設け、制御回路から供給される駆動信号によりスイッチ
手段をオン、オフして負荷への出力電流を制御するとと
もに、スイッチ手段がオンの状態において第2の電流を
を出力する機能を有する。この第2の電流は、負荷への
出力電流に比べて電流容量は小さいが、上記制御回路に
より発生と終了の時点を制御できることから、他の半導
体装置に対する駆動信号として用いることができる。例
えば、パワーICと上記他の半導体装置を並列化して負
荷に供給する電流の容量を増加することが可能となる他
、上記第2の電流を他の半導体装置に対する駆動回路と
して用いるなど、パワーICを含んだ電力変換装置とし
ての汎用性。
According to the present invention, the power IC in the power conversion device has a power semiconductor element as a switch means in the output stage as before, and turns on and off the switch means by a drive signal supplied from the control circuit to output current to the load. It also has a function of outputting the second current when the switch means is on. This second current has a smaller current capacity than the output current to the load, but since the timing of generation and termination can be controlled by the control circuit, it can be used as a drive signal for other semiconductor devices. For example, it is possible to connect a power IC and the other semiconductor device in parallel to increase the capacity of the current supplied to the load, and also to use the second current as a drive circuit for another semiconductor device. Versatility as a power conversion device including

拡張性が向上できる。Expandability can be improved.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図と第2図を用いて説明
する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図において、1はモノリシック集積回路装置であり
、好ましくは単一の半導体基板に集積化されたものであ
る。
In FIG. 1, 1 is a monolithic integrated circuit device, preferably integrated on a single semiconductor substrate.

制御回路2は外部から入力する制御信号7に応答して、
TlZ源8に接続しうる第1の端子4と、負荷1oに接
続しうる第2の端子5に接続されたスイッチ手段3に駆
動信号I8を供給する。バイポーラトランジスタ、MO
Sトランジスタ等の半導体スイッチ手段3は駆動信号1
3が供給される場合にオン状態となり、供給されない場
合にはオフ状態にある。電流11は、スイッチ手段3が
オン状態において負荷10に供給する電流であり、電圧
V□は端子Sを電位の基準として、スイッチ手段3の両
端の電圧を示す。第3の端子6は、本発明の特徴である
第2の電流工2を外部に出力する。
The control circuit 2 responds to a control signal 7 input from the outside,
A drive signal I8 is supplied to the switching means 3 connected to a first terminal 4 connectable to a TlZ source 8 and to a second terminal 5 connectable to a load 1o. bipolar transistor, MO
A semiconductor switch means 3 such as an S transistor receives a drive signal 1.
3 is supplied, it is in the on state, and when not supplied, it is in the off state. A current 11 is a current supplied to the load 10 when the switch means 3 is in an on state, and a voltage V□ indicates a voltage across the switch means 3 with the terminal S as a reference potential. The third terminal 6 outputs the second electrical current 2, which is a feature of the present invention, to the outside.

電圧V2は端子5を電位の基準として、上記第3の端子
6の電圧を表す。尚、上記電流工2は、電圧v2により
端子6から端子5に向かって流しうる電流である。以上
の構成を持つ集積回路上は電源8.及び負荷10とそれ
ぞれ接続されて閉回路を構成している。
The voltage V2 represents the voltage at the third terminal 6 with the terminal 5 as a potential reference. Note that the electric current 2 is a current that can flow from the terminal 6 toward the terminal 5 due to the voltage v2. The integrated circuit with the above configuration has a power supply of 8. and a load 10, forming a closed circuit.

次に、第2図により1本実施例の動作を説明する。同図
は、上述した駆動信号Ia p fIt流I I I 
Z。
Next, the operation of this embodiment will be explained with reference to FIG. The figure shows the above-mentioned drive signal Ia p fIt flow I I I
Z.

及び電圧V t V zのタイムチャートを示している
and a time chart of voltage V t V z.

まず、時刻tx=tz及びt3〜1+の期間に。First, at time tx=tz and during the period from t3 to 1+.

制御回路2から駆動信号工8がスイッチ手段3にPえら
れ、スイッチ手段3はオン状態となり端子4から5に向
かって電流Itが流れる。この期間中、制御回路2から
は、本発明の特徴であるところの第2の電流I2が端子
6より出力される。
A drive signal 8 is supplied from the control circuit 2 to the switch means 3, the switch means 3 is turned on, and a current It flows from the terminals 4 to 5. During this period, the control circuit 2 outputs the second current I2 from the terminal 6, which is a feature of the present invention.

この関係を電流II 、Izに対する電圧Vl 。This relationship is the voltage Vl with respect to the current II and Iz.

VZで説明すると、駆動(=号Isが与えられない期間
1=0〜t1では、スイッチ手段3はオフ状態にあり、
端子4と5の間で外部から印加される電源電圧Vo を
ブロックしている。この状態を電圧■1の高レベルとす
れば、一方の電圧■2は、電流Izが出力されないため
、はぼ零マあり低レベルの状態にある。
To explain in terms of VZ, during the period 1=0 to t1 in which the drive (= sign Is is not applied), the switch means 3 is in the OFF state,
Power supply voltage Vo applied from the outside is blocked between terminals 4 and 5. If this state is set as the high level of the voltage (1), one voltage (2) is at a low level with a near zero since the current Iz is not output.

次に、駆動信号が与えられスイッチ手段3がオン状態に
移ると、■1はスイッチ手段3を構成する電力用半導体
素子のオン電圧vo11まで低下する。
Next, when a drive signal is applied and the switch means 3 is turned on, (1) is reduced to the on-voltage vo11 of the power semiconductor element constituting the switch means 3.

この状態がvlの低レベルに相当する。この時、v2に
て電流工2を流すだけの電位差が生じ、高レベルの状態
にある。
This state corresponds to a low level of vl. At this time, a potential difference sufficient to cause current to flow through the electric current generator 2 is generated at v2, and the voltage is at a high level.

第2図に示したように、電流工1とI2及び電圧v1と
v2はそれぞれ実質的に同期している。
As shown in FIG. 2, currents 1 and I2 and voltages v1 and v2 are each substantially synchronized.

ただし、高レベル状態で電源電圧vOに等しくなるvl
に比べて、VZの値は小さく、高レベル状態においても
制御回路の内部の信号電圧と同程度である。上述の電圧
v2の印加により流しうる電流I2は信号レベルの電流
であり、スイッチ手段3が流しうる電流11の許容値に
比べて小さい。
However, in the high level state, vl is equal to the power supply voltage vO.
Compared to this, the value of VZ is small, and even in a high level state, it is comparable to the signal voltage inside the control circuit. The current I2 that can be flowed by applying the voltage v2 described above is a signal level current, and is smaller than the allowable value of the current 11 that the switch means 3 can flow.

上記性質を持つ電流Iz、電圧v2を出力することが本
実施例の特徴である。
A feature of this embodiment is that the current Iz and voltage v2 having the above properties are output.

第1図では、第2の電流工2の発生は制御回路2の持つ
機能としたが、この一実施例としては、第3図に表す構
成で実現できる。即ち、第3図において、制御回路2は
外部から入力する制御信号7に応答して次段に信号を出
力する論理回路2−1と該信号によりスイッチ手段3に
駆動信号工8を出力する第1の駆動回路2−2と、同じ
く上記信号により第2の電流I2を出力する第2の駆動
回路2−3からなる。ここで、前述の第2図に示した特
性を得るためには、第1の駆動回路2−2と第2の駆動
回路2−3を同期して動作させる必要がある。尚、第3
図に示す実施例では、第1図のスイッチ手段3をNPN
バイポーラトランジスタで構成している。又、同図で、
9は制御回路用電源を表している。ここで、同図に示し
た電源8(正極)、負荷10及び集積回路装置1で接続
された閉回路の構成はローサイドスイッチと呼ばれる。
In FIG. 1, the generation of the second electric current 2 is a function of the control circuit 2, but this embodiment can be realized with the configuration shown in FIG. 3. That is, in FIG. 3, the control circuit 2 includes a logic circuit 2-1 which outputs a signal to the next stage in response to a control signal 7 inputted from the outside, and a logic circuit 2-1 which outputs a signal to the next stage in response to a control signal 7 inputted from the outside, and a logic circuit 2-1 which outputs a drive signal circuit 8 to the switch means 3 in response to the signal. 1 drive circuit 2-2, and a second drive circuit 2-3 which outputs a second current I2 based on the above signal. Here, in order to obtain the characteristics shown in FIG. 2 described above, it is necessary to operate the first drive circuit 2-2 and the second drive circuit 2-3 synchronously. Furthermore, the third
In the embodiment shown in the figure, the switch means 3 of FIG.
It is composed of bipolar transistors. Also, in the same figure,
9 represents a power supply for the control circuit. Here, the configuration of a closed circuit connected by the power source 8 (positive electrode), the load 10, and the integrated circuit device 1 shown in the figure is called a low-side switch.

これに対して、接続の順序を電源(正極)。In contrast, the order of connections is the power supply (positive pole).

集積回路装置、及び負荷とする場合をハイサイドスイッ
チと呼び、主に自動車用のランプ、ソレノイド等に対し
て使用される。第3図のローサイドスイッチの例では、
電流I2は端子6とスイッチ手段の両端の電位のうち低
い側の端子4.の間で流れる。
When used as an integrated circuit device or as a load, it is called a high-side switch, and is mainly used for automobile lamps, solenoids, etc. In the example of the low side switch in Figure 3,
The current I2 flows between the terminal 6 and the lower terminal 4. of the potentials across the switch means. flowing between

本発明はローサイドスイッチのみならず、ハイサイドス
イッチの場合にも適用できる。
The present invention can be applied not only to low-side switches but also to high-side switches.

次に、第2図の特性を得るための他の実施例として、第
4図に示すような構成でも良い。同図ではスイッチ手段
に電圧信号が駆動することができるMOSFET 3を
用いている。
Next, as another embodiment for obtaining the characteristics shown in FIG. 2, a configuration as shown in FIG. 4 may be used. In the figure, a MOSFET 3 that can be driven by a voltage signal is used as the switch means.

第3図の実施例が制御回路内部で第1及び第2の駆動回
路により、スイッチ手段の駆動信号と第2の電流を発生
させたのに対して、本実施例では、制御回路内部には図
示されていないが、第3図に示した論理回路と上述の第
1の駆動回路が存在し、第2の駆動回路は無い。即ち、
制御回路からMO5FIl’T 3に与える電圧信号を
分岐し、次に増幅手段11を介して第2の電流を生成し
、端子6から出力する。尚、途中で制御回路によりオン
、オフされるスイッチ手段12−1及び12−2が接続
されているが、これらはMO5F[ET 3に与える電
圧信号の発生と終了の時点と、端子6から出力する第2
の電流の発生の終了の時点をそれぞれ、別々に制御する
ためである。ただし、両スイッチ手段がオンの状態では
、駆動信号と第2の電流は同期が得られている。
In the embodiment shown in FIG. 3, the drive signal and the second current for the switch means are generated by the first and second drive circuits inside the control circuit. Although not shown, the logic circuit shown in FIG. 3 and the first drive circuit described above are present, but there is no second drive circuit. That is,
The voltage signal applied from the control circuit to MO5FIl'T 3 is branched, and then a second current is generated via amplification means 11 and output from terminal 6. In addition, switch means 12-1 and 12-2 are connected in the middle, which are turned on and off by the control circuit, and these are connected at the time of generation and termination of the voltage signal applied to MO5F[ET 3, and the output from terminal 6. Second to do
This is to separately control the point at which the generation of current ends. However, when both switch means are on, the drive signal and the second current are synchronized.

増幅手段11は、電圧信号を分岐しただけでは第2の電
流の容量が足りない時、或いは外部からの干渉を避ける
ための目的で用いられ、バッファにより構成される。
The amplifying means 11 is used when the capacity of the second current is insufficient just by branching the voltage signal, or for the purpose of avoiding interference from the outside, and is constituted by a buffer.

13に示す検出手段は、スイッチ手段3近傍の温度また
はスイッチ手段を流れる電流の少なくとも一方を検出し
、制御回路2に検出信号を与える。
Detection means 13 detects at least one of the temperature near the switch means 3 or the current flowing through the switch means, and provides a detection signal to the control circuit 2.

ここで、温度又は電流の一方が所定の値を越える場合に
は、制御回路2はスイッチ手段12−2をオフし、この
結果、MOSFET 3もオフ状態となり、負荷に供給
される電流は遮断される。ただし、制御回路2内部の図
示されていない第1の駆動回路は電圧信号の出力を続け
ており、第2の電流の出力は継続される。
Here, if either the temperature or the current exceeds a predetermined value, the control circuit 2 turns off the switch means 12-2, and as a result, the MOSFET 3 is also turned off, and the current supplied to the load is cut off. Ru. However, the first drive circuit (not shown) inside the control circuit 2 continues to output the voltage signal, and continues to output the second current.

尚、改めて負荷に電流を供給する場合には、スイッチ手
段12−2をオン状態にすればよい。
Incidentally, when supplying current to the load again, the switch means 12-2 may be turned on.

このように、駆動信号工δと第2の電流工2は。In this way, the drive signal generator δ and the second current generator 2.

基本的には同期しているが、スイッチ手段12−1、及
び12−2を設けることにより上記I8と工2を別々に
制御することが可能になる。
Basically, they are synchronized, but by providing switch means 12-1 and 12-2, it becomes possible to control the above-mentioned I8 and I2 separately.

次に、本発明による集積回路を含む電力変換装置を用い
て、他の半導体装置を駆動し、該装置と前記電力変換装
置を併用することで、汎用性と拡張性を向上する実施例
を示す。
Next, an embodiment will be described in which a power conversion device including an integrated circuit according to the present invention is used to drive another semiconductor device, and the device and the power conversion device are used together to improve versatility and expandability. .

まず、第5図は、前述の第4図と同様の構成を持つ電力
変換装置を用いて、他の半導体素子を直接駆動する例で
ある。同図で、MO3FIET 3−1〜3−6は3相
のインバータ構成に接続されている。
First, FIG. 5 shows an example in which another semiconductor element is directly driven using a power conversion device having a configuration similar to that of FIG. 4 described above. In the figure, MO3FIETs 3-1 to 3-6 are connected to a three-phase inverter configuration.

このように、スイッチ手段が複数個存在する場合には、
上記スイッチ手段と同数の第2の端子6−1〜6−6が
設けられ、それぞれの端子から第2の電流を出力してい
る。ここで、各相のMOSFETでは、上側(3−1,
3−3,3−5)と下側(3−2,3−4,3−6)の
いずれがオン状態にあるかにより、第2の電流の基準と
する電位が異なる。又、相聞に対しても、上記基準とす
る電位の値が異なる。このため、各MO5FETに対す
る電圧駆動信号及び第2の電流に基準とする電位の違い
を与えているのが、レベルシフタ14である。
In this way, if there are multiple switch means,
The same number of second terminals 6-1 to 6-6 as the switch means are provided, and a second current is output from each terminal. Here, in the MOSFET of each phase, the upper side (3-1,
3-3, 3-5) and the lower side (3-2, 3-4, 3-6) is in the on state, the potential used as a reference for the second current differs. Furthermore, the value of the potential used as the reference is different for each phase. Therefore, the level shifter 14 provides a difference in reference potential to the voltage drive signal and the second current for each MO5FET.

前述の第2の電流により駆動される半導体素子(本実施
例では、MOSFET 15−1〜15−6)も3相の
インバータ構成をとる。該素子は、相及び上側か下側か
に関して前記集積回路1内の対応する位置に存在するM
OSFETと並列動作が行えるように、これらのMOS
FETの駆動信号を分岐した第2の電流を供給される。
The semiconductor elements (in this embodiment, MOSFETs 15-1 to 15-6) driven by the aforementioned second current also have a three-phase inverter configuration. The elements are M present at corresponding positions in the integrated circuit 1 with respect to phase and upper or lower side.
These MOSs can be operated in parallel with OSFETs.
A second current obtained by branching the FET drive signal is supplied.

尚、このMOSFET 15−1〜15−6は、単一の
半導体基体内に集積化されたモノリシック集積回路装置
であっても良いし、それぞれ別個の半導体基体に形成さ
れるものであっても良い。
Note that the MOSFETs 15-1 to 15-6 may be monolithic integrated circuit devices integrated within a single semiconductor substrate, or may be formed on separate semiconductor substrates. .

第2の電流により駆動される阿05FET 15−1〜
15−6はそれぞれ、集積回路1内部のMO8FIET
 3−1〜3−6に比べて大きい電流容量を有するもの
とする。
A05FET 15-1~ driven by second current
15-6 are MO8FIETs inside the integrated circuit 1, respectively.
3-1 to 3-6 have a larger current capacity than those of 3-1 to 3-6.

本実施例は3相の負荷を対象としているが、−例として
、Uの電流を流す場合について動作を説明し、残りの相
に関しては説明を省略大る。
Although this embodiment is directed to a three-phase load, the operation will be explained for the case where a current of U flows as an example, and the explanation of the remaining phases will be omitted.

始めに、制御回路2はU組上段のMOSFET 3−1
のV組下段のMOSFET 3−4をオンするための駆
動信号を出力する。ここで、U相に対する駆動信号はレ
ベルシフタ14で電位の基準を電源18の電圧に等しく
するように変更されている。
First, the control circuit 2 consists of the upper MOSFET 3-1 of the U group.
A drive signal for turning on MOSFET 3-4 in the lower stage of V group is output. Here, the drive signal for the U phase is changed by the level shifter 14 so that the potential reference is equal to the voltage of the power supply 18.

上記それぞれの駆動信号は増幅手段11−1、及び11
−4を介して第2の電流を形成し、端子6−3、及び6
−4から出力され、MOSFET 15−1および15
−4を駆動し、オン状態とする。この間、上述の駆動信
号と第2の電流には遅延はないものとすれば、上記4つ
のMOSFETは並列動作が可能となる。
Each of the above driving signals is transmitted to the amplifying means 11-1 and 11.
-4 to form a second current through terminals 6-3, and 6-4;
-4 and MOSFETs 15-1 and 15
-4 to turn it on. During this time, assuming that there is no delay between the drive signal and the second current, the four MOSFETs can operate in parallel.

前述のように、MOSFET 15−1及び15−4は
MOSFET 3−1及び3−4に比べて電流容量が大
きく、増幅手段を介した信号で駆動されるため、MOS
FET 15−1及び15−4を流れる出力電流■4は
、 MOSFET 3−1及び3−4を流れる出力電流
Ilに比べて大きく、工1と■4の分担は制御回路2に
より継続され、両者の和が負荷10に供給される。
As mentioned above, MOSFETs 15-1 and 15-4 have a larger current capacity than MOSFETs 3-1 and 3-4, and are driven by a signal via an amplification means, so MOSFETs 15-1 and 15-4 are
The output current 4 flowing through the FETs 15-1 and 15-4 is larger than the output current Il flowing through the MOSFETs 3-1 and 3-4, and the control circuit 2 continues to share the responsibility of the output currents 1 and 4, so that both is supplied to the load 10.

次に、負荷10の容量が変動し、上記■□がMOSFE
T 3−1及び3−4の電流容量を越える場合には、制
御回路2からの信号によりスイッチ手段12−2及び1
2−7はオフ状態となり、上記素子をオフする。このと
き、MOSFET 15−1及び15−4を流れる電流
工4が素子の電流容量を越えなければ、スイッチ手段1
2−1及び12−8のオン状態のままであるが、容量を
越える場合には制御回路からの信号を受けて、これをオ
フする。
Next, the capacity of load 10 changes, and the above ■□ becomes MOSFE.
When the current capacity of T3-1 and T3-4 is exceeded, the switching means 12-2 and 12-2 are activated by a signal from the control circuit 2.
2-7 is in the off state, turning off the above element. At this time, if the current flow 4 flowing through the MOSFETs 15-1 and 15-4 does not exceed the current capacity of the element, the switch means 1
2-1 and 12-8 remain on, but if the capacity is exceeded, a signal from the control circuit is received to turn them off.

第5図の実施例では、第2の電流を電流容量の大きいM
OSFETのゲートに供給し、集積回路1と上記MOS
FETの並列化で負荷に供給する電流の増加を図った。
In the embodiment shown in FIG. 5, the second current is connected to M
Supplied to the gate of OSFET, integrated circuit 1 and the above MOS
We attempted to increase the current supplied to the load by parallelizing FETs.

同様にして、第6図の実施例に示すように、同じ構成の
集積回路どうしを並列に接続して、出力電流の増加を図
っても良い。即ち、第6図で、一方の集積回路1−1が
端子6−1から出力する第2の電流■2を、他方の集積
回路1−2の制御回路装置2−2に入力し、装置1−2
を上記電流工2に同期して動作させれば良い。この結果
、それぞれの装置におけるスイッチ手段のに、95FE
73−1及び3−2は並列動作し、負荷に対して各装置
の出力電流を加え合わせた2倍の電流を供給できる。
Similarly, as shown in the embodiment of FIG. 6, integrated circuits having the same configuration may be connected in parallel to increase the output current. That is, in FIG. 6, the second current (2) output from the terminal 6-1 of one integrated circuit 1-1 is input to the control circuit device 2-2 of the other integrated circuit 1-2, and -2
may be operated in synchronization with the electrician 2. As a result, the switch means in each device has 95FE.
73-1 and 3-2 operate in parallel and can supply a current twice the sum of the output currents of each device to the load.

第5図及び第6図の実施例で集積回路1と他の半導体装
置の並列化は、集積回路内部に含まれるMOSFETで
構成されたスイッチ手段3と、他の半導体装置に含まれ
るMOSFETが同数であり、これら両MO3FETは
対応する位置どうしが並列動作した。しかしながら、両
MO3FETは必ずしも同数である必要はない。
In the embodiments shown in FIGS. 5 and 6, the integrated circuit 1 and other semiconductor devices are parallelized so that the switching means 3 composed of MOSFETs included inside the integrated circuit and the same number of MOSFETs included in the other semiconductor devices are arranged in parallel. The corresponding positions of both MO3FETs were operated in parallel. However, the number of both MO3FETs does not necessarily have to be the same.

以上述べたように、集積回路1は負荷に電流工1を供給
するスイッチとして働くとともに、他の半導体装置に第
2の電流Izを出力することで、駆動回路としても機能
する特徴を持つ。ここで、上記Ilが他の半導体装置か
ら負荷に供給する電流I4に比べて十分小さい場合を考
えれば、集積回路1は実質的には、駆動回路としてのみ
働くと考えて良い。
As described above, the integrated circuit 1 has the feature that it functions as a switch that supplies the current generator 1 to the load, and also functions as a drive circuit by outputting the second current Iz to another semiconductor device. Here, if we consider the case where the above-mentioned Il is sufficiently smaller than the current I4 supplied to the load from another semiconductor device, it can be considered that the integrated circuit 1 substantially works only as a driving circuit.

そこで、第7図には、集積回路1をパワートランジスタ
15のベース駆動回路として用いた実施例を示す。同図
で、集積回路1の端子4は電源8の正極に、また、端子
5はパワートランジスタのベース電極に接続され、スイ
ッチ手段であるMOSFET 3はトランジスタのベー
ス電流を制御する。
Therefore, FIG. 7 shows an embodiment in which the integrated circuit 1 is used as a base drive circuit of the power transistor 15. In the figure, a terminal 4 of an integrated circuit 1 is connected to the positive electrode of a power source 8, a terminal 5 is connected to a base electrode of a power transistor, and a MOSFET 3, which is a switching means, controls the base current of the transistor.

ここで、端子6と端子5の間には図示した方向にツェナ
ーダイオード16が接続される。このツェナーダイオー
ドは、ツェナー特性で一定となる逆方向電圧v2が、M
OSFETのしきい値より大きく、端子5を電位の基準
としたMOSFETのオン時の駆動・信号電圧Vgより
は小さいものとする。又、パワートランジスタと電源8
の負極の間には、負荷1oとともに過電流の検出手段1
3が設けられている。本実施例では、パワートランジス
タ15の許容する電流容量の範囲で動作させる時には、
スイッチ手段12−2をオン、12−1をオフ状態とす
る。制御回路2はMOSFET 3のゲート電極に駆動
信号電圧V、を印加して該素子をオン状態とし。
Here, a Zener diode 16 is connected between the terminal 6 and the terminal 5 in the direction shown. In this Zener diode, the reverse voltage v2, which is constant due to the Zener characteristic, is M
It is assumed that the voltage is larger than the threshold value of the OSFET and smaller than the drive/signal voltage Vg when the MOSFET is turned on, with the terminal 5 as the reference potential. Also, power transistor and power supply 8
Between the negative electrode of the load 1o and the overcurrent detection means 1
3 is provided. In this embodiment, when operating within the range of current capacity allowed by the power transistor 15,
The switch means 12-2 is turned on and the switch means 12-1 is turned off. The control circuit 2 applies a drive signal voltage V to the gate electrode of the MOSFET 3 to turn on the element.

電流X1を流す。こうして、ベース電流11を供給され
たトランジスタ15はオン状態となり、負荷10に電流
工4を供給する。
Flow current X1. In this way, the transistor 15 supplied with the base current 11 turns on, and supplies the current source 4 to the load 10.

電流I4が過電流でない範囲では、上述の動作を継続す
る。しかし、何らかの理由でトランジスタ或いは負荷の
許容する電流容量を越える過電流が発生し、検出手段1
3から制御回路2に検出信号が出力されると、スイッチ
手段12−1は制御回路2からの信号を受けてオン状態
に変わる。
The above-described operation continues as long as the current I4 is not an overcurrent. However, for some reason, an overcurrent exceeding the allowable current capacity of the transistor or load occurs, and the detection means 1
When a detection signal is output from the control circuit 2 to the control circuit 2, the switch means 12-1 receives the signal from the control circuit 2 and turns on.

この結果、MOSFET 3のゲート電圧はツェナーダ
イオードの一定な電圧v2にクランプされ、ベース電圧
Itは減少し、同時に、負荷に供給する電流I4も減少
する。その後、過電流の発生要因が解消されると、再び
スイッチ手段12−1をオフ状態に戻し、電流Inを通
常のレベルまで増加する。
As a result, the gate voltage of MOSFET 3 is clamped to the constant voltage v2 of the Zener diode, the base voltage It decreases, and at the same time the current I4 supplied to the load also decreases. Thereafter, when the cause of the overcurrent is eliminated, the switch means 12-1 is turned off again, and the current In is increased to the normal level.

このように、本実施例では第2の端子6をツェナーダイ
オードを接続して、MOSFET 3に対する駆動信号
電圧のクランプを行う目的で使用することが特徴である
As described above, the present embodiment is characterized in that the second terminal 6 is connected to a Zener diode and is used for the purpose of clamping the drive signal voltage to the MOSFET 3.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、パワーICを含む電力変換装置と電流
容量の大きい他の半導体装置の並列化により出力電流の
増加が可能になる他、パワーICを他の半導体装置の駆
動回路として用いる場合に。
According to the present invention, it is possible to increase the output current by paralleling a power conversion device including a power IC with another semiconductor device having a large current capacity, and also when the power IC is used as a drive circuit for another semiconductor device. .

過電流発生時のクランプを持たせることができる等、パ
ワーICと他の装置との併用で従来のパワーICにない
汎用性と拡張性の向上が実現できる。
By using the power IC in combination with other devices, it is possible to improve the versatility and expandability that conventional power ICs do not have, such as being able to provide a clamp when an overcurrent occurs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明電力変換装置の機能的な構成図、第2図
は第1図の動作説明図、第3図は制御回路内部で第2の
電流を形成する場合のブロック図、第4図は駆動信号を
分岐して第2の電流を形成する場合のブロック図、第5
図は他の半導体装置との並列動作を行う場合のブロック
図、第6図は集積回路どうしの並列動作を行う場合のブ
ロック図、第7図は集積回路を過電流発生時にクランプ
機能を具えた駆動回路として用いる場合のブロック図で
ある。 1・・・多出力のモノリシック集積回路装置、2・・・
制御回路、3・・・スイッチ手段及び半導体素子(MO
SFET等)を用いた具体的な構成、4・・・第1の端
子、5・・・第2の端子、6・・・第3の端子、7・・
・制御信号、8・・・電源、9・・・制御回路用電源、
10・・・負荷、11・・・増幅手段、12・・・スイ
ッチ手段、13・・・検出手段、14・・・レベルシフ
タ、15・・・他の半導体装置、16・・・ツェナーダ
イオード。
FIG. 1 is a functional configuration diagram of the power conversion device of the present invention, FIG. 2 is an explanatory diagram of the operation of FIG. 1, FIG. 3 is a block diagram when the second current is formed inside the control circuit, and FIG. The figure is a block diagram when the drive signal is branched to form the second current.
The figure shows a block diagram when operating in parallel with other semiconductor devices, Figure 6 is a block diagram when operating integrated circuits in parallel, and Figure 7 shows an integrated circuit equipped with a clamping function when an overcurrent occurs. FIG. 3 is a block diagram when used as a drive circuit. 1...Multi-output monolithic integrated circuit device, 2...
control circuit, 3... switch means and semiconductor element (MO
SFET, etc.), 4...first terminal, 5...second terminal, 6...third terminal, 7...
・Control signal, 8...Power supply, 9...Power supply for control circuit,
DESCRIPTION OF SYMBOLS 10... Load, 11... Amplifying means, 12... Switching means, 13... Detecting means, 14... Level shifter, 15... Other semiconductor devices, 16... Zener diode.

Claims (1)

【特許請求の範囲】 1、第1及び第2の端子を有し、前記第1及び第2の端
子に接続され、駆動信号に応答してオン或るいはオフ状
態となり、第1の電流を制御する少なくとも1個のスイ
ッチ手段と、外部から入力する制御信号に応答して前記
スイッチ手段に前記駆動信号を与える制御回路を具えた
モノリシック集積回路と、 該集積回路の前記第1の端子に接続される電源と、前記
第2の端子に接続される負荷とが直列に接続されて閉回
路を構成する電力変換装置において、 前記モノリシック集積回路に第3の端子を設け、前記ス
イッチ手段の端子のうち、一方の端子を基準電位として
、前記第3の端子と前記基準電位の間に、前記スイッチ
手段が流す第1の電流の許容される値に比べて、小さい
値の第2の電流を流しうるとともに、前記第2の電流は
前記第1の電流に同期することを特徴とする電力変換装
置。 2、特許請求の範囲第1項において、前記モノリシック
集積回路内部の前記基準電位に対する前記スイッチ手段
両端の電圧を第1の電圧、前記基準電位に対する前記第
3の端子の電圧を第2の電圧とし、前記第2の電圧は前
記第1の電圧に同期するとともに、高レベル状態での前
記第2の電圧は、同じく高レベル状態での第1の電圧に
比べて小さいことを特徴とする電力変換装置。 3、特許請求の範囲第1項において、前記集積回路内部
の前記制御回路を構成する半導体素子の耐電圧又は電流
容量は、前記スイッチ手段を構成する半導体素子の耐電
圧又は電流容量に比べて小さくするとともに、前記制御
回路と前記スイッチ手段は、半導体基体内に互いに絶縁
分離されて形成され、該絶縁分離の耐電圧は、前記外部
の電源の電圧に比べて大きいことを特徴とする電力変換
装置。 4、特許請求の範囲第3項において、前記駆動信号の発
生と終了の時点及び、前記第2の電流の発生と終了の時
点は、それぞれ別々に制御可能であることを特徴とする
電力変換装置。 5、特許請求の範囲第4項において、前記第1の電流又
はスイッチ手段近傍の温度のうち少なくとも一方を検出
する検出手段を具えるとともに、前記検出手段は前記制
御回路に検出信号を伝達し、前記第1の電流又は温度の
うち少なくとも一方が所定の値に比べて大きくなる場合
には、前記第1の電流又は前記第2の電流の少なくとも
一方を遮断することを特徴とする電力変換装置。
[Claims] 1. The device has first and second terminals, is connected to the first and second terminals, is turned on or off in response to a drive signal, and carries a first current. a monolithic integrated circuit comprising: at least one switch means for controlling; and a control circuit for providing the drive signal to the switch means in response to an externally input control signal; connected to the first terminal of the integrated circuit; A power converter device in which a power source connected to the switch means and a load connected to the second terminal are connected in series to form a closed circuit, wherein a third terminal is provided in the monolithic integrated circuit, and a third terminal of the switch means is connected to the load connected to the second terminal. A second current having a smaller value than an allowable value of the first current passed by the switch means is caused to flow between the third terminal and the reference potential, with one terminal being set as a reference potential. A power conversion device characterized in that the second current is synchronized with the first current. 2. In claim 1, a voltage across the switch means with respect to the reference potential inside the monolithic integrated circuit is a first voltage, and a voltage at the third terminal with respect to the reference potential is a second voltage. , the second voltage is synchronized with the first voltage, and the second voltage in the high level state is smaller than the first voltage also in the high level state. Device. 3. In claim 1, the withstand voltage or current capacity of a semiconductor element constituting the control circuit inside the integrated circuit is smaller than the withstand voltage or current capacity of a semiconductor element constituting the switch means. Further, the power conversion device is characterized in that the control circuit and the switch means are formed insulated and separated from each other in a semiconductor substrate, and the withstand voltage of the insulation separation is higher than the voltage of the external power supply. . 4. The power conversion device according to claim 3, wherein the point in time when the drive signal is generated and terminated, and the point in time when the second current is generated and terminated can be controlled separately. . 5. Claim 4, further comprising a detection means for detecting at least one of the first current or the temperature near the switch means, and the detection means transmits a detection signal to the control circuit, A power conversion device characterized in that when at least one of the first current or temperature becomes larger than a predetermined value, at least one of the first current or the second current is cut off.
JP10429787A 1987-04-30 1987-04-30 Power converter Pending JPS63274364A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10429787A JPS63274364A (en) 1987-04-30 1987-04-30 Power converter
US07/185,398 US4890009A (en) 1987-04-30 1988-04-25 Monolithic integrated circuit device
EP88106660A EP0288971A3 (en) 1987-04-30 1988-04-26 Monolithic integrated circuit device
KR1019880004898A KR880013251A (en) 1987-04-30 1988-04-29 Monolithic Integrated Circuit Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10429787A JPS63274364A (en) 1987-04-30 1987-04-30 Power converter

Publications (1)

Publication Number Publication Date
JPS63274364A true JPS63274364A (en) 1988-11-11

Family

ID=14376988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10429787A Pending JPS63274364A (en) 1987-04-30 1987-04-30 Power converter

Country Status (1)

Country Link
JP (1) JPS63274364A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03117360A (en) * 1989-06-16 1991-05-20 Natl Semiconductor Corp <Ns> Circuit for limiting inner current in high speed and high potential side power switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03117360A (en) * 1989-06-16 1991-05-20 Natl Semiconductor Corp <Ns> Circuit for limiting inner current in high speed and high potential side power switch

Similar Documents

Publication Publication Date Title
US4890009A (en) Monolithic integrated circuit device
US6603291B2 (en) Integrated FET and driver for use in a synchronous dc-dc conversion circuit
US7737672B2 (en) Semiconductor circuit and switching power supply apparatus
US8848405B2 (en) Highly efficient half-bridge DC-AC converter
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
US9154125B2 (en) Method of controlling an IGBT and a gate driver
CN106911250A (en) Electric power coversion system, power model and semiconductor devices
US5216587A (en) Inverter
US20090322296A1 (en) Multi-chip module for power supply circuitry
US5351182A (en) Level shift circuit and inverter apparatus using the same
CN111656658B (en) Negative voltage generation circuit and power conversion device using same
US7212033B2 (en) High speed transient immune differential level shifting device
US20030231046A1 (en) High voltage level shifting IC with under-ground voltage swing withstanding capability
US7368934B2 (en) Avalanche testing at final test of top and bottom FETs of a buck converter
WO2019029221A1 (en) Input under-voltage protection circuit
KR970067329A (en) Power switching circuit
KR100723373B1 (en) Integrated circuit arrangement for controlling power semiconductor switch
WO2013145792A1 (en) Electric power conversion device
JP7381596B2 (en) Chips, signal level shifter circuits, and electronic devices
US10892741B2 (en) Power device driving apparatus
JPS63274364A (en) Power converter
CN213817724U (en) Drive chip and drive system
JPS63271510A (en) Monolithic integrated circuit device
KR101489748B1 (en) System on chip for power inverter
US20010050545A1 (en) Circuit for synchronous rectification with minimal reverse recovery losses