JPS63270194A - Portable memory medium - Google Patents

Portable memory medium

Info

Publication number
JPS63270194A
JPS63270194A JP62106919A JP10691987A JPS63270194A JP S63270194 A JPS63270194 A JP S63270194A JP 62106919 A JP62106919 A JP 62106919A JP 10691987 A JP10691987 A JP 10691987A JP S63270194 A JPS63270194 A JP S63270194A
Authority
JP
Japan
Prior art keywords
terminal
chip
power supply
external
ground terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62106919A
Other languages
Japanese (ja)
Inventor
勤 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62106919A priority Critical patent/JPS63270194A/en
Publication of JPS63270194A publication Critical patent/JPS63270194A/en
Pending legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、例えばICカード等の携帯可能記憶媒体に
関する (従来の技術) 従来の携帯可能記憶媒体をICカードに例をとり、第9
図ないし第11F!4を用いて説明する。
[Detailed Description of the Invention] [Purpose of the Invention (Industrial Application Field) The present invention relates to a portable storage medium such as an IC card (prior art). Tori, No. 9
No figure, 11th floor! 4 will be used for explanation.

ICカード30は、例えばCPUブ・ツブ21およびE
EIIROM等のメモリチップ22の両IC(集積回路
)チップ22が搭載された小形の印刷板tジ」−ル23
が、プラスチック製のカード基材24ト押込まれ、その
表面には、当該CPUチップ21およびメモリデツプ2
2と後述する読取り/書込み装置等の外部装置との接続
を行なうための電源端子25a1接地端子25e、り【
コック信号端子25b1リセツト端子25cおよび入出
力端子250等の複数個の外部端子25が;々けられて
いる。
The IC card 30 includes, for example, a CPU block 21 and an E
A small printing plate 23 on which both IC (integrated circuit) chips 22 of a memory chip 22 such as EIIROM are mounted.
is pushed into a plastic card base material 24, and the CPU chip 21 and memory depth 2 are placed on its surface.
2 and a power terminal 25a1 for connection with an external device such as a reading/writing device, which will be described later, and a grounding terminal 25e.
A plurality of external terminals 25, such as the cock signal terminal 25b1, the reset terminal 25c, and the input/output terminal 250, are removed.

そして、ICカード30は、第12図に示すような読取
り/書込み゛装置26に挿入され、第13図に示すよう
な、その装置内部のスプリングの内装されたコンタクト
27が対応した各外部端子25に当接接続されて、1l
lII11回路28によりメモリ22に対する所要デー
タの読取り、内込み等が行なわれる。
Then, the IC card 30 is inserted into a reading/writing device 26 as shown in FIG. 1l
The III11 circuit 28 reads and stores required data into the memory 22.

(発明が解決しようとする問題点) ICカード30は、CPUチップ21およびメモリチッ
プ22等のICチップに接続された外部端子25がカー
ド基材24の表面に出ているので、人間の手等に触れ易
く、帯電した人間の手等が触れると、その静電気により
ICチップが破壊されるおそれがある。また、ICカー
ド30が読取り/i)j込み装置26に挿入されて、1
JJI11回路28からケーブル29およびコンタクト
27等を介してICカード30に電源電圧が供給されて
いる状態において、ケーブル29等に外部からN源ノイ
ズが誘起されたとき、または電源電流にサージ等が入っ
てケーブル29およびコンタクト27の部分等のインピ
ーダンスによる電圧降下で電源電圧が変動したとき、読
取り、出込み等に誤動作が生じてしまう場合がある。
(Problems to be Solved by the Invention) In the IC card 30, the external terminals 25 connected to IC chips such as the CPU chip 21 and the memory chip 22 are exposed on the surface of the card base material 24. If a charged human hand or the like touches the IC chip, the static electricity may destroy the IC chip. Also, the IC card 30 is inserted into the reading/writing device 26, and 1
When power supply voltage is being supplied from the JJI11 circuit 28 to the IC card 30 via the cable 29 and contacts 27, etc., when N source noise is induced from the outside in the cable 29, etc., or when a surge etc. enters the power supply current. When the power supply voltage fluctuates due to a voltage drop due to impedance at the cable 29, contact 27, etc., malfunctions may occur in reading, outputting, etc.

これに対しては、読取り/書込み装置26側の制御回路
288gの部分にN源ノイズをバイパスさせるためのバ
イパスコンデンサを接続する等の手段が講じられていた
が十分ではないという問題点があった。
To deal with this, measures have been taken such as connecting a bypass capacitor to the control circuit 288g on the read/write device 26 side to bypass the N source noise, but this is not sufficient. .

この発明は上記事情に基づいてなされたしので、電源ノ
イズおよび静電気に強く安全性を増大さけることのでき
る携帯可能記憶媒体を2供することを目的とする。
The present invention has been made based on the above circumstances, and an object of the present invention is to provide a portable storage medium that is resistant to power supply noise and static electricity and can avoid increased safety.

[発明の構成] (問題点を解決するための手段) この発明は上記問題点を解決するために、外部Vt胃と
の電気的接続を行なうための電源端子および接地端子を
含む複数の外部端子と、該複数の外部端子に接続された
集積回路チップとを右する携帯可能記憶媒体において、
前記電源端子と接地端子との同に接続されたバイパスコ
ンデンサと、前記接地端子を除く各外部端子と当該接地
端子との間に接続されたサージ吸収素子とを有すること
を要旨とする。
[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems, the present invention provides a plurality of external terminals including a power terminal and a ground terminal for electrical connection with the external Vt stomach. and an integrated circuit chip connected to the plurality of external terminals,
The main feature is that the power supply terminal includes a bypass capacitor connected to the power terminal and the ground terminal, and a surge absorption element connected between each external terminal except the ground terminal and the ground terminal.

(作用) 外部端子を通じて外部装置から電源が供給されている状
態において電源ラインにノイズが発生しても、Ti源端
子と接地端子との間に接続されたバイパスコンデンサに
より集積回路チップに対する電源ノイズの影響が適切に
除去される。また携帯時等において外部端子に帯電した
人間等の手が触れてもその静電サージは、接地端子を除
く各外部端子と当該接地端子との間に接続されたり−ジ
吸収により適切に吸収される。
(Function) Even if noise occurs on the power line while power is being supplied from an external device through the external terminal, the bypass capacitor connected between the Ti source terminal and the ground terminal will prevent the power supply noise from affecting the integrated circuit chip. Effects are properly removed. In addition, even if a charged person's hand touches the external terminal when carrying the device, the electrostatic surge will be properly absorbed by the connection between each external terminal except the ground terminal and the ground terminal. Ru.

(実施例) 以下、この発明の実施例を図面に基づいて説明する。こ
の実施例はICカードに適用されている。
(Example) Hereinafter, an example of the present invention will be described based on the drawings. This embodiment is applied to an IC card.

第1図ないし第5図は、この発明の第1実施例を示す図
である。
1 to 5 are diagrams showing a first embodiment of the present invention.

まず、携帯可能記憶媒体であるICカード10の構成を
説明すると、CPUとEEPROMまたはEF’ROM
からなるメモリとを1チツプに1!積したLSII、バ
イパスコンデンサ2およびサージ吸収素子チップ3が搭
載されワイヤボンディングによって所要の接続がされた
小形の印刷板モジュール4が、プラスチック類のカード
基材5に埋込まれ、その表面には、電源端子6a、接地
端子6e、クロック信号端子6b、リセット端子6Cお
よび入出力端子6d等の複数個の外部端子6が設けられ
ている。
First, the configuration of the IC card 10, which is a portable storage medium, will be explained.
1 memory in 1 chip! A small printing board module 4, on which the integrated LSII, bypass capacitor 2, and surge absorbing element chip 3 are mounted and connected as required by wire bonding, is embedded in a plastic card base material 5, and on its surface, A plurality of external terminals 6 are provided, such as a power supply terminal 6a, a ground terminal 6e, a clock signal terminal 6b, a reset terminal 6C, and an input/output terminal 6d.

バイパスコンデンサ2は、例えば掻く薄形且つ小形のも
のが用いられ、また号−ジ吸収素子チップ3は、第4図
に示すように、1個の共通ツェナダイオード3aと、こ
の共通ツェナダイオード38のアノードに、共通に逆方
向接続された他の4個のツェナダイオード3b、3c1
3d、3er構成されている。そして、サージ吸収素子
としてのこれらのツェナダイオード3a〜3eが、第5
図に承りように共通ツェナダイオード3aをほぼ中央に
して、その周囲に他の4個のツェナダイオード3b、3
c、3d13eが位買するように1チツプで構成されて
いる。
The bypass capacitor 2 is, for example, a thin and small one, and the number absorption element chip 3 includes one common Zener diode 3a and a common Zener diode 38, as shown in FIG. Other four Zener diodes 3b and 3c1 commonly connected in reverse direction to the anode.
It is composed of 3d and 3er. These Zener diodes 3a to 3e as surge absorbing elements
As shown in the figure, the common Zener diode 3a is placed almost in the center, and the other four Zener diodes 3b, 3 are placed around it.
It is composed of one chip so that c, 3d13e are worth the weight.

、上記のようにCPUとメモリとを1チツプLS11と
し、バイパスコンデンサ2を小形のbのどじ、さらに複
数個のツェナダイオード3a〜3Cをり°−ジ吸収素子
チップ3として1チツプ化することにより、これらが印
刷板モジコール4」ニに適切に搭載されて、カード基材
5への埋込みが可能とされている。
As mentioned above, the CPU and the memory are integrated into one chip LS11, the bypass capacitor 2 is formed into a small B type, and the multiple Zener diodes 3a to 3C are integrated into one chip as the resistance absorbing element chip 3. , these are appropriately mounted on the printing plate Modicoll 4'' and can be embedded in the card base material 5.

そして、バイパスコンデンサ2は、電源端子6aと接地
端子6eとの間に接続され、またサージ吸収素子デツプ
3における共通ツェナダイオード3aのカソードは接地
端子6eに接続され、他の4個のツェナダイオード3b
、3c、3d、3eの各カソードは、電源端子6a、ク
ロック信号端子6b、リセット端子6Cおよび入出力端
子6dにそれぞれ接続されている。
The bypass capacitor 2 is connected between the power supply terminal 6a and the ground terminal 6e, and the cathode of the common Zener diode 3a in the surge absorbing element deep 3 is connected to the ground terminal 6e, and the cathode of the common Zener diode 3a in the surge absorbing element deep 3 is connected to the ground terminal 6e.
, 3c, 3d, and 3e are connected to a power supply terminal 6a, a clock signal terminal 6b, a reset terminal 6C, and an input/output terminal 6d, respectively.

次に作用を説明する。Next, the action will be explained.

ICカード10は、前記第12図に示したような読取り
/書込み装置に挿入され、その装置内部のコンタクトが
対応した各外rA端子6a〜6eに当接接続されて、1
IIJt11回路によりLSII中のメモリに対する所
要データの読取り、書込み等が行なわれる。そして、こ
のような動作中において、読取り/書込みv4Mの制御
回路とICカード10との間のケーブル等に電源ノイズ
が誘起され、または電源電流にサージ等が入ってコンタ
クトおよび外部端子6間の接触抵抗等による電圧降下で
電源電f[の変動が生じCも、これらの電源ノイズおよ
び電圧変動はバイパスコンデンサ2により吸収されて、
動作の安定が図られる。
The IC card 10 is inserted into a reading/writing device as shown in FIG.
The IIJt11 circuit reads and writes required data to and from the memory in the LSII. During such operation, power supply noise is induced in the cable between the read/write v4M control circuit and the IC card 10, or a surge or the like enters the power supply current, causing contact between the contacts and the external terminal 6. Voltage drops due to resistors etc. cause fluctuations in the power supply voltage f[C, but these power supply noises and voltage fluctuations are absorbed by the bypass capacitor 2,
Stability of operation is achieved.

また、携帯時等において外部端子6に帯電した人間専の
手が触れてその外PIS E子6の何れかに静電気が放
電しても、この放電による静電サージは1ノージ吸収素
子であるツェナダイオード38〜3eにより吸収されて
LSIIの破壊が防止される。
Furthermore, even if a charged human hand touches the external terminal 6 while carrying the device and static electricity is discharged to any of the other PIS E elements 6, the electrostatic surge caused by this discharge will be absorbed by the zener, which is a nozzle absorption element. It is absorbed by the diodes 38 to 3e to prevent destruction of the LSII.

そしてこの静電気耐性は、サージ吸収素子が設けられて
いない従来のICカードでは、LSII自身の耐圧とな
って1.5KV&麿が限度であったものが、この実施例
では10〜20KV程度まで向、Fする。
In a conventional IC card without a surge absorbing element, the static electricity resistance was limited to 1.5KV due to the withstand voltage of the LSII itself, but in this embodiment, it can be increased to about 10 to 20KV. F.

なお、ICカードの種類によっては、電源電圧yccの
他に、書込み電圧■ppを必要とするものがあるが、こ
のようなICカードの場合は、そのvppの入力する外
部端子と接地端子との間にもバイパスコンデンサが接続
される。またサージ吸収素子としては前述のようなアバ
ランシェ降伏形のツェナダイオードの他にバリスタ形の
素子を適用することもできる。
Depending on the type of IC card, there are some that require a write voltage ■pp in addition to the power supply voltage ycc, but in the case of such IC cards, the connection between the external terminal to which Vpp is input and the ground terminal is A bypass capacitor is also connected between them. In addition to the avalanche breakdown Zener diode described above, a varistor type element can also be used as the surge absorbing element.

次いで第6図および第7図には、この発明の第2実施例
を示す。この実施例は、ICチップがCPuチップ11
とメモリチップ12との2ブーツブで構成されたものに
、この発明を適用したものである。
Next, FIGS. 6 and 7 show a second embodiment of the present invention. In this embodiment, the IC chip is the CPU chip 11.
The present invention is applied to a device configured with two bootstubs, ie, a memory chip 12 and a memory chip 12.

ICチップを2チツプで構成しても、各チップは、十分
に小形化を図ることができるので、このCPUデツプ1
1、メモリチップ12、バイパスコンデンサ2およびサ
ージ吸収素子チップ3を小形の印刷板モジュール14上
に適切に搭載することができて、これらのカード基材5
への埋込みが可能とされている。外部端子6に対するバ
イパスコンデンサ2ならびにサージ吸収素子チップ3の
接続i様およびその作用は前記第1実施例のものとほぼ
同様である。
Even if the IC chip is composed of two chips, each chip can be sufficiently miniaturized.
1. The memory chip 12, the bypass capacitor 2, and the surge absorbing element chip 3 can be appropriately mounted on the small printing board module 14, and these card base materials 5
It is possible to embed it into. The manner in which the bypass capacitor 2 and the surge absorbing element chip 3 are connected to the external terminal 6 and their effects are substantially the same as those in the first embodiment.

第8図には、この発明の第3実施例を示す。この実施例
は、キーボード15およびLCDディスプレイ16が備
えられて多機能化されたICカード20に、この発明を
適用したものである。外部端子6に対するバイパスコン
デンサならびにサージ吸収素子チップの接続態様および
その作用は前記第1実IM@のちのとほぼ同様である。
FIG. 8 shows a third embodiment of the invention. In this embodiment, the present invention is applied to a multifunctional IC card 20 equipped with a keyboard 15 and an LCD display 16. The manner in which the bypass capacitor and the surge absorbing element chip are connected to the external terminal 6 and their effects are substantially the same as those described later in the first real IM@.

[発明の効果] 以上説明したように、この発明によれば、電源端子と接
地端子との間に接続されたバイパスコンデンサにより集
積回路チップに対する外部からの電源ノイズの影響が除
去され、また接地端子を除く各外部端子と当該接地端子
との間に接続された号−ジ吸収素子により静電サージが
吸収されるので、fff源ノイズおよび静電気に強く安
全性を増大させることができるという利点がある。
[Effects of the Invention] As explained above, according to the present invention, the effect of external power supply noise on the integrated circuit chip is removed by the bypass capacitor connected between the power supply terminal and the ground terminal, and the effect of external power supply noise on the integrated circuit chip is removed. Since electrostatic surges are absorbed by the voltage absorbing element connected between each external terminal except for .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第5図はこの発明に係る携帯可能記憶媒体
の第1実施例を承りもので、第1図は内部回路図、第2
図は平面図、第3図は集積回路チップの搭載された印刷
板モジュールを示す図、第4図はサージ吸収素子チップ
の回路図、第5図は同上サージ吸収素子チップの平面図
、第6図はこの発明の第2実施例を示す内部回路図、第
7図は周上WI2実施例に適用される印刷板モジュール
を示す平面図、第8図はこの発明の第3実施例を示す平
面図、第9図ないし第11図は従来の携帯可能記憶媒体
を示すもので、第9図は内部回路図、第10図は平面図
、第11図は印刷板モジュールを示す図、第12図は携
帯可能記憶媒体が挿入される読取り/書込み装置の斜視
図、第13図は同士読取り/書込み装置の内部を部分的
に示す構成図である。 1:LSI(集積回路チップ)、 2:バイパスコンデンサ、 3:サージ吸収素子チップ、 6:外部端子、      6a:電源端子、6e:接
地端子、 10.20:IGカード(携帯可能記憶媒体)、11:
CPUメ七り(集積回路チ゛ツブ)、12:メモリチッ
プ(集積回路チップ)。
1 to 5 show a first embodiment of a portable storage medium according to the present invention, and FIG. 1 is an internal circuit diagram, and FIG.
The figure is a plan view, FIG. 3 is a diagram showing a printing board module on which an integrated circuit chip is mounted, FIG. 4 is a circuit diagram of a surge absorbing element chip, FIG. 5 is a plan view of the same surge absorbing element chip, and FIG. The figure is an internal circuit diagram showing a second embodiment of the invention, FIG. 7 is a plan view showing a printing plate module applied to the circumferential WI2 embodiment, and FIG. 8 is a plan view showing a third embodiment of the invention. 9 to 11 show a conventional portable storage medium, in which FIG. 9 is an internal circuit diagram, FIG. 10 is a plan view, FIG. 11 is a diagram showing a printing board module, and FIG. 12 is a diagram showing a conventional portable storage medium. 13 is a perspective view of a reading/writing device into which a portable storage medium is inserted, and FIG. 13 is a block diagram partially showing the inside of the reading/writing device. 1: LSI (integrated circuit chip), 2: Bypass capacitor, 3: Surge absorption element chip, 6: External terminal, 6a: Power supply terminal, 6e: Ground terminal, 10.20: IG card (portable storage medium), 11 :
CPU chip (integrated circuit chip), 12: memory chip (integrated circuit chip).

Claims (1)

【特許請求の範囲】  外部装置との電気的接続を行なうための電源端子およ
び接地端子を含む複数の外部端子と、該複数の外部端子
に接続された集積回路チップとを有する携帯可能記憶媒
体において、 前記電源端子と接地端子との間に接続されたバイパスコ
ンデンサと、前記接地端子を除く各外部端子と当該接地
端子との間に接続されたサージ吸収素子とを有すること
を特徴とする携帯可能記憶媒体。
[Scope of Claims] A portable storage medium having a plurality of external terminals including a power terminal and a ground terminal for electrically connecting with an external device, and an integrated circuit chip connected to the plurality of external terminals. , a portable device comprising: a bypass capacitor connected between the power supply terminal and the ground terminal; and a surge absorption element connected between each external terminal other than the ground terminal and the ground terminal. storage medium.
JP62106919A 1987-04-30 1987-04-30 Portable memory medium Pending JPS63270194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62106919A JPS63270194A (en) 1987-04-30 1987-04-30 Portable memory medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62106919A JPS63270194A (en) 1987-04-30 1987-04-30 Portable memory medium

Publications (1)

Publication Number Publication Date
JPS63270194A true JPS63270194A (en) 1988-11-08

Family

ID=14445833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106919A Pending JPS63270194A (en) 1987-04-30 1987-04-30 Portable memory medium

Country Status (1)

Country Link
JP (1) JPS63270194A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503006A (en) * 1998-02-04 2002-01-29 シュラムバーガー システムズ Integrated circuit device secured by attenuation of electronic signature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503006A (en) * 1998-02-04 2002-01-29 シュラムバーガー システムズ Integrated circuit device secured by attenuation of electronic signature
JP2011060303A (en) * 1998-02-04 2011-03-24 Gemalto Sa Device with integrated circuit made secure by attenuation of electronic signatures

Similar Documents

Publication Publication Date Title
CA1204213A (en) Memory card having static electricity protection
US7064423B2 (en) IC module and IC card
JPS5831563A (en) Carrier element for integrated circuit modulde
KR870009454A (en) Semiconductor device and manufacturing method thereof
JPH04153096A (en) Portable memory device
US4896028A (en) Surge absorption apparatus
JPS63270194A (en) Portable memory medium
JP2002503006A (en) Integrated circuit device secured by attenuation of electronic signature
JPH01146796A (en) Electrostatic protective device for electronic card
JPH0345434B2 (en)
JPS622705Y2 (en)
JPS622704Y2 (en)
JP2607649B2 (en) Memory card
JPS5922354A (en) Integrated circuit card
JPS6142085A (en) Ic card
JPS6297896A (en) Integrated circuit card
JPS59116891A (en) Lsi card
JPS5838614Y2 (en) Integrated circuit board
JPS6294393A (en) Integrated circuit card
JPH08161450A (en) Card-shaped storage device
JPS63110768A (en) Semiconductor device
JPS63110788A (en) Printed circuit board
JPS6239474Y2 (en)
JPS62144303A (en) Static absorber
JPS62134297A (en) Integrated circuit card