JPS6326882B2 - - Google Patents
Info
- Publication number
- JPS6326882B2 JPS6326882B2 JP1661081A JP1661081A JPS6326882B2 JP S6326882 B2 JPS6326882 B2 JP S6326882B2 JP 1661081 A JP1661081 A JP 1661081A JP 1661081 A JP1661081 A JP 1661081A JP S6326882 B2 JPS6326882 B2 JP S6326882B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- calculation
- input terminal
- integral
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 18
- 238000004886 process control Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D3/00—Control of position or direction
- G05D3/12—Control of position or direction using feedback
- G05D3/20—Control of position or direction using feedback using a digital comparing device
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
本発明はプロセス制御装置に関するもので、さ
らに詳しくいえば、マイクロセツサを含んで構成
され、プロセス変数信号をサンプリングしてデイ
ジタル量に変換し、そのデイジタル信号にP(比
例)・I(積分)・D(微分)演算処理を施した後、
演算結果を操作機器に与えて、プロセスを制御す
るためのプロセス制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a process control device, and more specifically, the present invention relates to a process control device that includes a microprocessor, samples a process variable signal, converts it into a digital quantity, and converts the digital signal into a ), I (integral), D (differential) calculation processing,
The present invention relates to a process control device for controlling a process by giving calculation results to operating equipment.
この種のプロセス制御装置において、主要な演
算となるP(比例)I(積分)D(微分)演算式を
その操作端の方式にしたがつて演算出力(結果)
を選ぶ方法としては、位置形と速度形とがある。
ここで、この位置形とは演算結果をそのまま出力
するタイプであり、また、速度形とは演算結果の
変化量を出力するタイプである。そして、その選
択の要因は“出力操作端が積分性をもつか否か”
ということである。 In this type of process control device, the main calculations are P (proportional), I (integral), and D (differential) calculation formulas, and the calculation outputs (results) according to the method of the operating end.
There are two methods for selecting: position type and velocity type.
Here, the position type is a type that outputs the calculation result as it is, and the velocity type is a type that outputs the amount of change in the calculation result. And the factor of selection is “whether the output operation terminal has integral property or not”
That's what it means.
従来のコントローラ(調節計)の演算ブロツク
を第1図および第2図に示し説明すると、まず、
アナログ・コントローラは第1図に示すように、
設定値SPとプロセス変数PVとの差出力を入力と
する微分ブロツクDと、この微分ブロツクDの出
力を入力とする比例ブロツクPおよび積分ブロツ
クIとからなり、比例ブロツクPの出力と積分ブ
ロツクIの出力を加算した後、コントローラ演算
出力CNを得るように構成されている。ここで、
微分ブロツクDにおいては
1+TDS/1+TD/KDSの演算、また、比例ブロツクP
にお
いてはKを乗ずる演算、積分ブロツクIにおいて
は
K・1/TISの演算をそれぞれ行なうように構成さ
れている。そしてこのコントローラ演算出力CN
は
CN=K・(1+1/TIS)・(1+TDS/1+TD/KDS
)・(SP−
PV) ……(1)
で表わされる。 The calculation blocks of a conventional controller (controller) are shown in Figs. 1 and 2 and explained below.
The analog controller, as shown in Figure 1,
It consists of a differential block D that receives the difference output between the set value SP and the process variable PV, and a proportional block P and an integral block I that receive the output of this differential block D. After adding the outputs of , the controller calculation output CN is obtained. here,
In differential block D, calculation of 1+T D S/1+TD/KDS, and proportional block P
The integral block I is configured to perform an operation of multiplying by K, and the integral block I performs an operation of K.multidot.1/ TIS . And this controller calculation output CN
is CN=K・(1+1/T I S)・(1+T D S/1+TD/KDS
)・(SP− PV) ……(1)
ただし、S:ラプラス演算子
K:比例ゲイン
TI:積分時間
TD:微分時間
KD:微分ゲイン
この(1)式に示すように、コントローラの演算出
力CNは、単に位置形(CN)であり、操作端が
積分性をもつているものについては、その操作端
の位置をフイードバツクし、コントローラの演算
出力CNと比較することによつて、操作端への増
減の信号を作成していた。 However, S: Laplace operator K: Proportional gain T I : Integral time T D : Differential time K D : Differential gain As shown in equation (1), the controller's calculation output CN is simply a position type (CN). If the operating end has an integral property, the position of the operating end is fed back and compared with the controller's calculation output CN to create an increase/decrease signal to the operating end.
一方、デイジタル・コントローラは第2図に示
すように、設定値SPとプロセス変数PVの差出力
を入力とする微分ブロツクDと、この微分ブロツ
クDの出力を入力とする比例ブロツクPおよび積
分ブロツクIとからなり、各々がサンプルタイム
の周期により演算を行ない、比例ブロツクPの出
力と積分ブロツクIの出力を加算した後、コント
ローラ演算出力ΔCNを得るように構成されてい
る。ここで、微分ブロツクDにおいては、
1+TDS/1+TD/KDSの演算、また、比例ブロツクP
にお
いてはK・TS・Sの演算、積分ブロツクIにお
いてはK・1/TIS・TS・Sの演算をそれぞれ行な
うように構成されている。 On the other hand, as shown in Fig. 2, the digital controller has a differential block D that receives the difference output between the set value SP and the process variable PV, a proportional block P that receives the output of this differential block D, and an integral block I. Each of them performs calculations at the period of the sample time, and after adding the output of the proportional block P and the output of the integral block I, the controller calculation output ΔCN is obtained. Here, in the differential block D, 1+T D S/1+TD/KDS is calculated, and the proportional block P
In the integral block I, the calculation of K.T.sub.S.T.sub.S.S.
そして、コントローラの演算出力ΔCNは ΔCN=K(DN−DN1)+K・TS/TI・DN ……(2) DN=DN1+TS/TS+1/KDTD(EN−DN1) +KD(EN−EN1) で表わされる。 Then , the calculation output ΔCN of the controller is ΔCN=K(DN−DN1)+K・T S /T I・DN ...(2) DN=DN1+TS /T S +1/KDT D (EN−DN1) +K D (EN −EN1).
ただし、TS:サンプルタイム
EN:(SP−PV)
EN1:ENの1サンプル前の値
DN:微分ブロツクDの出力
DN1:DNの1サンプル前の値
このデイジタル・コントローラは前述のアナロ
ググ・コントローラの演算式をサンプル・タイム
TS毎に演算するため、離散時間に置換したもの
で、第2図の構成により(2)式の演算が行なわれ
る。 However, T S : Sample time EN: (SP-PV) EN1: Value of EN one sample before DN: Output of differential block D DN1: Value of DN one sample before. Sample time the expression
Since the calculation is performed for each T S , it is replaced with discrete time, and the calculation of equation (2) is performed with the configuration shown in FIG.
そして、コントローラの演算出力ΔCNは速度
形(ΔCN)となり、変化量を出力する形が普通
である。これはパルスモータ等、操作端自体が積
分性をもつ場合に適している。 The calculation output ΔCN of the controller is of the speed type (ΔCN), and is usually of the form that outputs the amount of change. This is suitable for cases where the operating end itself has an integral property, such as a pulse motor.
しかしながら、この方式では位置形(CN)演
算出力が欲しい場合には、コントローラの後に積
算(積分)器が必要となる。 However, with this method, if a position type (CN) calculation output is desired, an integrator is required after the controller.
本発明は以上の点に鑑みて、このような問題を
解決すべくなされたプロセス制御装置を提供する
もので、位置形/速度形PIDコントローラを同一
のソフトウエアで構成し、容易に演算状況を選択
して出力できるようにしたものである。 In view of the above-mentioned points, the present invention provides a process control device designed to solve such problems.The present invention is designed to provide a process control device in which a position type/velocity type PID controller is configured with the same software, and the calculation status can be easily changed. This allows you to select and output.
以下、図面に基ずき本発明の実施例を詳細に説
明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第3図は本発明によるプロセス制御装置の一実
施例を示すブロツク図で、プロセス制御装置が標
準のソフトウエアとして備えているPID演算パツ
ケージの一例を示すものである。図において、
PCGは、設定値SPが与えられる入力端子H1と、
プロセス変数PV値が与えられる入力端子H2、お
よび、コントローラの出力加算値CNIが与えられ
る入力端子P1と、イネーブル信号を用いるフラ
グFLAGが与えられる入力端子P2、ならびに、出
力端子OUTとを有し、設定値SPおよびプロセス
変数PVをPID演算処理するPID演算パツケージ
である。 FIG. 3 is a block diagram showing an embodiment of the process control device according to the present invention, and shows an example of a PID calculation package included in the process control device as standard software. In the figure,
PCG has an input terminal H1 to which the set value SP is given,
An input terminal H 2 to which a process variable PV value is given, an input terminal P 1 to which a controller output addition value CNI is given, an input terminal P 2 to which a flag FLAG using an enable signal is given, and an output terminal OUT. This is a PID calculation package that performs PID calculation processing on set value SP and process variable PV.
このように、P(比例)・I(積分)・D(微分)
の演算処理を施すPID演算パツケージPCGは、4
つの入力端子H1,H2,P1,P2と1つの出力端子
OUTを有し、このパツケージはプログラムとし
てROM(リード・オンリ・メモリ)に格納され
ており、不可変である。そして、この入力端子に
何を接続するかは自由であるので、その接続によ
り種々の機能を持つPIDコントローラが実現され
るように構成されている。 In this way, P (proportional), I (integral), D (differential)
The PID calculation package PCG that performs the calculation processing is 4
One input terminal H 1 , H 2 , P 1 , P 2 and one output terminal
This package is stored as a program in ROM (read-only memory) and is immutable. Since there is no limit to what can be connected to this input terminal, the configuration is such that a PID controller with various functions can be realized by the connection.
第4図は、第3図に示すPID演算パツケージ
PCGの内部ブロツクを示す構成図で、プロセツ
サの実行するフロー図をブロツク構成で代替的に
表わしたものである。図において、PID・Bは設
定値SPとプロセス変数PVを入力としP(比例)・
I(積分)・D(微分)の演算処理をする速度形
PIDブロツク、ORは出力加算値CN1の入力をフ
ラグFLAGの入力によつて制御し、オン、オフす
るためのオアゲートである。そして、速度形PID
ブロツクPID・Bからの演算出力ΔCNとオアゲ
ートORからの出力とを加算器Σにより加算し、
PID演算の出力OUTを得るように構成されてい
る。 Figure 4 shows the PID calculation package shown in Figure 3.
This is a block diagram showing the internal blocks of the PCG, and is an alternative representation of the flowchart executed by the processor using the block structure. In the figure, PID・B inputs the set value SP and process variable PV, and P (proportional)・
Velocity type that performs I (integral) and D (differential) calculations
The PID block, OR, is an OR gate that controls the input of the output addition value CN1 by the input of the flag FLAG, and turns it on and off. And speed type PID
Add the calculation output ΔCN from block PID・B and the output from OR gate OR using adder Σ,
It is configured to obtain the output OUT of PID calculation.
つぎにこの第4図に示す実施例の動作を説明す
る。まず、設定値SPとプロセス変数PVを取込
み、それらのデータの前回サンプル値を用いてプ
ログラム命令にしたがつてPID(比例−積分−微
分)演算を実行し、速度形PID演算出力ΔCNを
算出する。 Next, the operation of the embodiment shown in FIG. 4 will be explained. First, the set value SP and process variable PV are taken in, and using the previous sample value of these data, PID (proportional-integral-derivative) calculation is executed according to the program command, and the velocity type PID calculation output ΔCN is calculated. .
つぎに、フラグFLAGによりオアゲートORを
オンとしたうえ、プロセス制御装置の操作対象機
器に応じ出力加算値(CN1)の入力端子P1へ接続
するデータを0%か、あるいは、前回の演算出力
かを選択して与えれば、その選択されたものと、
上記により得られた速度形PID演算出力ΔCNと
が加算器Σにより加算され、この出力が出力端子
OUTから得られる。 Next, the OR gate OR is turned on using the flag FLAG, and the data connected to the input terminal P 1 of the output addition value (CN 1 ) is set to 0% or the previous calculation output, depending on the device to be operated by the process control device. If you select one and give it, the selected one and
The velocity type PID calculation output ΔCN obtained above is added by adder Σ, and this output is output from the output terminal.
Obtained from OUT.
このように、演算パツケージはROM(リー
ド・オンリ・メモリ)に格納された演算プログラ
ムにしたがい組立てられ、入力端子H1に与えら
れる設定値SPのデータと入力端子H2に与えられ
るプロセス変数値PVのデータとの差に対し、速
度形の演算出力ΔCNを算出し、入力端子P2に与
えられるイネーブル信号を用いるフラグFLAGに
よる制御のもと、入力端子P1に与えられるデー
タを上記算出された速度形出力ΔCNに加算して
出力端子OUTから出力するように構成されてい
る。そして、このPID演算パツケージの特徴は第
4図に示す如く、速度形出力を算出するPIDブロ
ツクPID・Bと、2入力論理和演算ブロツクおよ
び加算演算ブロツクをROM(リード・オンリ・
メモリ)に格納されたプログラムによりハードウ
エア構成的に不可変に構成し、4入力、1出力の
パツケージとしたもので、入力信号CN1の選択に
より適宜速度形または位置形の出力を送出できる
ようにしたところにあり、第4図に示すブロツク
構成を1つの固定してまとまつたプログラムで不
可変に実現したところにある。 In this way, the calculation package is assembled according to the calculation program stored in the ROM (read-only memory), and the data of the set value SP applied to the input terminal H1 and the process variable value PV applied to the input terminal H2 are assembled. The calculation output ΔCN of the velocity type is calculated for the difference between the above data and the data given to the input terminal P1 under the control of the flag FLAG using the enable signal given to the input terminal P2 . It is configured to be added to the speed type output ΔCN and output from the output terminal OUT. As shown in Fig. 4, the features of this PID calculation package include a PID block PID-B that calculates the speed type output, a 2-input OR calculation block, and an addition calculation block that are stored in ROM (read-only).
This is a 4-input, 1-output package with an unchangeable hardware configuration based on a program stored in the memory (memory), so that it can send out velocity-type or position-type output as appropriate by selecting input signal CN 1 . The block configuration shown in FIG. 4 is immutably realized by one fixed and integrated program.
従来は、速度形演算出力ΔCNを得るPIDブロ
ツクを固定したプログラムで独立物とし(サブル
ーチン)ていたが、これに上記2つのブロツクを
パツケージにして独立したものとした方が後述す
るような利点を有する。 Conventionally, the PID block that obtains the velocity type calculation output ΔCN was made into an independent entity (subroutine) in a fixed program, but it is better to package the above two blocks and make them independent, which has the advantages described later. have
なお、PID演算パツケージDPGの入出力端子
中、H1,H2,P1,OUTのデータ形態は%により
数値を表わすものであり、入力端子P2のものは
論理値の0か1かにより状態を表わすフラグ形の
ものである。 Among the input/output terminals of the PID calculation package DPG, the data format of H 1 , H 2 , P 1 , and OUT is expressed as a numerical value in percentages, and the data format of input terminal P 2 is expressed as a logical value of 0 or 1. It is in the form of a flag that indicates the status.
第5図aは位置形出力PIDコントローラの構成
図を示し、第5図bは速度形出力PIDコントロー
ラの構成の例をそれぞれ示す。 FIG. 5a shows a configuration diagram of a position type output PID controller, and FIG. 5b shows an example of the configuration of a velocity type output PID controller.
第5図aにおいて、CONTaは位置形出力PID
コントローラを示し、H1,H2はそれぞれ設定値
SPデータおよびプロセス変数値PVデータが与え
られる入力端子、P1は出力端子OUTから得た前
回の出力値データoutが与えられる入力端子、P2
はイネーブル信号INLが与えられる入力端子であ
る。第5図bにおいて、CONTbは速度形出力
PIDコントローラを示し、H1,H2およびP2は第
5図aの同一符号のものとそれぞれ相当する入力
端子、P1は0%の固定値データFIXが与えられる
入力端子である。 In Figure 5 a, CONT a is position type output PID
Indicates the controller, H 1 and H 2 are each set value
Input terminal to which SP data and process variable value PV data are given, P 1 is input terminal to which the previous output value data out obtained from output terminal OUT is given, P 2
is an input terminal to which the enable signal INL is applied. In Figure 5b, CONT b is the speed type output
This figure shows a PID controller, where H 1 , H 2 and P 2 are input terminals corresponding to the same reference numerals in FIG. 5a, and P 1 is an input terminal to which fixed value data FIX of 0% is applied.
このように、演算結果が与えられる操作機器が
積分性操作機器のとき入力端子P1には第5図b
に示すように、0%の固定値データFIX、積分性
操作機器でないとき、第5図aに示すように、出
力端子OUTからメモリ等により保持された前回
の出力値データoutを図上省略したプロセツサの
制御によりそれぞれ与えるように構成されてい
る。 In this way, when the operating device to which the calculation result is given is an integral operating device, the input terminal P1 has the terminal shown in Figure 5b.
As shown in Figure 5a, when the 0% fixed value data FIX is not an integral operation device, the previous output value data OUT held in memory etc. from the output terminal OUT is omitted in the diagram. It is configured to provide each of them under the control of the processor.
つぎにこの第5図に示す実施例の動作を説明す
る。まず、第5図aに示す位置形コントローラに
おいて、PID演算の自分の出力を図上省略したメ
モリ等を介して入力端子P1へ接続し、入力端子
P2にオンのイネーブル信号INLを与える。する
と、入力端子P1は演算の前回出力値outを取込む
ことになり、すなわち、内部的な接続と等価とな
り、常に演算の前回出力に速度形演算出力ΔCN
を加えることになり、出力端子OUTに得られる
演算出力は実質的に速度形演算出力ΔCNを積分
した形となり、位置形出力が得られる。 Next, the operation of the embodiment shown in FIG. 5 will be explained. First, in the position type controller shown in FIG .
Give P2 an enable signal INL that turns on. Then, the input terminal P 1 will take in the previous output value out of the calculation, that is, it will be equivalent to an internal connection, and the speed type calculation output ΔCN will always be connected to the previous output of the calculation.
As a result, the calculated output obtained at the output terminal OUT is essentially the integral of the velocity type calculated output ΔCN, and a position type output is obtained.
つぎに、第5図bに示す速度形コントローラに
おいて、入力端子P1に0%の固定値データFIXを
与え、入力端子P2にオンのイネーブル信号INLを
与えるように接続しておけば、出力端子OUTに
得られる演算出力には、速度形演算出力ΔCNが
そのまま出力され、速度形出力PIDコントローラ
が構成できる。 Next, in the speed type controller shown in Fig. 5b, if the input terminal P 1 is connected to give 0% fixed value data FIX and the input terminal P 2 is connected to give the ON enable signal INL, the output The speed-type calculation output ΔCN is output as is as the calculation output obtained at the terminal OUT, and a speed-type output PID controller can be configured.
かくして、本発明では、従来のプロセス制御装
置に比して次のような多くの有効な特長をもつも
のである。 Thus, the present invention has many advantageous features as compared to conventional process control devices, such as the following.
すなわち、まず、第1に速度形、位置形にかか
わらず、標準のソフトウエアを共通に用いるの
で、プログラム・メモリ・サイズの節約ができ
る。第2に、位置形PIDを構成するにも積算(積
分)器が不用のため、取扱いが簡便になり、保守
性を向上すると共に、プログラム・メモリ・サイ
ズが節約される。第3に、速度形および位置形い
ずれのPIDコントローラも同じアルゴリズム
(algorithm)を用いるため、オペレーシヨン上
違和感を与えない、等種々の特長を有する。 That is, first of all, since standard software is commonly used regardless of the speed type or position type, the program memory size can be saved. Second, since no integrator is required to configure the positional PID, handling is simplified, maintainability is improved, and program memory size is saved. Thirdly, since both velocity-type and position-type PID controllers use the same algorithm, they have various features such as not causing any discomfort during operation.
このように、本発明によれば、従来のプロセス
制御装置に比して多大の効果があり、位置形/速
度形PIDコントローラを同一のソフトウエアで構
成し、容易に選択出力できるプロセス制御装置と
しては独自のものである。 As described above, the present invention has great effects compared to conventional process control devices, and can be used as a process control device that configures position type/velocity type PID controllers with the same software and can easily select and output. is unique.
第1図および第2図は従来のプロセス制御装置
の例を示す構成図、第3図は本発明によるプロセ
ス制御装置の一実施例であるPID演算パツケージ
の構成図、第4図は第3図に示す実施例のパツケ
ージの内部ブロツクを示す構成図、第5図は本発
明の実施例である位置形出力PIDコントローラお
よび速度形出力PIDコントローラの構成を示す説
明図である。
SP……設定値、PV……プロセス変数、H1,
H2,P1,P2……入力端子、OUT……出力端子、
PCG……PID演算パツケージ、INL……イネーブ
ル信号、FIX……固定値データ、out……出力値
データ。
1 and 2 are block diagrams showing an example of a conventional process control device, FIG. 3 is a block diagram of a PID calculation package which is an embodiment of the process control device according to the present invention, and FIG. 4 is a block diagram showing an example of a conventional process control device. FIG. 5 is an explanatory diagram showing the configurations of a position type output PID controller and a velocity type output PID controller according to the embodiment of the present invention. SP...Setting value, PV...Process variable, H 1 ,
H 2 , P 1 , P 2 ... Input terminal, OUT ... Output terminal,
PCG...PID calculation package, INL...enable signal, FIX...fixed value data, out...output value data.
Claims (1)
セス変数信号をサンプリングしてデイジタル量に
変換し、そのデイジタル信号に比例・積分・微分
演算処理を施した後、演算結果を操作機器に与え
てプロセスを制御するためのプロセス制御装置に
おいて、前記比例・積分・微分演算処理を施す装
置は、1個の出力端子と第1、第2、第3および
第4からなる4個の入力端子を有する比例・積
分・微分演算パツケージで構成され、この演算パ
ツケージはROMに格納された演算プログラムに
したがい組立てられ、前記第1の入力端子に与え
られる設定値データと第2の入力端子に与えられ
るプロセス変数値データとのデータ差に対し速度
形の演算出力を算出し、第4の入力端子に与えら
れるイネーブル信号による制御の下で与えられる
第3の入力端子に与えられるデータを前記算出さ
れた速度形出力に加算して前記出力端子から出力
するようになし、前記操作機器が積分性操作機器
のとき前記第3の入力端子には0%の固定値デー
タを与え、積分性操作機器でないとき前記出力端
子から得た前回の出力値データが与えられてなる
ことを特徴とするプロセス制御装置。1 Consists of a microprocessor that samples process variable signals, converts them into digital quantities, performs proportional, integral, and differential calculations on the digital signals, and then provides the calculation results to operating equipment to control the process. In the process control device for performing proportional/integral/differential calculation processing, the device for performing proportional/integral/differential calculation processing has one output terminal and four input terminals consisting of a first, second, third, and fourth input terminal. - Consists of a differential calculation package, which is assembled according to a calculation program stored in the ROM, and which processes set value data given to the first input terminal and process variable value data given to the second input terminal. calculate a speed-type calculation output for the data difference, and add data applied to a third input terminal under control of an enable signal applied to a fourth input terminal to the calculated speed-type output. When the operation device is an integral operation device, fixed value data of 0% is given to the third input terminal, and when the operation device is not an integral operation device, the data is output from the output terminal. A process control device characterized in that it is provided with previous output value data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1661081A JPS57130102A (en) | 1981-02-06 | 1981-02-06 | Process controlling device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1661081A JPS57130102A (en) | 1981-02-06 | 1981-02-06 | Process controlling device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57130102A JPS57130102A (en) | 1982-08-12 |
JPS6326882B2 true JPS6326882B2 (en) | 1988-06-01 |
Family
ID=11921078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1661081A Granted JPS57130102A (en) | 1981-02-06 | 1981-02-06 | Process controlling device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57130102A (en) |
-
1981
- 1981-02-06 JP JP1661081A patent/JPS57130102A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS57130102A (en) | 1982-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | Stability analysis of nonlinear fuzzy PI control systems | |
Scattolini et al. | On the choice of the horizon in long-range predictive control—Some simple criteria | |
JPH11249724A (en) | Planning device and method for robot control path | |
US4908747A (en) | Advanced proportional plus integral plus derivative controller | |
JPS6326882B2 (en) | ||
JPH03242730A (en) | Membership function setting device | |
JPS62100828A (en) | Analog input processing system | |
JPS6326883B2 (en) | ||
JPS62121502A (en) | I-pd control system | |
JP2806933B2 (en) | Tool compensation method | |
JP3137449B2 (en) | Adjustment device | |
JP2517616B2 (en) | Parameter adaptation method in fuzzy feedback control. | |
JPS6220003A (en) | Controller | |
JP2549905Y2 (en) | Multi-pump speed balancing device in crane | |
JPS58144907A (en) | Digital controller | |
JPH03100802A (en) | Servo arithmetic processing method | |
JP3751351B2 (en) | Digital control device | |
JPS6277606A (en) | I-pd control system | |
JPS63108414A (en) | Manual speed control method for unattended carrying vehicle | |
JP3495796B2 (en) | Position control method and apparatus for electric injection molding machine | |
JPH0722899A (en) | Signal processor | |
JPH08137536A (en) | Circular arc interpolation method for numerical controller | |
JPS6126961Y2 (en) | ||
JPH0335301A (en) | Fuzzy controller | |
JP2521267B2 (en) | Control system complement device |