JPS6326868Y2 - - Google Patents

Info

Publication number
JPS6326868Y2
JPS6326868Y2 JP1986000547U JP54786U JPS6326868Y2 JP S6326868 Y2 JPS6326868 Y2 JP S6326868Y2 JP 1986000547 U JP1986000547 U JP 1986000547U JP 54786 U JP54786 U JP 54786U JP S6326868 Y2 JPS6326868 Y2 JP S6326868Y2
Authority
JP
Japan
Prior art keywords
switch
information
circuit
rhythm
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986000547U
Other languages
Japanese (ja)
Other versions
JPS61135391U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986000547U priority Critical patent/JPS6326868Y2/ja
Publication of JPS61135391U publication Critical patent/JPS61135391U/ja
Application granted granted Critical
Publication of JPS6326868Y2 publication Critical patent/JPS6326868Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】[Detailed explanation of the idea]

本考案は電子楽器の楽音の音色または効果等を
プリセツトするためのプリセツト装置に関するも
のである。 従来の電子楽器の楽音の音色または効果等をプ
リセツトするプリセツト装置においては、あらか
じめセツトされた複数のプリセツトボタンの何れ
かを選択することによつて所望の音色または効果
等を得ていた。しかしこの方式では音色または効
果等は製作者によつてすでに固定されているもの
であり、演奏者の望む音色や効果を演奏中自由に
設定することはできない。 これを改良するものとして、本出願人は特開昭
52−146615号によりデジタル的に所望の音色や効
果をプリセツトすることのできるオルガンを提案
した。しかしこの方式においては、演奏者は一度
音色または効果等をプリセツトすると演奏の進行
の途中で音色または効果等を変更することはなら
ず、その度に演奏の進行を中断しなくてはならな
かつた。 本考案の目的は演奏者があらかじめ演奏の進行
に対応した音色と効果等をプリセツトしておき演
奏の進行に応じてプリセツトを自動的に切り換
え、しかもプリセツトされた情報を演奏と並行し
て修正、追加できるようにした電子楽器のプリセ
ツト装置を提供することである。 前記目的を達成するため、本考案の電子楽器に
おけるプリセツト装置は楽音の音色、効果に関す
る情報をプリセツトするスイツチ、該スイツチの
操作情報を検出するスイツチ操作検出回路、リズ
ムタイミング情報を発生するリズム信号発生回
路、前記スイツチの操作情報とこれに対応する前
記リズムタイミング情報を記憶させる記憶回路、
およびプリセツト時スイツチを操作し前記記憶回
路にリズムタイミング情報に基づきスイツチ操作
情報を書き込み、演奏時書き込まれたスイツチ操
作情報をリズムタイミング情報に基づき読み出し
前記楽音の音色、効果に対応するオルガン本体内
のゲート回路を制御する制御回路を具えるととも
に、 前記記憶回路に修正記憶領域を設け、演奏中に
スイツチを操作修正した時、そのリズムタイミン
グ情報に基づくスイツチ操作情報を書き込むこと
を特徴とするものである。 以下本考案を実施例につき詳述する。 第1図は本考案の実施例の構成を示す概略説明
図である。 同図において、まずプリセツト時には、スイツ
チ回路10のスイツチによりオルガン本体40の
音色、効果が選択される。この時選択された音
色、効果はスイツチ情報として記憶回路20に記
憶される。この記憶回路20への書き込みは制御
回路(スイツチ情報処理回路)30によりリズム
タイミング情報を発生するリズム回路50からの
タイミング情報に同期して行なわれる。次に演奏
時には、記憶回路20に記憶された情報は制御回
路30の指令によつてタイミング情報に同期して
読み出され、この情報をスイツチ回路10に供給
する。この情報に従つてオルガン本体40内のそ
れぞれスイツチ情報に対応したゲート回路がオン
オフ制御されるものである。このようにして自動
的にプリセツトされた音色または効果が得られ
る。 また記憶回路20からの情報によつてオルガン
本体40内のゲート回路が制御されている途中で
スイツチ回路10内のスイツチが手動で操作され
た時、すなわち、記憶されたスイツチ情報に対し
て修正の必要が生じた時には、直ちにこのスイツ
チ修正情報は制御回路30の指令により記憶回路
20内の対応するスイツチ情報が書き換えられ
る。このようにして記憶されたスイツチ情報は自
由に修正することができ、演奏者の希望する音色
又は効果等のプリセツトが出来上ることになる。 第2図は第1図の実施例の詳細な説明図であ
る。同図において、第1図の制御回路30は情報
処理回路(CPU)31と固定メモリ(ROM)3
2より成り、ROM32にはCPU31を制御する
ための制御情報が書き込まれている。また記憶回
路20に対応して書き込み、読み出しが自由なラ
ンダムアクセスメモリ(RAM)21が設けられ
る。カセツト22はRAM21の記憶内容をテー
プに記録するもので必要に応じて取付けられる。
これらのユニツト間には通常の方法により情報の
転送が行なわれる。 次に第1図のスイツチ回路10はスイツチ1
1、スイツチ操作検出回路12およびスイツチ論
理回路13より成つている。スイツチ11は詳し
くは後述するように、手動のロツクされないスイ
ツチすなわちノンロツク式が用いられる。スイツ
チ操作検出回路12はスイツチ11が押されたこ
とを検出し、このスイツチ情報が入力ポート15
を介してCPU31の指令によりRAM21に書き
込まれる。スイツチ論理回路13はRAM21か
らのスイツチ情報を出力ポート14を介して入力
し、オルガン本体40内のゲート回路を制御する
とともに、スイツチ11が押されたときはRAM
21からのスイツチ情報に優先してゲート回路を
制御する。 オルガン本体40は通常のものが用いられ、プ
リセツトに必要なゲート回路は全てスイツチ論理
回路13の出力によつて制御される。リズム回路
50は本考案の主要素であるリズムタイミング情
報を発生するものであると同時に、オートベー
ス、オートアルペジオ等の自動伴奏を行なう機能
を有する。このリズム回路50からのリズムタイ
ミング情報が入力ポート15を介しCPU31に
送られるとともに、スイツチ操作検出回路12に
も送られ、CPU31の指令によりRAM21、ス
イツチ論理回路13が制御される。 ここでリズムタイミング情報としては1小節を
示すタイミング信号が用いられる。この理由は演
奏者が音色を切り換えたり、効果を切換えたりす
るのは小節を区切りとして行なうのが通常であ
る。すなわち、音楽的にも小節の途中で音色を切
り換えたり効果を切り換えたりすることは音楽の
まとまりをこわすことになり聴く者に不快の念を
起させるからである。 出力ポート14および入力ポート15はCPU
31とスイツチ回路10、回路11,12,1
3、リズム回路50の間に挿入されたインタフエ
イスであり、動作に関連して後述するように、ス
タート信号を入力ポート15とリズム回路50
に、書き込み信号を入力ポート15に入力させ
る。 またオルガン本体40に付属される表示部60
はそれぞれのスイツチ動作に応じ可視的に表示す
るものである。 次に以上の構成における動作を説明する。 最初にプリセツト段階、すなわちRAM21へ
記憶させる方法を示す。スタートスイツチ(図示
しない)を押すとスタート信号が入力ポート15
とリズム回路50に入力し、リズム回路50およ
び制御回路30は動作を開始する。そして書き込
み信号“1”を入力ポート15を介してCPU3
1へ送り書き込み動作のみが行なわれる。 そのフローチヤートを第3図に示す。すなわ
ち、スタート後リズム回路50からのリズムタイ
ミング信号を入力ポート15を介しCPU31で
カウントし、一方スイツチ11でプリセツトが行
なわれた場合にはスイツチ操作検出回路12でオ
ン検出が行なわれ入力ポート15を介してCPU
31によつてRAM21に送られる。 RAM21の記憶内容は下記第1表に示すよう
に、スイツチ検出信号とリズム回路50からのリ
ズムタイミング信号が一致した時点を0アドレス
としその記憶内容をタイミング数(1)とし、CPU
31の関連する情報(1−1〜1−n)よりスイ
ツチ状態を検出する。そしてそのタイミング数(1)
とスイツチの状態をRAM21に記憶させる。 引続き設定されるスイツチ検出信号とリズムタ
The present invention relates to a preset device for presetting tones or effects of musical tones of electronic musical instruments. In conventional preset devices for presetting musical tones or effects of electronic musical instruments, a desired tone or effect is obtained by selecting one of a plurality of preset buttons. However, in this method, the tone color or effect is already fixed by the producer, and the performer cannot freely set the desired tone color or effect during the performance. As an improvement on this, the applicant has proposed
No. 52-146615 proposed an organ that can digitally preset desired tones and effects. However, with this method, once the performer presets the tone or effect, etc., the performer cannot change the tone or effect during the performance, and must interrupt the performance each time. . The purpose of this invention is to allow the performer to preset tones and effects that correspond to the progress of the performance, automatically switch the presets as the performance progresses, and also to modify the preset information in parallel with the performance. To provide a preset device for an electronic musical instrument that allows additions to be made. In order to achieve the above object, the preset device for the electronic musical instrument of the present invention includes a switch that presets information regarding the timbre and effect of musical tones, a switch operation detection circuit that detects operation information of the switch, and a rhythm signal generator that generates rhythm timing information. a memory circuit for storing operation information of the switch and the rhythm timing information corresponding thereto;
At the time of presetting, the switch is operated and the switch operation information is written in the memory circuit based on the rhythm timing information, and the switch operation information written during the performance is read out based on the rhythm timing information and stored in the organ body corresponding to the timbre and effect of the musical note. It is characterized by comprising a control circuit for controlling the gate circuit, and a correction storage area is provided in the memory circuit, and when the switch operation is corrected during performance, switch operation information based on the rhythm timing information is written. be. The present invention will be described in detail below with reference to examples. FIG. 1 is a schematic explanatory diagram showing the configuration of an embodiment of the present invention. In the figure, first, at the time of presetting, the tone and effect of the organ main body 40 are selected by a switch of the switch circuit 10. The tone color and effect selected at this time are stored in the storage circuit 20 as switch information. This writing to the memory circuit 20 is performed by the control circuit (switch information processing circuit) 30 in synchronization with timing information from the rhythm circuit 50 that generates rhythm timing information. Next, during performance, the information stored in the storage circuit 20 is read out in synchronization with timing information according to a command from the control circuit 30, and this information is supplied to the switch circuit 10. According to this information, gate circuits in the organ main body 40 corresponding to the respective switch information are controlled to be turned on or off. In this way, automatically preset tones or effects are obtained. Furthermore, when a switch in the switch circuit 10 is manually operated while the gate circuit in the organ main body 40 is being controlled by information from the memory circuit 20, that is, when the stored switch information is When the need arises, the corresponding switch information in the storage circuit 20 is immediately rewritten with this switch modification information in response to a command from the control circuit 30. The switch information stored in this way can be freely modified, allowing the performer to create a preset of the desired tone or effect. FIG. 2 is a detailed explanatory diagram of the embodiment of FIG. 1. In the figure, the control circuit 30 in FIG. 1 includes an information processing circuit (CPU) 31 and a fixed memory (ROM) 3.
2, and control information for controlling the CPU 31 is written in the ROM 32. Further, a random access memory (RAM) 21 that can be freely written and read is provided corresponding to the memory circuit 20. The cassette 22 records the contents of the RAM 21 on tape, and is attached as necessary.
Information is transferred between these units in the usual manner. Next, the switch circuit 10 in FIG.
1, a switch operation detection circuit 12 and a switch logic circuit 13. As will be described in detail later, the switch 11 is a manual non-locking switch, that is, a non-locking type switch. The switch operation detection circuit 12 detects that the switch 11 has been pressed, and this switch information is sent to the input port 15.
The data is written into the RAM 21 via a command from the CPU 31. The switch logic circuit 13 inputs the switch information from the RAM 21 via the output port 14 and controls the gate circuit in the organ main body 40.
The gate circuit is controlled with priority over the switch information from 21. A conventional organ body 40 is used, and all gate circuits necessary for presetting are controlled by the output of the switch logic circuit 13. The rhythm circuit 50 not only generates rhythm timing information, which is the main element of the present invention, but also has the function of performing automatic accompaniment such as auto bass and auto arpeggio. Rhythm timing information from the rhythm circuit 50 is sent to the CPU 31 via the input port 15 and also sent to the switch operation detection circuit 12, and the RAM 21 and switch logic circuit 13 are controlled by instructions from the CPU 31. Here, a timing signal indicating one bar is used as the rhythm timing information. The reason for this is that performers usually change tones or effects at bar intervals. In other words, musically, switching tones or effects in the middle of a measure disrupts the unity of the music and causes discomfort to the listener. Output port 14 and input port 15 are CPU
31 and switch circuit 10, circuits 11, 12, 1
3. It is an interface inserted between the rhythm circuit 50, and as described later in connection with the operation, the start signal is connected to the input port 15 and the rhythm circuit 50.
Then, a write signal is input to the input port 15. In addition, a display section 60 attached to the organ main body 40
are visually displayed according to each switch operation. Next, the operation in the above configuration will be explained. First, the preset stage, ie, the method of storing data in the RAM 21, will be explained. When the start switch (not shown) is pressed, the start signal is sent to input port 15.
is input to the rhythm circuit 50, and the rhythm circuit 50 and control circuit 30 start operating. Then, the write signal “1” is sent to the CPU 3 via the input port 15.
Only send-to-write operations are performed. The flowchart is shown in Figure 3. That is, after the start, the rhythm timing signal from the rhythm circuit 50 is counted by the CPU 31 via the input port 15, and on the other hand, when the switch 11 is preset, the switch operation detection circuit 12 detects the on state and the input port 15 is turned on. through CPU
31 to the RAM 21. As shown in Table 1 below, the memory contents of the RAM 21 are such that the point in time when the switch detection signal and the rhythm timing signal from the rhythm circuit 50 match is the 0 address, the memory contents are the timing number (1), and the CPU
The switch state is detected from the related information (1-1 to 1-n) of 31. And the number of timings (1)
and the state of the switch are stored in the RAM 21. The switch detection signal and rhythm tie will continue to be set.

【表】【table】

【表】 ミング信号の一致時点のアドレスをn+1とし、
記憶内容をタイミング数(2)とする。これを繰り返
し記憶させると、どの時点でどのスイツチがオン
であるかオフであるかを記憶したことになる。し
かし、このフローチヤートではスタートした後に
オン検出を行なうから予めスイツチを設定し、そ
れからスタートするとその設定されたスイツチは
RAM21に記憶されないことが起る。従つてス
タートとともに1つのスイツチを押す必要があ
る。他の方法として、ROM32の内容を少し変
えてスタート直後はオン検出を行なわず、直ちに
RAM21への書き込みを行ない以後オン検出を
行なつて第3図のフローチヤートに示すプリセツ
ト書き込み動作を行なうようにしてもよい。 次にプリセツト後、書き込み信号を“0”とし
た時の動作を第4図のフローチヤートで示す。ス
タートスイツチを押すと、前述と同様にリズム回
路50と制御回路30が動作を開始し、RAM2
1にプリセツトされた最初のスイツチ状態が
CPU31の内部レジスタに一時保持され、リズ
ム回路50からのリズムタイミング信号により第
1表に示す記憶内容のタイミング数(1)がカウント
され、この間にスイツチ11が押されなければ、
このスイツチ情報は出力ポート14を介してスイ
ツチ論理回路13へ供給され、最初のプリセツト
スイツチに対応するオルガン本体のゲート回路の
制御が行なわれる。次には引続きRAM21に設
定された記憶内容のタイミング数(2)がCPU31
の内部レジスタに一時保持される。CPU31は
リズム回路50からのタイミング信号に従つてタ
イミング数をカウントし、カウントした数が
CPU31の内部レジスタ内に保持されたタイミ
ング数と等しいかどうかがチエツクされる。カウ
ント数がタイミング数と等しくなると、このスイ
ツチ情報は出力ポート14へ送られ、同時に
RAM21のさらに次の記憶内容のタイミング数
(3)がCPU31の内部レジスタに取り込まれる。
このようにして演奏者の所望の時点でプリセツト
が自動的に切り換えられることになる。第4図は
この状態を示す。 次に演奏途中でプリセツトの修正を行なうには
演奏者は単にスイツチ11を操作するだけであ
る。たとえば、オンの状態にあるスイツチをオフ
にするか、またはオフの状態にあるスイツチをオ
ンにする場合、演奏者はそのスイツチを押すだけ
でよい。 スイツチ操作検出回路12はスイツチ11が操
作されたことをCPU31に伝える。CPU31は
そのスイツチ11が操作された小節の終りに近付
くと直ちにスイツチ論理回路13の出力をRAM
21に書き込む。この場合、これは修正情報であ
るので、記憶される情報の内容はその時のタイミ
ング数とスイツチ情報であることに変りないが、
記憶される場所はRAM21の修正情報記憶領域
である。第4図のフローチヤートはこの修正手順
を含めたものである。 その後、再びスイツチが操作されると、修正情
報を記憶し、タイミングカウント数がCPU31
の内部レジスタに保持されたタイミング数と等し
くなると次のRAM21の修正情報記憶領域の記
憶内容を読み出し、以下順次この動作を繰り返
す。 演奏が終れば、RAM21の記憶内容には最初
の情報と修正情報との記憶内容が両方存在するか
ら修正情報記憶領域の記憶内容を所定の場所に並
べ換える操作を行なえばよい。 第5図は第1図のスイツチ回路10の各回路1
1,12,13の詳細回路説明図である。 同図において、スイツチ11はノンロツク式ス
イツチ11a〜11nより成り、押せば電源+
Vccと接触し離すと開放される。このスイツチ1
1はT形フリツプフロツプ13−2a〜13−2
nの入力T端子に接続される。T形フリツプフロ
ツプ13−2a〜13−2nの出力端子Qはオル
ガン本体40のゲート回路に接続されるととも
に、この出力は表示回路60a〜60nの発光ダ
イオード(LED)に接続される。表示回路60
はT形フリツプフロツプの出力が“1”になる
と、LED60a〜60nが点灯してオルガン本
体40のゲート回路がオンになつたことを示す。 RAM21からのスイツチ情報が出力ポート1
4を通して、AND回路13−1a〜13−1n
に入力される。その直後にリセツト信号が入りT
形フリツプフロツプ13−2a〜13−2nをク
リアした後、セツト信号を入れスイツチ情報はT
形フリツプフロツプ13−2a〜13−2nに取
り込まれる。このようにしてRAM21から出力
されるスイツチ情報によりオルガン本体40のゲ
ート回路が制御される。 以上は1小節の最初の時点で行なわれ、殆ど無
視できる短時間になされるものであるから、演奏
上は何等耳ざわりとなることはない。セツト信号
が立下がつた後はT形フリツプフロツプはスイツ
チ11a〜11nによつてのみ内容は変化され
る。1例としてスイツチ11aに対応したスイツ
チ情報が“0”であつて途中で手動でスイツチ1
1aを操作した場合を考える。 スイツチ11aを押すことにより、T形フリツ
プフロツプ13−2aは反転しQ出力は“1”に
立上り、表示回路のLED60aが点灯し、演奏
者はスイツチ11aが作動したことを確認でき
る。それとともにスイツチ11aからOR回路1
2−1を介して接続されたRSフリツプフロツプ
12−2がセツトされ、そのQ出力がオンオフ情
報“1”となつてスイツチ操作がなされたことを
CPU31へ知らせる。CPU31は1小節の終り
の点で第2の記憶内容のタイミング情報(2)の出力
によりRSフリツプフロツプ(FF)12−2の出
力が“1”のときだけスイツチ情報をRAM21
の修正情報記憶領域へ書き込む。このようにして
途中でスイツチが操作されると修正された情報が
書き込まれる。ここでタイミング情報(1小節)
とタイミング情報(2)はそれぞれリズム回路50か
ら供給される。1小節が終るとRSフリツプフロ
ツプ(FF)12−2はリセツトされ、次に操作
された場合に備える。 第6図a〜gは第5図の動作を説明するタイム
チヤートで、この同図aに示す小節の前の小節で
記憶タイミング数とカウント数が一致した場合を
示している。したがつて、同図bに示すように、
1小節の最初の時点でRAM21のスイツチ情報
(スイツチ11aオフ,11bオン,11cオフ)
が読み出された後、リセツト信号(同図c)でT
形フリツプフロツプ13−2a〜13−2nに記
憶されていた前のスイツチ情報(スイツチ11a
オフ,11bオフ,11cオン)はクリアされ
る。その後のセツト信号(同図d)で読み出され
たスイツチ情報はT形フリツプフロツプ13−2
a〜13−2nに取り込まれる。そして小節の途
中でスイツチ11aを手動操作してオンとした場
合を考える(同図g)。これにより同図fに示す
ようにRSフリツプフロツプ12−2がセツトさ
れ、そのQ出力のオンオフ情報によつてCPU3
1はT形フリツプフロツプ13−2a〜13−2
nの出力(スイツチ情報)を入力ポート15を介
してRAM21に送り込み書き込みが行なわれる
(同図e)。 以上説明したように、本考案によれば、演奏者
は予めプリセツト情報を自由に設定できるととも
に、しかも順次それを修正し所望の音色または効
果に適合する状態にもつていくことができる。 また、演奏のタイミングに合せて自動的に切り
換えていくので、全くスイツチ類を気にしないで
演奏に専念できるという大きな利点が得られる。 なお実施例ではリズムタイミング信号は1小節
を単位としたがRAMの容量に余裕があればもつ
と細かい単位でやることもできるし、逆に容量に
余裕がなければ2小節または4小節を単位として
もよい。
[Table] Let the address at the time of matching of the timing signal be n+1,
Let the memory content be the timing number (2). If you memorize this repeatedly, you will have memorized which switch is on or off at which point. However, in this flowchart, ON detection is performed after the start, so the switch is set in advance, and when the switch is started, the set switch is
It may happen that the data is not stored in the RAM 21. Therefore, it is necessary to press one switch at the start. Another method is to slightly change the contents of the ROM32 so that the on-detection is not performed immediately after the start, and the
After writing to the RAM 21, on-detection may be performed and the preset write operation shown in the flowchart of FIG. 3 may be performed. Next, the flowchart of FIG. 4 shows the operation when the write signal is set to "0" after presetting. When the start switch is pressed, the rhythm circuit 50 and control circuit 30 start operating as described above, and the RAM2
The first switch state preset to 1 is
It is temporarily held in the internal register of the CPU 31, and the timing number (1) of the memory contents shown in Table 1 is counted by the rhythm timing signal from the rhythm circuit 50, and if the switch 11 is not pressed during this time,
This switch information is supplied to the switch logic circuit 13 via the output port 14 to control the gate circuit of the organ body corresponding to the first preset switch. Next, the timing number (2) of the memory contents set in RAM 21 continues to be set in CPU 31.
is temporarily held in an internal register. The CPU 31 counts the timing number according to the timing signal from the rhythm circuit 50, and the counted number is
It is checked whether it is equal to the timing number held in the internal register of CPU 31. When the count number equals the timing number, this switch information is sent to the output port 14, and at the same time
Timing number of next memory contents of RAM21
(3) is taken into the internal register of the CPU 31.
In this way, the presets can be automatically switched at any time desired by the performer. FIG. 4 shows this state. Next, in order to modify the preset during the performance, the player simply operates the switch 11. For example, to turn off a switch that is on, or turn on a switch that is off, the performer only needs to press the switch. The switch operation detection circuit 12 notifies the CPU 31 that the switch 11 has been operated. As soon as the CPU 31 approaches the end of the measure in which the switch 11 was operated, the CPU 31 transfers the output of the switch logic circuit 13 to the RAM.
Write on 21. In this case, since this is modification information, the content of the information stored will still be the timing number and switch information at that time, but
The location where it is stored is the modification information storage area of the RAM 21. The flowchart in FIG. 4 includes this correction procedure. After that, when the switch is operated again, the correction information will be memorized and the timing count will be changed to CPU31.
When the number of timings is equal to the number of timings held in the internal register, the contents of the next correction information storage area of the RAM 21 are read out, and this operation is repeated sequentially. When the performance is finished, since both the original information and the modified information are stored in the RAM 21, it is only necessary to rearrange the stored contents in the modified information storage area to a predetermined location. FIG. 5 shows each circuit 1 of the switch circuit 10 in FIG.
1, 12, and 13 are detailed circuit explanatory diagrams. In the figure, the switch 11 consists of non-lock type switches 11a to 11n, and when pressed, the switch 11 turns on the power supply.
When it comes into contact with Vcc and releases it, it is released. This switch 1
1 is a T-type flip-flop 13-2a to 13-2
It is connected to the input T terminal of n. The output terminals Q of the T-type flip-flops 13-2a to 13-2n are connected to the gate circuit of the organ main body 40, and the outputs thereof are connected to the light emitting diodes (LEDs) of the display circuits 60a to 60n. Display circuit 60
When the output of the T-type flip-flop becomes "1", the LEDs 60a to 60n light up, indicating that the gate circuit of the organ main body 40 is turned on. Switch information from RAM21 is output to port 1
4, AND circuits 13-1a to 13-1n
is input. Immediately after that, a reset signal comes in.
After clearing the flip-flops 13-2a to 13-2n, the set signal is input and the switch information is T.
The data are incorporated into flip-flops 13-2a to 13-2n. In this way, the gate circuit of the organ main body 40 is controlled by the switch information output from the RAM 21. The above is done at the beginning of one measure, and is done for an almost negligible amount of time, so it does not cause any audible disturbance during the performance. After the SET signal falls, the contents of the T-type flip-flops are changed only by switches 11a-11n. For example, if the switch information corresponding to switch 11a is "0" and you manually switch switch 1 midway through,
Consider the case where 1a is operated. By pressing the switch 11a, the T-type flip-flop 13-2a is inverted, the Q output rises to "1", the LED 60a of the display circuit lights up, and the player can confirm that the switch 11a has been activated. At the same time, from switch 11a to OR circuit 1
The RS flip-flop 12-2 connected through 2-1 is set, and its Q output becomes on/off information "1", indicating that a switch operation has been performed.
Notify CPU31. At the end of one bar, the CPU 31 outputs the switch information to the RAM 21 only when the output of the RS flip-flop (FF) 12-2 is "1" by outputting the timing information (2) of the second stored content.
Write to the correction information storage area. In this way, when the switch is operated during the process, the corrected information is written. Timing information here (1 measure)
and timing information (2) are each supplied from the rhythm circuit 50. When one bar ends, the RS flip-flop (FF) 12-2 is reset to prepare for the next operation. FIGS. 6a to 6g are time charts for explaining the operation of FIG. 5, and show a case where the number of stored timings and the number of counts match in a measure before the measure shown in a of FIG. Therefore, as shown in Figure b,
At the beginning of one measure, switch information in RAM 21 (switches 11a off, 11b on, 11c off)
After T is read out, the reset signal (c in the same figure)
Previous switch information (switch 11a) stored in flip-flops 13-2a to 13-2n
off, 11b off, 11c on) are cleared. The switch information read out by the subsequent set signal (d in the figure) is transferred to the T-type flip-flop 13-2.
It is taken into a to 13-2n. Consider the case where the switch 11a is manually turned on in the middle of a measure (g in the same figure). As a result, the RS flip-flop 12-2 is set as shown in FIG.
1 is a T-type flip-flop 13-2a to 13-2
The output of n (switch information) is sent to the RAM 21 via the input port 15 and written (e). As explained above, according to the present invention, the performer can freely set preset information in advance, and can also modify it sequentially to bring it into a state that suits the desired tone or effect. Furthermore, since the switches are automatically switched in accordance with the timing of the performance, there is a great advantage that you can concentrate on playing without having to worry about switches at all. In the embodiment, the rhythm timing signal is generated in units of 1 bar, but if there is sufficient RAM capacity, it can be generated in smaller units, or conversely, if there is not enough capacity, the rhythm timing signal can be generated in units of 2 or 4 bars. Good too.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例の概略説明図、第2図
は第1図の実施例の詳細説明図、第3図、第4図
は第2図の動作説明のためのフローチヤート、第
5図は第2図の実施例の要部の具体回路説明図、
第6図は第5図の動作説明図であり、図中、10
はスイツチ回路、11はスイツチ、12はスイツ
チ操作検出回路、13はスイツチ論理回路、14
は出力ポート、15は入力ポート、20は記憶回
路、21はランダムアクセスメモリ(RAM)、
22はカセツト、30は制御回路、31は情報処
理回路(CPU)、32は固定メモリ(ROM)、4
0はオルガン本体、50はリズム回路、60は表
示部を示す。
FIG. 1 is a schematic explanatory diagram of an embodiment of the present invention, FIG. 2 is a detailed explanatory diagram of the embodiment of FIG. 1, FIGS. 3 and 4 are flowcharts for explaining the operation of FIG. FIG. 5 is a specific circuit explanatory diagram of the main part of the embodiment shown in FIG.
FIG. 6 is an explanatory diagram of the operation of FIG. 5, and in the figure, 10
is a switch circuit, 11 is a switch, 12 is a switch operation detection circuit, 13 is a switch logic circuit, 14
is an output port, 15 is an input port, 20 is a storage circuit, 21 is a random access memory (RAM),
22 is a cassette, 30 is a control circuit, 31 is an information processing circuit (CPU), 32 is a fixed memory (ROM), 4
0 is the organ main body, 50 is a rhythm circuit, and 60 is a display section.

Claims (1)

【実用新案登録請求の範囲】 楽音の音色、効果に関する情報をプリセツトす
るスイツチ、該スイツチの操作情報を検出するス
イツチ操作検出回路、リズムタイミング情報を発
生するリズム信号発生回路、前記スイツチの操作
情報とこれに対応する前記リズムタイミング情報
を記憶させる記憶回路、およびプリセツト時スイ
ツチを操作し前記記憶回路にリズムタイミング情
報に基づきスイツチ操作情報を書き込み、演奏時
書き込まれたスイツチ操作情報をリズムタイミン
グ情報に基づき読み出し前記楽音の音色、効果に
対応するオルガン本体内のゲート回路を制御する
制御回路を具えるとともに、 前記記憶回路に修正記憶領域を設け、演奏中に
スイツチを操作修正した時、そのリズムタイミン
グ情報に基づくスイツチ操作情報を書き込むこと
を特徴とする電子楽器におけるプリセツト装置。
[Claims for Utility Model Registration] A switch that presets information regarding the timbre and effect of a musical tone, a switch operation detection circuit that detects operation information of the switch, a rhythm signal generation circuit that generates rhythm timing information, and an operation information of the switch. A memory circuit stores the rhythm timing information corresponding to this, and a switch is operated during preset to write switch operation information in the memory circuit based on the rhythm timing information, and the switch operation information written during performance is written based on the rhythm timing information. A control circuit is provided for controlling a gate circuit within the organ body corresponding to the timbre and effect of the musical sound to be read out, and a correction storage area is provided in the memory circuit, so that when a switch is operated and corrected during performance, the rhythm timing information is stored. 1. A preset device for an electronic musical instrument, characterized in that switch operation information is written based on the preset device.
JP1986000547U 1986-01-07 1986-01-07 Expired JPS6326868Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986000547U JPS6326868Y2 (en) 1986-01-07 1986-01-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986000547U JPS6326868Y2 (en) 1986-01-07 1986-01-07

Publications (2)

Publication Number Publication Date
JPS61135391U JPS61135391U (en) 1986-08-23
JPS6326868Y2 true JPS6326868Y2 (en) 1988-07-20

Family

ID=30472492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986000547U Expired JPS6326868Y2 (en) 1986-01-07 1986-01-07

Country Status (1)

Country Link
JP (1) JPS6326868Y2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5017213A (en) * 1973-06-12 1975-02-24
JPS52154620A (en) * 1976-06-18 1977-12-22 Matsushita Electric Ind Co Ltd Electronic musical instrument equipped with memory
JPS5325328B2 (en) * 1972-10-10 1978-07-26

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58227Y2 (en) * 1976-08-10 1983-01-05 ヤマハ株式会社 electronic musical instruments

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325328B2 (en) * 1972-10-10 1978-07-26
JPS5017213A (en) * 1973-06-12 1975-02-24
JPS52154620A (en) * 1976-06-18 1977-12-22 Matsushita Electric Ind Co Ltd Electronic musical instrument equipped with memory

Also Published As

Publication number Publication date
JPS61135391U (en) 1986-08-23

Similar Documents

Publication Publication Date Title
JP2743680B2 (en) Automatic performance device
JPS6326868Y2 (en)
JPS648835B2 (en)
US4939975A (en) Electronic musical instrument with pitch alteration function
US5898120A (en) Auto-play apparatus for arpeggio tones
JPS6355595A (en) Automatically accompanying apparatus for electronic musical instrument
JPH036959Y2 (en)
JPH0749517Y2 (en) Automatic playing device
JPS5931077B2 (en) automatic rhythm playing device
JPH0413192A (en) Electronic musical instrument
JPS58209788A (en) Tone controller for electronic musical instrument
JPH04331994A (en) Automatic accompaniment device
JP2580873Y2 (en) Automatic performance device
JP2588272Y2 (en) Performance data writing device
JP3551650B2 (en) Automatic performance device
JPH04101600U (en) automatic performance device
JPS60163094A (en) Automatic performer for electronic musical instrument
JPH0317359Y2 (en)
JPS63289593A (en) Electronic musical instrument
JPH06348260A (en) Automatic musical performance recording device
JPS6412389B2 (en)
JPH0295099U (en)
JPS6094692U (en) electronic musical instrument control device
JPH0827627B2 (en) Automatic playing device
JPH0122630B2 (en)