JPS63266922A - Multiplexer circuit - Google Patents
Multiplexer circuitInfo
- Publication number
- JPS63266922A JPS63266922A JP10098587A JP10098587A JPS63266922A JP S63266922 A JPS63266922 A JP S63266922A JP 10098587 A JP10098587 A JP 10098587A JP 10098587 A JP10098587 A JP 10098587A JP S63266922 A JPS63266922 A JP S63266922A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- circuit
- current source
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、A/Dコンバータ等の入力回路として使用
されるマルチプレクサ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multiplexer circuit used as an input circuit for an A/D converter or the like.
第2図は従来のマルチプレクサ回路を示す回路図である
0図において、1はクランプ電圧入力端子、2.3はそ
れぞれアナログ信号1. IIが入力されるアナログ
信号入力端子、4,5はアナログスイッチ回路の制御l
l信号入力端子であり、一方は電源に、他方はグラウン
ドに接続されている。6は出力端子、7は電源端子、9
.10はクランプ回路、Q1〜Q12はトランジスタ、
R1−R9は抵抗、CI、C2はコンデンサであり、ト
ランジスタQ1〜Q9及び抵抗R1−R6により、クラ
ンプ回路9.lOにクランプされたアナログ信号!、■
のいずれかを選択するアナログスイッチ回路が構成され
ており、該スイッチ回路は、トランジスタQ3.Q4.
Q8及び抵抗R4,R5゜R6からなりクランプ回路9
に接続された定電流源と、トランジスタQ5.Q6.Q
7及び抵抗R1、R2,R3からなりクランプ回路10
に接続された定電流源とを有している。またトランジス
タQIO−Q12及び抵抗R7〜R9によりアナログス
イッチ回路の出力を増幅出力するバッファアンプ回路が
構成されている。FIG. 2 is a circuit diagram showing a conventional multiplexer circuit. In FIG. 0, 1 is a clamp voltage input terminal, and 2.3 is an analog signal 1.3, respectively. II is an input analog signal input terminal, 4 and 5 are analog switch circuit control l
1 signal input terminal, one of which is connected to the power supply and the other to ground. 6 is the output terminal, 7 is the power terminal, 9
.. 10 is a clamp circuit, Q1 to Q12 are transistors,
R1-R9 are resistors, CI and C2 are capacitors, and transistors Q1-Q9 and resistors R1-R6 form a clamp circuit 9. Analog signal clamped to lO! , ■
An analog switch circuit is configured to select one of the transistors Q3. Q4.
Clamp circuit 9 consisting of Q8 and resistors R4, R5°R6
a constant current source connected to transistor Q5. Q6. Q
7 and resistors R1, R2, and R3.
and a constant current source connected to. Further, the transistor QIO-Q12 and the resistors R7 to R9 constitute a buffer amplifier circuit that amplifies and outputs the output of the analog switch circuit.
次に動作について説明する。Next, the operation will be explained.
アナログ信号入力端子2及び3より入力されたアナログ
信号1.Ifは、それぞれクランプ回路9及び10でク
ランプ電圧入力端子1より与えられるクランプ電圧にク
ランプされ、アナログスイッチ回路によりいずれかが選
択されてバッファアンプ回路より出力される。ここで、
制御信号入力端子4がグラウンドに、端子5が電源に接
続されているとすると、トランジスタQ7はオフ、トラ
ンジスタQ8はオンし、トランジスタQ1〜Q4゜Q9
からなる帰還形の差動増幅器が働き、アナログ信号■が
トランジスタQ3.Q4及びQ9を通り、バッファトラ
ンジスタQIOのベースに入力され、レベルシフトされ
て出力端子6に出力される。Analog signal 1 inputted from analog signal input terminals 2 and 3. If is clamped by the clamp circuits 9 and 10 to the clamp voltage applied from the clamp voltage input terminal 1, one of them is selected by the analog switch circuit and output from the buffer amplifier circuit. here,
Assuming that the control signal input terminal 4 is connected to the ground and the terminal 5 is connected to the power supply, the transistor Q7 is turned off, the transistor Q8 is turned on, and the transistors Q1 to Q4゜Q9
A feedback type differential amplifier consisting of transistors Q3. The signal passes through Q4 and Q9, is input to the base of the buffer transistor QIO, is level-shifted, and is output to the output terminal 6.
従来のマルチプレクサ回路は、アナログ信号をA/Dコ
ンバータの入力範囲に合わせるために、クランプされた
信号の直流レベルをスイッチされても同じにする必要が
あるので、トランジスタQ3、C4,Q9及びQ 10
(7) V stを同じにしなければならない、トラ
ンジスタQ3とC4は差動増幅器(帰還形)であるので
VIEのオフセットは小さくなるが、トランジスタQ9
とQIOのvlKのオフセットは抵抗R7〜R9及びト
ランジスタQ11〜Q12からなる定電流源で合わせな
ければならない。こうした場合、ある一定条件ではトラ
ンジスタQ9とQIOのV□のオフセットを小さくする
ように定電流源を設計することはできるが、クランプ電
圧が変わればオフセットが変化していまい、温度変化あ
るいは素子特性の変化などのいろいろの条件を考慮する
と、その設計は非常に困難であるという問題点があった
。Conventional multiplexer circuits require transistors Q3, C4, Q9 and Q10 to match the analog signal to the input range of the A/D converter, requiring the DC level of the clamped signal to be the same when switched.
(7) V st must be the same. Since transistors Q3 and C4 are differential amplifiers (feedback type), the offset of VIE will be small, but transistor Q9
The offset of vlK of QIO and QIO must be matched by a constant current source consisting of resistors R7 to R9 and transistors Q11 to Q12. In such a case, under certain conditions, it is possible to design a constant current source to reduce the offset between V The problem was that the design was extremely difficult when considering various conditions such as changes.
この発明は上記のような問題点を解消するためになされ
たもので、バッファアンプ回路の定電流源の設計を容易
に行うことができ、かつ温度変化。The present invention was made to solve the above-mentioned problems, and it is possible to easily design a constant current source for a buffer amplifier circuit, and it is possible to easily design a constant current source for a buffer amplifier circuit.
素子特性の変化に対して安定した出力を得ることができ
るマルチプレクサ回路を得ることを目的とする。The purpose of the present invention is to obtain a multiplexer circuit that can obtain a stable output against changes in element characteristics.
この発明に係るマルチプレクサ回路は、バッファアンプ
回路の定電流源をアナログスイッチ回路の作動側の定電
流源と同じ回路構成となるよう設けたものである。In the multiplexer circuit according to the present invention, the constant current source of the buffer amplifier circuit is provided to have the same circuit configuration as the constant current source on the operating side of the analog switch circuit.
この発明においては、バッファアンプ回路の定電流源を
アナログスイッチ回路の作動側の定電流源と同じ回路構
成となるように設けたので、バッファアンプ回路の定電
流源の設計を容易に行うことができるとともに、温度変
化および素子特性の変化に対するドリフトを小さくする
ことができる。In this invention, since the constant current source of the buffer amplifier circuit is provided to have the same circuit configuration as the constant current source on the operating side of the analog switch circuit, the constant current source of the buffer amplifier circuit can be easily designed. At the same time, it is possible to reduce drift due to changes in temperature and changes in element characteristics.
以下、この発明の実施例を図について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例によるマルチプレクサ回路
を示す回路図である0図において、第2図と同一符号は
同じものを示し、Q13.Q14はトランジスタ、RI
O−R12は抵抗を示す。FIG. 1 is a circuit diagram showing a multiplexer circuit according to an embodiment of the present invention. In FIG. 0, the same reference numerals as in FIG. Q14 is a transistor, RI
O-R12 shows resistance.
本実施例では、トランジスタQIO,Q13.Q14及
び抵抗RIO,R11,R12によりバッファアンプ回
路が構成され、トランジスタQ13゜Q14及び抵抗R
IO,R11,R12はトランジスタQIOの定電流源
を構成しており、これはアナログスイッチ回路の定電流
源と同じ構成となるように設けられている。すなわち、
トランジスタQ13はコレクタがエミッタフォロワトラ
ンジスタQIOのエミッタに、ベースがクランプ電圧入
力端子1に接続され、トランジスタQ14はエミッタ接
地され、コレクタが抵抗を介してトランジスタQ13の
エミッタに接続され、ベースが抵抗を介して接地される
とともに抵抗を介して電源に接続されている。In this embodiment, transistors QIO, Q13 . Q14 and resistors RIO, R11, and R12 constitute a buffer amplifier circuit, and transistors Q13゜Q14 and resistors R
IO, R11, and R12 constitute a constant current source of the transistor QIO, and this is provided to have the same configuration as the constant current source of the analog switch circuit. That is,
The transistor Q13 has a collector connected to the emitter of the emitter follower transistor QIO and a base connected to the clamp voltage input terminal 1. The emitter of the transistor Q14 is grounded, the collector is connected to the emitter of the transistor Q13 via a resistor, and the base is connected to the emitter of the transistor Q13 via a resistor. It is grounded and connected to the power supply via a resistor.
このような構成になるマルチプレクサ回路では、バッフ
ァアンプ回路の定電流源がアナログスイッチ回路の作動
側の定電流源と同じ回路構成となっているので、トラン
ジスタQ9に流れる電流とトランジスタQIOに流れる
電流は、温度変化、素子特性の変化などがあっても、ま
たクランプ電圧が変わった場合にも常に同じ関係で流れ
ることとなる。従って、バッファアンプ回路の定電流源
の設計を容易に行うことができるとともに、温度変化、
素子特性の変化に対して安定した出力を得ることができ
る。In a multiplexer circuit with such a configuration, the constant current source of the buffer amplifier circuit has the same circuit configuration as the constant current source on the operating side of the analog switch circuit, so the current flowing through transistor Q9 and the current flowing through transistor QIO are , even if there are temperature changes, changes in element characteristics, etc., or even if the clamp voltage changes, the current will always flow in the same relationship. Therefore, the constant current source of the buffer amplifier circuit can be easily designed, and the
It is possible to obtain stable output against changes in element characteristics.
なお、本発明は、他の回路構成の定電流源を有するアナ
ログスイッチ回路を備えたマルチプレクサ回路にも同様
に適用することができる。Note that the present invention can be similarly applied to a multiplexer circuit including an analog switch circuit having a constant current source with another circuit configuration.
以上のように、この発明のマルチプレクサ回路によれば
、バッファアンプ回路の定電流源をアナログスイッチ回
路の作動側の定電流源と同じ回路構成となるよう設けた
ので、バッファアンプ回路の定電流源の設計を容易に行
うことができ、かつ温度変化、素子特性の変化に対して
安定した出力を得ることができる効果がある。As described above, according to the multiplexer circuit of the present invention, the constant current source of the buffer amplifier circuit is provided to have the same circuit configuration as the constant current source on the operating side of the analog switch circuit. The present invention has the advantage that the design can be easily carried out, and a stable output can be obtained against changes in temperature and changes in element characteristics.
第1図はこの発明の一実施例によるマルチプレクサ回路
を示す回路図、第2図は従来のマルチプレクサ回路を示
す回路図である。
図において、1はクランプ電圧入力端子、2゜3はアナ
ログ信号入力端子、4.5は制御信号入力端子、6は出
力端子、7は電源端子、9,10はクランプ回路、Q1
〜Q14はトランジスタ、R1−R12は抵抗である。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a circuit diagram showing a multiplexer circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional multiplexer circuit. In the figure, 1 is a clamp voltage input terminal, 2.3 is an analog signal input terminal, 4.5 is a control signal input terminal, 6 is an output terminal, 7 is a power supply terminal, 9 and 10 are clamp circuits, and Q1
~Q14 is a transistor, and R1-R12 are resistors. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (2)
ぞれクランプする複数のクランプ回路と、該各クランプ
回路にそれぞれ接続して設けられた複数の定電流源を有
し、該定電流源のいずれかを作動させ、クランプされた
複数のアナログ信号のうちの1つを選択するアナログス
イッチ回路と、出力トランジスタと該出力トランジスタ
への定電流源とを有し、上記アナログスイッチ回路の出
力を増幅出力するバッファアンプ回路とを備えてなるマ
ルチプレクサ回路において、 上記バッファアンプ回路の定電流源を上記アナログスイ
ッチ回路の作動側の定電流源と同じ回路構成としたこと
を特徴とするマルチプレクサ回路。(1) A plurality of clamp circuits each clamping a plurality of analog signals to a predetermined clamp voltage, and a plurality of constant current sources connected to each of the clamp circuits, and one of the constant current sources and an analog switch circuit that selects one of the plurality of clamped analog signals, an output transistor, and a constant current source to the output transistor, and amplifies and outputs the output of the analog switch circuit. A multiplexer circuit comprising a buffer amplifier circuit, wherein a constant current source of the buffer amplifier circuit has the same circuit configuration as a constant current source on the operating side of the analog switch circuit.
スタと、ベースとコレクタが接続された第2のトランジ
スタとがエミッタ共通接続されてなる差動トランジスタ
回路と、ベースが抵抗を介して接地されるとともに抵抗
を介してアナログスイッチ回路の作動制御信号入力端子
に接続されコレクタが抵抗を介して上記差動トランジス
タ回路のエミッタに接続されたエミッタ接地トランジス
タとからなる定電流源を複数個有し、 該複数個の定電流源の第1のトランジスタのコレクタが
共通して負荷トランジスタを介して電源に接続され、上
記複数個の定電流源の第2のトランジスタのコレクタが
共通してダイオード接続トランジスタ及び負荷トランジ
スタを介して電源に接続されてなり、 上記バッファアンプ回路は、 ベースが上記ダイオード接続トランジスタのベースに接
続され、コレクタが電源に接続されたエミッタフォロワ
トランジスタと、 ベースがクランプ電圧に、コレクタが上記エミッタフォ
ロワトランジスタのエミッタに接続された第3のトラン
ジスタと、コレクタが抵抗を介して該第3のトランジス
タのエミッタに接続され、ベースが抵抗を介して接地さ
れるとともに抵抗を介して電源に接続されたエミッタ接
地トランジスタとからなる定電流源とを備えてなるもの
であることを特徴とする特許請求の範囲第1項記載のマ
ルチプレクサ回路。(2) The analog switch circuit includes a differential transistor circuit in which a first transistor whose base is connected to the clamp circuit, a second transistor whose base and collector are connected, and whose emitters are commonly connected; is grounded via a resistor, is connected to the operation control signal input terminal of the analog switch circuit via the resistor, and has a common-emitter transistor whose collector is connected to the emitter of the differential transistor circuit via the resistor. a plurality of constant current sources, the collectors of the first transistors of the plurality of constant current sources are commonly connected to the power supply via a load transistor, and the collectors of the second transistors of the plurality of constant current sources are connected in common to the power supply via a load transistor. Commonly connected to a power supply via a diode-connected transistor and a load transistor, the buffer amplifier circuit includes an emitter follower transistor whose base is connected to the base of the diode-connected transistor and whose collector is connected to the power supply; is connected to a clamp voltage, the collector is connected to the emitter of the emitter follower transistor, the collector is connected to the emitter of the third transistor through a resistor, the base is grounded through the resistor, and 2. The multiplexer circuit according to claim 1, further comprising a constant current source comprising a common emitter transistor connected to a power source via a resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62100985A JP2511958B2 (en) | 1987-04-23 | 1987-04-23 | Multiplexer circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62100985A JP2511958B2 (en) | 1987-04-23 | 1987-04-23 | Multiplexer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63266922A true JPS63266922A (en) | 1988-11-04 |
JP2511958B2 JP2511958B2 (en) | 1996-07-03 |
Family
ID=14288616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62100985A Expired - Lifetime JP2511958B2 (en) | 1987-04-23 | 1987-04-23 | Multiplexer circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2511958B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59154934U (en) * | 1983-04-01 | 1984-10-17 | 東光株式会社 | analog switch circuit |
-
1987
- 1987-04-23 JP JP62100985A patent/JP2511958B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59154934U (en) * | 1983-04-01 | 1984-10-17 | 東光株式会社 | analog switch circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2511958B2 (en) | 1996-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2540593B2 (en) | Comparator with extended common mode input voltage range | |
GB1453732A (en) | Current mirror amplifiers | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
US5446414A (en) | Simple high speed precision transconductance amplifier circuits | |
US4117417A (en) | Switchable current amplifiers | |
JPS63266922A (en) | Multiplexer circuit | |
US4103246A (en) | Switchable current amplifier | |
US4267521A (en) | Compound transistor circuitry | |
US4250461A (en) | Current mirror amplifier | |
JPH04229705A (en) | Current amplifying device | |
US4731589A (en) | Constant current load and level shifter circuitry | |
US5021744A (en) | Differential amplifier with differential or single-ended output | |
JPH04268810A (en) | Delay circuit | |
JPH0464205B2 (en) | ||
JP2711411B2 (en) | Operational amplifier circuit | |
JPS60236509A (en) | Differential variable amplifier circuit | |
JPH0526814Y2 (en) | ||
US3990017A (en) | Current amplifier | |
JPH01278108A (en) | Differential amplifier circuit | |
SU1094122A1 (en) | Differential rectifier | |
JPH0257368B2 (en) | ||
JPS604613B2 (en) | differential amplifier | |
JPH04119009A (en) | Switch circuit | |
JPS5943628A (en) | Constant current switching circuit | |
JPH029729B2 (en) |