JPS6326626B2 - - Google Patents

Info

Publication number
JPS6326626B2
JPS6326626B2 JP56087197A JP8719781A JPS6326626B2 JP S6326626 B2 JPS6326626 B2 JP S6326626B2 JP 56087197 A JP56087197 A JP 56087197A JP 8719781 A JP8719781 A JP 8719781A JP S6326626 B2 JPS6326626 B2 JP S6326626B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
transformer
transistor
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56087197A
Other languages
Japanese (ja)
Other versions
JPS57202873A (en
Inventor
Eiji Yokohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP8719781A priority Critical patent/JPS57202873A/en
Publication of JPS57202873A publication Critical patent/JPS57202873A/en
Publication of JPS6326626B2 publication Critical patent/JPS6326626B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/40Means for preventing magnetic saturation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明はトランスの飽和を防止することが可能
な直流変換装置即ちDC−DCコンバータに関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC converter, that is, a DC-DC converter that can prevent saturation of a transformer.

従来のトランジスタコンバータを第1図を参照
して説明すると、直流電源1に出力トランス2の
1次巻線3が接続され、この1次巻線3にスイツ
チング素子としてトランジスタ4が直列に接続さ
れ、トランス2の2次巻線5には整流ダイオード
6から成る整流回路7が接続され、この整流回路
7の出力段にはダイオード8とリアクトル9とコ
ンデンサ10とから成る平滑回路11を介して負
荷12が接続されている。13は直流出力電圧を
一定に制御するためのトランジスタ4の制御回路
である。この回路13の中には、出力電圧と基準
電圧源14の基準電圧との誤差出力電圧を得るた
めの誤差増幅回路15、電流検出器16で検出さ
れた負荷電流ILに対応した電圧と基準電源17で
与えられる過電流レベルに対応する基準電圧とを
比較する誤差増幅回路18とを含む。一方の誤差
増幅回路15の出力と他方の誤差増幅回路18の
出力とはダイオード19,20を介して加算され
て第1の電圧コンパレータ21の入力となる。こ
の入力はコンパレータ21に於いて、のこぎり波
発生回路22から発生するのこぎり波と比較され
る。尚のこぎり波発生回路22からはトランジス
タ4のオンオフ周期と同一周期ののこぎり波が発
生する。第2の電圧コンパレータ24は、のこぎ
り波発生回路22から発生するのこぎり波と基準
電圧源23から与えられる最大デユテイフアクタ
決定用基準電圧とを比較し、許容最大デユテイフ
アクタ即ち許容最大パルス幅を決定する。そして
この第2の電圧コンパレータ24の出力で許可さ
れた時間だけ第1の電圧コンパレータ21の出力
がANDゲート25を通過する。ANDゲート25
の出力にはトランジスタ駆動回路26が設けら
れ、ANDゲート25の出力に対応するベース駆
動信号がトランジスタ4に与えられる。トランス
1次巻線3に整流ダイオード27を介して並列接
続された抵抗28はトランス3のリセツトを行う
ものであり、この抵抗28に並列接続されたコン
デンサ29はスパイク電圧除去するものである。
To explain a conventional transistor converter with reference to FIG. 1, a primary winding 3 of an output transformer 2 is connected to a DC power supply 1, a transistor 4 is connected in series to this primary winding 3 as a switching element, A rectifier circuit 7 consisting of a rectifier diode 6 is connected to the secondary winding 5 of the transformer 2, and a load 12 is connected to the output stage of the rectifier circuit 7 via a smoothing circuit 11 consisting of a diode 8, a reactor 9, and a capacitor 10. is connected. 13 is a control circuit for the transistor 4 for controlling the DC output voltage to be constant. This circuit 13 includes an error amplifier circuit 15 for obtaining an error output voltage between the output voltage and the reference voltage of the reference voltage source 14, a voltage corresponding to the load current I L detected by the current detector 16, and a reference voltage. and an error amplification circuit 18 that compares the overcurrent level provided by the power supply 17 with a corresponding reference voltage. The output of one error amplification circuit 15 and the output of the other error amplification circuit 18 are added via diodes 19 and 20 and become an input to a first voltage comparator 21. This input is compared in a comparator 21 with a sawtooth wave generated from a sawtooth wave generation circuit 22. Note that the sawtooth wave generation circuit 22 generates a sawtooth wave having the same cycle as the on/off cycle of the transistor 4. The second voltage comparator 24 compares the sawtooth wave generated from the sawtooth wave generation circuit 22 with a reference voltage for determining the maximum duty factor supplied from the reference voltage source 23, and determines the maximum allowable duty factor, that is, the maximum allowable pulse width. Then, the output of the first voltage comparator 21 passes through the AND gate 25 for a period of time permitted by the output of the second voltage comparator 24. AND gate 25
A transistor drive circuit 26 is provided at the output of the AND gate 25, and a base drive signal corresponding to the output of the AND gate 25 is applied to the transistor 4. A resistor 28 connected in parallel to the transformer primary winding 3 via a rectifier diode 27 is used to reset the transformer 3, and a capacitor 29 connected in parallel to this resistor 28 is used to remove spike voltages.

このように構成されたコンバータのトランジス
タ4を第2図のt1〜t2区間でオン駆動すると、電
源1の電圧が1次巻線3に印加され、これに対応
した電圧が2次巻線5に生じ、整流回路7及び平
滑回路11を介して負荷12に供給される。第2
図でt2時点でトランジスタ4のベース駆動信号が
消滅してトランジスタ4がオフに転換すると、ト
ランジスタ4のオン期間にトランス2に蓄えられ
ていたエネルギが1次巻線3と整流ダイオード2
7と抵抗28とから成る閉回路で消費され、第2
図Aに示すトランジスタ4のコレクタエミツタ間
電圧VBEの上昇が制限されると共に、トランス2
が磁気的にリセツトされる。トランジスタ4のオ
フ期間に於けるリセツト電圧VRの発生期間はt2
t3であり、この期間の電圧印加でトランス2がリ
セツトされた後には電源1の電圧VSがトランジ
スタ4に印加される。
When the transistor 4 of the converter configured in this way is turned on during the period t1 to t2 in FIG. 2, the voltage of the power supply 1 is applied to the primary winding 3, and the corresponding voltage is applied to the secondary winding. 5 and is supplied to the load 12 via the rectifier circuit 7 and the smoothing circuit 11. Second
In the figure, when the base drive signal of transistor 4 disappears and transistor 4 turns off at time t 2 , the energy stored in transformer 2 during the on period of transistor 4 is transferred to primary winding 3 and rectifier diode 2.
7 and a resistor 28, and the second
The increase in collector-emitter voltage V BE of transistor 4 shown in Figure A is limited, and the transformer 2
is magnetically reset. The generation period of the reset voltage V R during the off period of the transistor 4 is from t 2 to
t3 , and after the transformer 2 is reset by voltage application during this period, the voltage V S of the power supply 1 is applied to the transistor 4.

ところで、負荷電流ILの変動が少ない場合に
は、1周期ごとにトランス2がリセツトされるた
めに、トランス2の飽和が生じないが、負荷電流
ILが小さい状態から急激に大きい状態になると、
十分なリセツト電圧を得ることが不可能になり、
トランス2が飽和してトランジスタ4のコレクタ
電流ICが大きくなり、トランジスタ4の破壊又は
劣化が生じる。即ち、第2図Dに示す負荷電流IL
が小さいt4〜t9期間ではトランジスタ4のオン時
間(t7〜t8)が短かくなり、トランス2に蓄えら
れるエネルギも少なくなるので、リセツト電圧
VRも低くなる。このため、コンデンサ29の充
電電圧も当然低くなる。次に、t9以後に於いて負
荷電流ILが増大したためにトランジスタ4のオン
時間がt9〜t10に示すように長くなると、トランス
2をリセツトするために高い電圧が要求される。
t9〜t10時間でトランス2に比較的大きなエネルギ
が蓄えられているが、スパイク電圧除去用コンデ
ンサ29が設けられているために、オン時にトラ
ンス2に蓄えられたエネルギがそのままリセツト
電圧として使用されず、コンデンサ29の充電に
使用され、リセツト電圧は徐々に上昇する。従つ
て、t10〜t11のオフ期間にトランス2をリセツト
する電圧がこの時のコレクタ電流ICに対応した全
負荷時リセツト電圧レベルVAよりも低くなり、
トランス2のリセツトが不可能になる。このため
第2図Cに示すB−H曲線から明らかなように、
t9〜t12区間ではB−H曲線が元に戻ることが不可
能となり、次のt11以後のサイクルではリセツト
されない状態から動作が始まり、トランス2が飽
和し、第2図Bに示す如くトランジスタ4のコレ
クタ電流ICが過大になる。このため、従来は電力
容量の大きなトランジスタ4を使用してトランジ
スタ4の破壊又は劣化を防止するか、又はトラン
ス2の磁束密度を低く設計した。従つて、装置が
大型且つ高価になつた。
By the way, when the fluctuation of the load current I L is small, the transformer 2 is reset every cycle, so saturation of the transformer 2 does not occur, but the load current
When I L suddenly changes from a small state to a large state,
It becomes impossible to obtain sufficient reset voltage,
The transformer 2 becomes saturated and the collector current I C of the transistor 4 increases, causing destruction or deterioration of the transistor 4. That is, the load current I L shown in FIG. 2D
During the period t 4 to t 9 when t
VR will also be lower. Therefore, the charging voltage of the capacitor 29 naturally becomes low. Next, after t9 , when the on-time of the transistor 4 becomes longer as shown in t9 to t10 due to the increase in the load current IL , a high voltage is required to reset the transformer 2.
A relatively large amount of energy is stored in the transformer 2 during the time period t 9 to t 10 , but since the spike voltage removal capacitor 29 is provided, the energy stored in the transformer 2 when it is on is used as a reset voltage as it is. Instead, it is used to charge the capacitor 29, and the reset voltage gradually increases. Therefore, the voltage that resets the transformer 2 during the off period from t 10 to t 11 becomes lower than the full-load reset voltage level V A corresponding to the collector current I C at this time,
It becomes impossible to reset transformer 2. Therefore, as is clear from the B-H curve shown in Figure 2C,
In the interval from t 9 to t 12 , it is impossible for the B-H curve to return to its original state, and in the next cycle after t 11 , the operation starts from a state where it is not reset, transformer 2 becomes saturated, and as shown in Fig. 2B. The collector current I C of transistor 4 becomes excessive. For this reason, in the past, a transistor 4 with a large power capacity was used to prevent destruction or deterioration of the transistor 4, or the magnetic flux density of the transformer 2 was designed to be low. Therefore, the device has become large and expensive.

第1図の方式の欠点を解決するために、本願発
明者は、第3図に示す方式を提案した。この第3
図の回路は第1図の回路にコンデンサ充電用電源
回路30を付加したものである。即ち、別電源3
1と逆流阻止用整流用ダイオード32とから成る
回路をコンデンサ29に並列接続したものであ
る。電源31は主回路の直流電源1とは別電源と
なるように構成され、全負荷電流ILMが流れた時
に要求されるリセツト電圧レベルVAにほぼ等し
い電圧VRMをコンデンサ29に供給する。
In order to solve the drawbacks of the method shown in FIG. 1, the inventor of the present application proposed the method shown in FIG. This third
The circuit shown in the figure is the circuit shown in FIG. 1 with a capacitor charging power supply circuit 30 added thereto. That is, separate power supply 3
1 and a rectifying diode 32 for blocking reverse current are connected in parallel to a capacitor 29. The power supply 31 is configured to be a separate power supply from the DC power supply 1 of the main circuit, and supplies the capacitor 29 with a voltage V RM approximately equal to the reset voltage level V A required when the full load current I LM flows.

上述の如く充電用電源回路30を設けた装置に
於いて、第4図Dに示す如くt5〜t9区間で負荷電
流ILが減少して軽負荷状態となりt9で急激に負荷
電流ILが全負荷電流ILMになる場合には、t6〜t7
オン期間でコレクタ電流ICは小さくなり、t7〜t8
のオフ期間でのフライバツク電圧も当然低くな
る。このため、ダイオード27はオフとなり、ト
ランジスタ4には直流電源1の電圧VSとトラン
ス2の電圧との和が印加される。t7〜t8期間での
フライバツク電圧が低くても、コンデンサ29は
別電源31によつて電圧VRMで充電されているの
で、第1図の従来回路のように充電電圧が低下し
ない。t9〜t10のオン期間でコレクタ電流ICが増大
すれば、これに応じたフライバツク電圧がt10
t11で発生し、ダイオード27がオンになつてリ
セツト電圧となる。この際、コンデンサ29は予
め電圧VRMに充電されているので、フライバツク
電圧がコンデンサ29に吸収されてリセツト不可
能になる事態は生じない。従つて、トランス2の
飽和が防止され、過大なコレクタ電流が制限され
る。尚リセツト電圧は別電源31の電圧VRMにク
ランプされた状態となり、またVCEもクランプさ
れた状態となる。
In the device provided with the charging power supply circuit 30 as described above, the load current I L decreases in the period from t 5 to t 9 as shown in FIG. When L becomes the full load current I LM , the collector current I C becomes small during the on period from t 6 to t 7 , and from t 7 to t 8
Naturally, the flyback voltage during the off-period is also low. Therefore, the diode 27 is turned off, and the sum of the voltage V S of the DC power supply 1 and the voltage of the transformer 2 is applied to the transistor 4. Even if the flyback voltage during the period t7 to t8 is low, since the capacitor 29 is charged with the voltage VRM by the separate power supply 31, the charging voltage does not drop as in the conventional circuit shown in FIG. If the collector current I C increases during the on period from t 9 to t 10 , the corresponding flyback voltage increases from t 10 to t 10 .
Occurs at t11 , diode 27 turns on and becomes the reset voltage. At this time, since the capacitor 29 has been charged to the voltage VRM in advance, a situation in which the flyback voltage is absorbed by the capacitor 29 and becomes impossible to reset does not occur. Therefore, saturation of the transformer 2 is prevented and excessive collector current is limited. Note that the reset voltage is clamped to the voltage VRM of the separate power supply 31, and VCE is also clamped.

ところで、第1図及び第3図の回路に於いて、
トランジスタ4のオンの期間にトランス2に蓄え
られるエネルギをオフ期間に放出しないとリセツ
トすることが出来ない。トランジスタ4のオン期
間に蓄えられるエネルギは、入力電圧VS、コレ
クタ電流IC、パルス幅即ちオン時間TONによつて
変化し、第1図の回路では入力電圧VSが高い時
には必然的にリセツト電圧も高くなる。ところ
が、トランジスタ4のオフ時間には入力電圧VS
とリセツト電圧VRとの和の電圧VS+VRがコレク
タエミツタ間に印加され、入力電圧が高い場合に
はトランジスタ4に相当大きな電圧が加わる。こ
のため、高耐圧のトランジスタ4を使用すること
が要求される。これに対して、第3図の回路で
は、別電源31の電圧VRMによつてリセツト電圧
VRがクランプされるので、トランジスタ4に印
加される電圧は制限され、トランジスタ4の耐圧
を低くすることが出来る。しかし、負荷短絡又は
負荷の急増の場合にトランス2が飽和する恐れが
ある。即ち、従来の回路では、入力電圧が低い場
合でも所定の出力電圧が得られるように、デユテ
イフアクタは例えば50%のように比較的大きく固
定設定されている。このようにデユテイフアクタ
が大きく且つ入力電圧VSが高い状態で負荷短絡
が生じると、まず出力電圧が低下するので、パル
ス幅を広げる動作となり、最大パルス幅(最大デ
ユテイフアクタ)になる。尚過電流検出用の誤差
増幅回路18が設けられているが、一般には応答
遅れがあるために、直ちにパルス幅が狭められな
い。最大パルス幅となり且つ入力電圧VSが高い
と、トランス2に蓄えられるエネルギも大きくな
り、大きなリセツト電圧が必要になる。しかし、
トランジスタ4の耐圧との関係でリセツト電圧が
制限されていると、十分なリセツト電圧が得るこ
とが出来ず、トランス2が飽和する恐れがある。
By the way, in the circuits of FIGS. 1 and 3,
Resetting is not possible unless the energy stored in the transformer 2 while the transistor 4 is on is released during the off period. The energy stored during the on-period of transistor 4 varies depending on the input voltage V S , collector current I C , and pulse width, that is, on-time T ON ; in the circuit shown in Figure 1, when the input voltage V S is high, The reset voltage also increases. However, during the off-time of transistor 4, the input voltage V S
A voltage V S +V R , which is the sum of the voltage V S and the reset voltage V R , is applied between the collector and emitter, and when the input voltage is high, a considerably large voltage is applied to the transistor 4. Therefore, it is required to use a transistor 4 with high breakdown voltage. On the other hand, in the circuit shown in FIG. 3, the reset voltage is set by the voltage V RM of the separate power supply 31.
Since V R is clamped, the voltage applied to the transistor 4 is limited, and the withstand voltage of the transistor 4 can be lowered. However, in the case of a load short circuit or a sudden load increase, the transformer 2 may become saturated. That is, in conventional circuits, the duty factor is set to a relatively large fixed value, such as 50%, so that a predetermined output voltage can be obtained even when the input voltage is low. In this way, when a load short circuit occurs in a state where the duty factor is large and the input voltage V S is high, the output voltage first decreases, so the pulse width is widened to reach the maximum pulse width (maximum duty factor). Although an error amplification circuit 18 for overcurrent detection is provided, there is generally a delay in response, so the pulse width cannot be narrowed immediately. When the maximum pulse width is reached and the input voltage V S is high, the energy stored in the transformer 2 also becomes large, and a large reset voltage is required. but,
If the reset voltage is limited in relation to the withstand voltage of the transistor 4, a sufficient reset voltage cannot be obtained and the transformer 2 may become saturated.

そこで、本発明の目的は高い入力電圧の状態で
負荷の急増が生じてもトランスが飽和しないよう
な直流変換装置を提供することにある。
SUMMARY OF THE INVENTION Therefore, it is an object of the present invention to provide a DC converter in which a transformer does not become saturated even if the load suddenly increases under high input voltage conditions.

上記目的を達成するための本発明は、1次巻線
と2次巻線とを有するトランスと、前記1次巻線
に直列に接続されたスイツチング素子と、前記1
次巻線と前記スイツチング素子との直列回路に接
続された直流電源と、前記2次巻線に接続された
整流回路と、前記1次巻線に整流ダイオードを介
して並列接続された抵抗と、許容最大デユテイフ
アクタを前記1次巻線の入力電圧の少なくとも最
大値近傍に於いて前記入力電圧にほぼ反比例する
ように変化させ、前記許容最大デユテイフアクタ
の範囲内のデユテイフアクタを有するオンオフ制
御信号を前記スイツチング素子に供給するスイツ
チング素子制御回路と、から成る直流変換装置に
係わるものである。
To achieve the above object, the present invention includes a transformer having a primary winding and a secondary winding, a switching element connected in series to the primary winding, and a switching element connected in series to the primary winding.
a DC power supply connected to a series circuit of the secondary winding and the switching element, a rectifier circuit connected to the secondary winding, and a resistor connected in parallel to the primary winding via a rectifier diode; The maximum allowable duty factor is changed at least in the vicinity of the maximum value of the input voltage of the primary winding so as to be substantially inversely proportional to the input voltage, and the switching element receives an on/off control signal having a duty factor within the range of the maximum allowable duty factor. The present invention relates to a DC converter comprising a switching element control circuit that supplies a switching element to a DC converter.

上記本発明によれば、許容最大デユテイフアク
タ即ち許容最大パルス幅を入力電圧に反比例する
ように変化させるので、入力電圧が高い状態では
許容最大デユテイフアクタ即ち許容最大パルス幅
が狭い状態に保たれている。従つて、入力電圧が
高い状態で負荷短絡等が生じて出力電圧が低下
し、パルス幅が許容最大パルス幅まで広げられた
としても、許容最大パルス幅が高い入力電圧に応
答して狭められているので、スイツチング素子の
オン時間TONに蓄えられるエネルギが制限される
のみでなく、スイツチング素子のオフ時間TOFF
長くなり、リセツト電圧を印加するリセツト時間
が長くなる。従つて、スイツチング素子の耐圧の
関係でリセツト電圧が制限されていたとしても、
長いリセツト時間のためにトランスのリセツトが
可能になり、トランスの飽和が防止される。
According to the present invention, the maximum allowable duty factor, ie, the maximum allowable pulse width, is changed in inverse proportion to the input voltage, so that the maximum allowable duty factor, ie, the maximum allowable pulse width, is kept narrow when the input voltage is high. Therefore, even if a load short circuit occurs when the input voltage is high and the output voltage drops and the pulse width is widened to the maximum allowable pulse width, the maximum allowable pulse width will be narrowed in response to the high input voltage. This not only limits the energy stored during the on-time T ON of the switching element, but also lengthens the off-time T OFF of the switching element, lengthening the reset time during which the reset voltage is applied. Therefore, even if the reset voltage is limited due to the withstand voltage of the switching element,
The long reset time allows the transformer to reset and prevents transformer saturation.

以下、第5図〜第8図を参照して本発明の実施
例について述べる。但し、第5図で符号1〜32
で示すものは第1図及び第3図で同一符号で示す
ものと実質的に同一であるので、その説明を省略
する。
Embodiments of the present invention will be described below with reference to FIGS. 5 to 8. However, in Fig. 5, the numbers 1 to 32
Components indicated by are substantially the same as those indicated by the same reference numerals in FIGS. 1 and 3, so their explanation will be omitted.

第5図の直流変換装置に於いては入力電圧VS
に応じてコンパレータ24の基準電圧を変化させ
るために、入力電圧検出回路33が設けられ、こ
れが制御範囲決定用ツエナーダイオード40と逆
流阻止用整流ダイオード41とを介して基準電圧
源23の抵抗R1とR2との分圧点34に結合され
ている。尚入力電圧検出回路33は、トランス2
に設けられた3次巻線35と整流ダイオード36
と平滑用コンデンサ37と抵抗38とから成る。
In the DC converter shown in Figure 5, the input voltage V S
In order to change the reference voltage of the comparator 24 according to the input voltage, an input voltage detection circuit 33 is provided. and R2 at a voltage dividing point 34. Note that the input voltage detection circuit 33 is connected to the transformer 2.
A tertiary winding 35 and a rectifier diode 36 provided in
, a smoothing capacitor 37, and a resistor 38.

入力電圧検出回路33からは入力電圧VS即ち
トランス2に電源1から供給される電圧に対応し
た直流電圧が得られ、基準電圧源23に於ける分
圧点34の電位は入力電圧に応答して変化する。
許容最大パルス幅決定のコンパレータ24に於い
ては、のこぎり波発生回路22から得られる第6
図及び第7図で示すのこぎり波39と基準電圧源
23から供給する最大パルス幅決定基準電圧
VMAXとが比較され、第6図及び第7図のCで示
す許容最大パルス幅制御信号が発生する。第6図
は入力電圧VSが低い場合の状態を示し、第7図
は入力電圧VSが高い場合の状態を示す。従つて、
第6図Cと第7図Cの比較から明らかなように、
許容最大パルス幅TMAXは入力電圧VSが高くなる
に従つて狭くなる。
The input voltage detection circuit 33 obtains the input voltage V S , that is, the DC voltage corresponding to the voltage supplied to the transformer 2 from the power supply 1, and the potential at the voltage dividing point 34 in the reference voltage source 23 responds to the input voltage. and change.
In the comparator 24 for determining the maximum allowable pulse width, the sixth pulse width obtained from the sawtooth wave generation circuit 22 is
The sawtooth wave 39 and the maximum pulse width determining reference voltage supplied from the reference voltage source 23 shown in FIGS.
V MAX is compared to generate the maximum allowable pulse width control signal shown at C in FIGS. 6 and 7. FIG. 6 shows the state when the input voltage V S is low, and FIG. 7 shows the state when the input voltage V S is high. Therefore,
As is clear from the comparison between Figure 6C and Figure 7C,
The maximum allowable pulse width T MAX becomes narrower as the input voltage V S becomes higher.

出力電圧制御用コンパレータ21では第6図及
び第7図のAに示すようにのこぎり波39と誤差
出力電圧VEとが比較され、第6図及び第7図の
Bに示すパルス幅TC骼の制御パルスを発生する。
第6図及び第7図の状態ではTCがTMAXより狭い
ため、ANDゲート25の出力には第6図及び第
7図のDに示す如くBのパルスがそのまま送出さ
れ、トランジスタ4は第6図又は第7図のDのパ
ルスに応答してオンオフ動作する。トランジスタ
4のVCEは第6図又は第7図のEで示すように変
化し、リセツト電圧VRMが一定であつても入力電
圧VSが高い場合には、オフ期間にVCEが高くな
る。
The output voltage control comparator 21 compares the sawtooth wave 39 with the error output voltage V E as shown in A in FIGS. 6 and 7, and calculates the pulse width T C as shown in B in FIGS. generates control pulses.
In the states shown in FIGS. 6 and 7, since T C is narrower than T MAX , the pulse B is directly sent to the output of the AND gate 25 as shown in D in FIGS. 6 and 7, and the transistor 4 It operates on and off in response to the pulse D in FIG. 6 or FIG. 7. V CE of transistor 4 changes as shown by E in Figure 6 or 7, and even if the reset voltage V RM is constant, if the input voltage VS is high, V CE becomes high during the off period. .

第8図は第7図に示すように入力電圧VSが高
い状態で負荷12の電流ILが急増した状態を示
す。t3時点まで軽負荷であり、t3時点で負荷短絡
が生じたとすれば、出力電圧が低下し、出力電圧
を上げる動作となり、第2のコンパレータ24で
決定された第8図Cに示す許容最大パルス幅
TMAXまで第1のコンパレータ21の出力パルス
の幅も広がり、第8図Bに示すようにt4〜t5期間
でコレクタ電流ICが流れる。この時、第7図で説
明したように高い入力電圧によつて許容最大パル
ス幅TMAXが狭められているので、トランジスタ
4のオン時間TONにトランス2に蓄えられるエネ
ルギは少くなる。またオン時間TONが短かくなつ
た分だけオフ時間TOFFが長くなるので、トランス
2のリセツトを確実に行うことが可能になる。第
5図の回路には過電流制限回路が設けられている
ので、過電流検出の誤差増幅回路18から所定の
応答遅れの後に制御出力が発生し、この制御出力
が電圧検出の誤差増幅回路15の出力よりも高く
なると、ダイオード20がオンになり、コンパレ
ータ21の出力パルス幅が狭くなり、第8図Bの
t8〜t9期間で示すようにトランジスタ4のオン時
間は狭くなる。もし、低い入力電圧で所定の出力
電圧を得ることが可能なように設定された第6図
Cのような許容最大パルス幅に固定されていると
すれば、高い入力電圧で負荷短絡が生じ、出力電
圧が低下すると、第6図Cで示すような許容最大
パルス幅TMAXまでオン時間TONが伸び、トランス
2のリセツトが不可能になる。
FIG. 8 shows a state in which the current I L of the load 12 suddenly increases while the input voltage V S is high as shown in FIG. If the load is light until time t 3 and a load short circuit occurs at time t 3 , the output voltage will decrease and the output voltage will increase, resulting in the tolerance shown in FIG. 8C determined by the second comparator 24. Maximum pulse width
The width of the output pulse of the first comparator 21 increases until T MAX , and the collector current I C flows during the period t 4 to t 5 as shown in FIG. 8B. At this time, since the allowable maximum pulse width T MAX is narrowed by the high input voltage as explained in FIG. 7, the energy stored in the transformer 2 during the on-time T ON of the transistor 4 decreases. Furthermore, as the on time T ON becomes shorter, the off time T OFF becomes longer, so that the transformer 2 can be reset reliably. Since the circuit shown in FIG. 5 is provided with an overcurrent limiting circuit, a control output is generated from the overcurrent detection error amplification circuit 18 after a predetermined response delay, and this control output is transmitted to the voltage detection error amplification circuit 15. , the diode 20 turns on and the output pulse width of the comparator 21 becomes narrower, as shown in FIG.
As shown in the period t 8 to t 9 , the on time of the transistor 4 becomes narrow. If the maximum allowable pulse width is fixed as shown in Figure 6C, which is set so that a predetermined output voltage can be obtained with a low input voltage, a load short circuit will occur at a high input voltage. When the output voltage decreases, the on-time T ON increases to the maximum allowable pulse width T MAX as shown in FIG. 6C, making it impossible to reset the transformer 2.

入力電圧VSが一定値よりも低くなると、ツエ
ナーダイオード40がオフとなり、基準電圧源2
3から送出する基準電圧は入力電圧VSに追従し
なくなり、電圧+Vを抵抗R1とR2とで分圧して
得られる固定基準電圧となる。従つて入力電圧
VSが低い場合に許容最大パルス幅TMAXが大きく
なり過ぎてリセツト不可能になる事態は生じな
い。
When the input voltage V S becomes lower than a certain value, the Zener diode 40 turns off and the reference voltage source 2
The reference voltage sent from 3 no longer follows the input voltage V S , and becomes a fixed reference voltage obtained by dividing the voltage +V between resistors R 1 and R 2 . Therefore the input voltage
When V S is low, the maximum allowable pulse width T MAX does not become too large and cannot be reset.

上述から明らかなように、本実施例によれば、
トランス2の飽和を防止することが出来且つリセ
ツト電圧を低くすることが出来るから、トランス
2の小形化、トランジスタ4の低耐圧化が可能に
なる。従つて、装置の小型化、低コスト化が可能
になる。
As is clear from the above, according to this example,
Since saturation of the transformer 2 can be prevented and the reset voltage can be lowered, it is possible to downsize the transformer 2 and lower the withstand voltage of the transistor 4. Therefore, it is possible to downsize the device and reduce costs.

以上、本発明の実施例について述べたが、本発
明はこれに限定されるものではなく、更に変形可
能なものである。例えば、実施例ではリセツト電
圧の変動を防止するために、別電源31を直流電
源1と別に構成したが、共通電源方式としてもよ
い。またリセツト電圧を一定にするために、充電
用電源回路30に定電圧化回路を含めてもよい。
また、トランジスタ4を駆動制御する制御回路1
3を他励方式としたが、トランス2の電圧をトラ
ンジスタ4のベースに帰還して自励方式で駆動す
るようにしてもよい。また入力電圧をトランス2
を使用せずに独立に検出してもよい。別電源31
の電圧を全負荷時に要求されるリセツト電圧より
も少し高く設定してもよい。
Although the embodiments of the present invention have been described above, the present invention is not limited thereto and can be further modified. For example, in the embodiment, the separate power supply 31 is configured separately from the DC power supply 1 in order to prevent fluctuations in the reset voltage, but a common power supply system may be used. Further, in order to keep the reset voltage constant, the charging power supply circuit 30 may include a voltage regulating circuit.
Further, a control circuit 1 that drives and controls the transistor 4
3 is a separately excited system, but the voltage of the transformer 2 may be fed back to the base of the transistor 4 to drive the transistor 4 using a self-exciting system. Also, input voltage is changed to transformer 2
It may also be detected independently without using. Separate power supply 31
The voltage may be set slightly higher than the reset voltage required at full load.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のトランジスタコンバータを示す
回路図、第2図は第1図の各部の状態を示す波形
図、第3図は従来の改良されたコンバータを示す
回路図、第4図は第3図の各部の状態を示す波形
図、第5図は本発明の実施例に係わる直流変換装
置を示す回路図、第6図は入力電圧が低い場合の
第5図のA〜E点の状態を示す波形図、第7図は
入力電圧が高い場合の第5図のA〜E点の状態を
示す波形図、第8図は第5図の回路で負荷が急変
した場合のVCE、IC、許容最大パルス幅を示す波
形図である。 尚図面に用いられている符号に於いて、1は直
流電源、2はトランス、3は1次巻線、4はトラ
ンジスタ、5は2次巻線、7は整流回路、12は
負荷、13は制御回路、21はコンパレータ、2
2はのこぎり波発生回路、24は電圧コンパレー
タ、33は入力電圧検出回路である。
Fig. 1 is a circuit diagram showing a conventional transistor converter, Fig. 2 is a waveform diagram showing the states of each part of Fig. 1, Fig. 3 is a circuit diagram showing a conventional improved converter, and Fig. 4 is a circuit diagram showing the state of each part of Fig. FIG. 5 is a circuit diagram showing the DC converter according to the embodiment of the present invention. FIG. 6 is a waveform diagram showing the states of each part in the figure. FIG. 6 shows the states of points A to E in FIG. 5 when the input voltage is low. Figure 7 is a waveform diagram showing the states of points A to E in Figure 5 when the input voltage is high, and Figure 8 is the waveform diagram showing the state of points A to E in Figure 5 when the input voltage is high . , is a waveform diagram showing the maximum allowable pulse width. In the symbols used in the drawings, 1 is a DC power supply, 2 is a transformer, 3 is a primary winding, 4 is a transistor, 5 is a secondary winding, 7 is a rectifier circuit, 12 is a load, and 13 is a control circuit, 21 is a comparator, 2
2 is a sawtooth wave generation circuit, 24 is a voltage comparator, and 33 is an input voltage detection circuit.

Claims (1)

【特許請求の範囲】 1 1次巻線と2次巻線とを有するトランスと、
前記1次巻線に直列に接続されたスイツチング素
子と、 前記1次巻線と前記スイツチング素子との直列
回路に接続された直流電源と、 前記2次巻線に接続された整流回路と、 前記1次巻線に整流ダイオードを介して並列接
続された抵抗と、 許容最大デユテイフアクタを前記1次巻線の入
力電圧の少なくとも最大値近傍に於いて前記入力
電圧にほぼ反比例するように変化させ、前記許容
最大デユテイフアクタの範囲内のデユテイフアク
タを有するオンオフ制御信号を前記スイツチング
素子に供給するスイツチング素子制御回路と、 から成る直流変換装置。
[Claims] 1. A transformer having a primary winding and a secondary winding;
a switching element connected in series to the primary winding; a DC power supply connected to a series circuit of the primary winding and the switching element; a rectifier circuit connected to the secondary winding; a resistor connected in parallel to the primary winding via a rectifier diode, and a maximum allowable duty factor that varies approximately in inverse proportion to the input voltage at least near the maximum value of the input voltage of the primary winding; A DC converter comprising: a switching element control circuit that supplies an on/off control signal having a duty factor within a range of a maximum allowable duty factor to the switching element;
JP8719781A 1981-06-05 1981-06-05 Dc converter Granted JPS57202873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8719781A JPS57202873A (en) 1981-06-05 1981-06-05 Dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8719781A JPS57202873A (en) 1981-06-05 1981-06-05 Dc converter

Publications (2)

Publication Number Publication Date
JPS57202873A JPS57202873A (en) 1982-12-11
JPS6326626B2 true JPS6326626B2 (en) 1988-05-31

Family

ID=13908246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8719781A Granted JPS57202873A (en) 1981-06-05 1981-06-05 Dc converter

Country Status (1)

Country Link
JP (1) JPS57202873A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013027301A (en) * 2011-07-15 2013-02-04 O2 Micro Inc Controllers for power converters
US9397579B2 (en) 2011-07-15 2016-07-19 O2Micro Inc Full-bridge switching DC/DC converters and controllers thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159184A (en) * 1983-03-02 1984-09-08 Ricoh Co Ltd High voltage power supply for electrophotography
JPS62268361A (en) * 1986-05-10 1987-11-20 Fujitsu Denso Ltd Switching power source circuit
US4924369A (en) * 1988-01-26 1990-05-08 Siemens Aktiengesellschaft Regulated blocking converter wherein switch conduction time increases with higher output voltages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52102518A (en) * 1976-02-25 1977-08-27 Nippon Telegr & Teleph Corp <Ntt> Dc converter
JPS5725166A (en) * 1980-07-22 1982-02-09 Toshiba Corp Transformer saturation preventing circuit for switching regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52102518A (en) * 1976-02-25 1977-08-27 Nippon Telegr & Teleph Corp <Ntt> Dc converter
JPS5725166A (en) * 1980-07-22 1982-02-09 Toshiba Corp Transformer saturation preventing circuit for switching regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013027301A (en) * 2011-07-15 2013-02-04 O2 Micro Inc Controllers for power converters
US8737099B2 (en) 2011-07-15 2014-05-27 O2Micro, Inc. Controllers for power converters
US9397579B2 (en) 2011-07-15 2016-07-19 O2Micro Inc Full-bridge switching DC/DC converters and controllers thereof

Also Published As

Publication number Publication date
JPS57202873A (en) 1982-12-11

Similar Documents

Publication Publication Date Title
JP2845188B2 (en) DC-DC converter
US4272805A (en) Switching regulator provided with charge-discharge circuit having overcurrent protecting function and soft-start function
EP0385546B1 (en) Switched-mode power supply circuit including a starting circuit
US7023679B2 (en) Overvoltage fly-back resonant-type converter
JPH11122926A (en) Self-oscillating switching power supply
US4931918A (en) Ringing choke converter
US5521808A (en) Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit
US5239453A (en) DC to DC converter employing a free-running single stage blocking oscillator
JPS6326626B2 (en)
US5668704A (en) Self-exciting flyback converter
JPS6219104Y2 (en)
JP4384161B2 (en) Power supply
JP3129364B2 (en) DC-DC converter
JP3107193B2 (en) DC-DC converter
JPH0150187B2 (en)
JP2776152B2 (en) Switching regulator
JPS6213432Y2 (en)
JPH0318430B2 (en)
JPH0357708B2 (en)
JP2773534B2 (en) DC power supply
JPH0241654A (en) Ringing choke converter power equipment
JP3129036B2 (en) Switching power supply
JPH0537666Y2 (en)
JPH0720369B2 (en) Regulated power supply
JPH0237275Y2 (en)