JPS6326570B2 - - Google Patents
Info
- Publication number
- JPS6326570B2 JPS6326570B2 JP13798083A JP13798083A JPS6326570B2 JP S6326570 B2 JPS6326570 B2 JP S6326570B2 JP 13798083 A JP13798083 A JP 13798083A JP 13798083 A JP13798083 A JP 13798083A JP S6326570 B2 JPS6326570 B2 JP S6326570B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- gain amplifier
- amplifier
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 101100165799 Arabidopsis thaliana CYP86A2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は雑音による聴感異常をなくしたFM受
信機に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an FM receiver that eliminates auditory abnormalities caused by noise.
一般に、FM受信機は、IF増幅器に入力される
入力信号強度が減少するにつれ復調回路の復調出
力電圧も減少するが、復調回路出力における雑音
電圧は増大する。従つて、従来のFM受信機にお
いては、復調回路以降に可変利得回路を付加し、
復調回路の復調出力電圧が減少し雑音電圧が増大
する入力信号強度領域で、その信号強度に応じて
可変利得回路の利得を制御し、弱入力信号強度に
なるにつれ、この可変利得回路で減衰出来る様に
することにより、信号出力端子において検波出力
電圧と同様に雑音出力電圧も減衰させることを一
般にとつている。 Generally, in an FM receiver, as the input signal strength input to the IF amplifier decreases, the demodulated output voltage of the demodulation circuit also decreases, but the noise voltage at the output of the demodulation circuit increases. Therefore, in conventional FM receivers, a variable gain circuit is added after the demodulation circuit,
In the input signal strength region where the demodulated output voltage of the demodulation circuit decreases and the noise voltage increases, the gain of the variable gain circuit is controlled according to the signal strength, and as the input signal strength becomes weaker, the variable gain circuit can attenuate it. Generally, the noise output voltage is attenuated in the same way as the detection output voltage at the signal output terminal by doing this.
第１図は従来のFM受信機のブロツク図であ
る。すなわち、IF入力端子１から入力された受
信信号は、IF増幅器３、復調回路４、可変利得
増幅器５を通つて信号出力端子２に出力される。
一方、IF入力端子１から入力された信号は、IF
増幅器１で増幅されると同時に、その出力を入力
信号強度を検出する信号強度検出回路６に入力さ
れ入力信号強度に応じた制御信号を出力する。こ
の制御信号は制御信号増幅器７で増幅され、可変
利得増幅器５の利得制御端子１７に入力されるこ
とにより利得制御を行うものである。 FIG. 1 is a block diagram of a conventional FM receiver. That is, a received signal inputted from the IF input terminal 1 is outputted to the signal output terminal 2 through the IF amplifier 3, the demodulation circuit 4, and the variable gain amplifier 5.
On the other hand, the signal input from IF input terminal 1 is
At the same time that the signal is amplified by the amplifier 1, its output is input to a signal strength detection circuit 6 that detects the input signal strength, and outputs a control signal according to the input signal strength. This control signal is amplified by the control signal amplifier 7 and inputted to the gain control terminal 17 of the variable gain amplifier 5 to perform gain control.
第２図は従来の可変利得増幅器５の回路図であ
る。まず、入力端子１７には、制御信号増幅器７
の出力が印加され、入力信号強度が大のとき、入
力端子１０から入力される基準電圧に対して小で
あり、入力信号強度が小のとき端子１０の基準電
圧に対して大となる信号が供給される。また、信
号入力端子１４は、復調回路４からの復調信号が
入力され、信号出力端子２から出力信号が出力さ
れる。この回路は、トランジスタ２２，２３によ
り差動増幅器を構成し、その利得を端子１０，１
７の電圧により制御される。 FIG. 2 is a circuit diagram of a conventional variable gain amplifier 5. First, the control signal amplifier 7 is connected to the input terminal 17.
is applied, and when the input signal strength is large, the signal is small with respect to the reference voltage input from the input terminal 10, and when the input signal strength is small, the signal becomes large with respect to the reference voltage of the terminal 10. Supplied. Further, a demodulated signal from the demodulation circuit 4 is inputted to the signal input terminal 14, and an output signal is outputted from the signal output terminal 2. In this circuit, transistors 22 and 23 constitute a differential amplifier, and the gain is set at terminals 10 and 1.
7 voltage.
ここで信号出力端子２の出力電圧をV2とする
と次式が成立する。 Here, if the output voltage of the signal output terminal 2 is V2 , the following equation holds true.
V2＝R25×gn24・V14／１＋exp（V17−V10）／VT……(
1)
ここで、R25は抵抗２５の抵抗値、gn24はトラ
ンジスタ２４の相互コンダクタンス、V14は入力
端子１４からの入力信号電圧、V17、V10は入力
端子１７，１０の制御電圧、VTはVT＝kT／ｑと
する。 V 2 = R 25 × g n24・V 14 /1 + exp(V 17 −V 10 )/V T ……(
1) Here, R 25 is the resistance value of the resistor 25, g n24 is the mutual conductance of the transistor 24, V 14 is the input signal voltage from the input terminal 14, V 17 and V 10 are the control voltages of the input terminals 17 and 10, V T is assumed to be V T =kT/q.
入力信号強度が大のとき、いわゆる可変利得増
幅器が最大の利得となるときの（V17≪V10のと
き）端子２の出力電圧をV20とすれば(1)式から次
式が得られる。 If the output voltage of terminal 2 is V 20 when the input signal strength is large and the so-called variable gain amplifier has the maximum gain (when V 17 ≪ V 10 ), then the following equation can be obtained from equation (1). .
V20≒R25・gn24・V14 ……(2)
従つて、この可変利得増幅器５は端子１０，１
７の電圧に応じて、その利得値が可変するが、そ
の可変範囲ATTは次のようになる。 V 20 ≒ R 25・g n24・V 14 ...(2) Therefore, this variable gain amplifier 5 has terminals 10, 1
The gain value varies depending on the voltage of 7, and the variable range ATT is as follows.
ATT＝20log10V2／V20＝20log10１／１＋exp
（V17−V10）／VT……(3)
この式からIF入力端子１の入力信号強度が小
のとき、いわゆる可変利得増幅器が最小の利得
ATT0となるとき（V17＃V10のとき）は次式のよ
うになり、この関係は第３図に示される。 ATT=20log 10 V 2 /V 20 =20log 10 1/1+exp
(V 17 −V 10 )/V T ...(3) From this equation, when the input signal strength of IF input terminal 1 is small, the so-called variable gain amplifier has the minimum gain.
When ATT becomes 0 (when V 17 #V 10 ), the following equation is obtained, and this relationship is shown in FIG.
ATT0≒20log10１／exp（V17−V10）／VT ……(4)
この従来の回路によれば、利得制御信号であ
る。端子１７の電圧により、最少利得ATT0が可
変でき論理的にはこのATT0を無限小まで実現可
能である。この最少利得ATT0を可変したときの
IF入力端子１の入力信号強度対信号出力端子２
に於ける信号出力電圧、雑音出力電圧特性は、第
４図に示される。ATT 0 ≈20log 10 1/exp (V 17 −V 10 )/V T (4) According to this conventional circuit, it is a gain control signal. The minimum gain ATT 0 can be varied by the voltage at the terminal 17, and logically it is possible to realize this ATT 0 down to an infinitesimal value. When this minimum gain ATT 0 is varied,
Input signal strength of IF input terminal 1 vs. signal output terminal 2
The signal output voltage and noise output voltage characteristics are shown in FIG.
この図から利得ATT0を可変することにより信
号出力電圧Ｓ、雑音出力電圧Ｎが可変され、利得
制御を受けない（ATT0＝０）のとき信号電圧
S1、雑音電圧N1、中程度の利得制御（ATT0〜
中）のとき信号電圧S2、雑音電圧N2、最少利得
（ATT0〜最少）のとき信号電圧S3、雑音電圧N3
となる。また、入力信号レベルLA以下では雑音
レベルだけとなり、入力信号レベルLlin以上では
信号レベルは一定となりこの入力信号レベルLlin
からLAにおいて信号、雑音出力電圧が可変され
る。また出力信号電圧が聴感限界レベル以下にな
ると受信音が聞えないレベルとなるので、通常こ
のレベルVlis以上に設定し、すなわち入力信号レ
ベルLc以上である程度雑音の聞える位置で受信し
ている。 From this figure, by varying the gain ATT 0 , the signal output voltage S and the noise output voltage N can be varied, and when the gain is not controlled (ATT 0 = 0), the signal voltage
S 1 , noise voltage N 1 , moderate gain control (ATT 0 ~
signal voltage S 2 , noise voltage N 2 when the gain is in the middle), signal voltage S 3 when the minimum gain (ATT 0 to minimum), and the noise voltage N 3
becomes. Furthermore, below the input signal level L A , there is only a noise level, and above the input signal level L lin , the signal level is constant and this input signal level L lin
The signal and noise output voltages are varied at LA . Furthermore, when the output signal voltage falls below the audibility limit level, the received sound becomes inaudible, so it is usually set above this level Vlis , that is, the signal is received at a position where some noise can be heard when the input signal level is above Lc .
一方、この図から判るように、入力信号レベル
が弱入力信号LAから中入力信号Llinにおいて雑音
電圧N2，N3が山のように盛上りを生じている。
このことは、このような受信レベルで受信中に、
例えばトンネルに入つたりして急に受信信号が中
断されるような場合、FM受信機から急に大きな
雑音が出力されることを示し、このような受信機
の状態は耳ざわりに感ずる欠点となる。また、利
得制御信号V17の電圧のばらつきにより利得
ATT0が聴感限界レベルVlis以下になると音切れ
現象を生じ、受信機の故障か否か解らなくなると
いう欠点もある。 On the other hand, as can be seen from this figure, the noise voltages N 2 and N 3 rise like mountains when the input signal level ranges from the weak input signal LA to the medium input signal L lin .
This means that while receiving at such reception level,
For example, if the received signal is suddenly interrupted, such as when entering a tunnel, this indicates that the FM receiver suddenly outputs a large amount of noise, and this condition of the receiver is a disadvantage that can be felt as harsh on the ears. . Also, due to voltage variations in the gain control signal V17 , the gain
There is also the disadvantage that when ATT 0 falls below the audible threshold level V lis , sound breaks occur, making it impossible to tell whether the receiver is malfunctioning or not.
本発明の目的は、このような欠点を除き、雑音
レベルの急増をなくしスムーズな聴感状態で受信
のできるFM受信機を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an FM receiver that eliminates such drawbacks, eliminates sudden increases in noise level, and allows reception with smooth hearing.
本発明のFM受信機は、受信信号をFM復調す
る復調器と、前記受信信号の入力レベルを検出し
その入力レベルに対応した利得制御信号を出力す
る信号レベル検出器と、前記利得制御信号により
前記入力レベルが小さくなつたとき前記復調器の
出力レベルを小さく抑える可変利得増幅器と、こ
の可変利得増幅器と並列に接続されこの可変利得
増幅器の最低増幅度より大きい利得の一定利得を
もつ定利得増幅器とを含み構成される。 The FM receiver of the present invention includes a demodulator that performs FM demodulation of a received signal, a signal level detector that detects the input level of the received signal and outputs a gain control signal corresponding to the input level, and a signal level detector that detects the input level of the received signal and outputs a gain control signal corresponding to the input level. a variable gain amplifier that suppresses the output level of the demodulator when the input level becomes small; and a constant gain amplifier connected in parallel with the variable gain amplifier and having a constant gain greater than the minimum amplification of the variable gain amplifier. It consists of:
以下図面により本発明を詳細に説明する。 The present invention will be explained in detail below with reference to the drawings.
第５図は本発明の実施例のブロツク図であり、
第１図と同一番号は同一構成要素を示している。
この実施例は、従来の可変利得増幅器５と並列に
定利得増幅器８を設けたことを特徴とする。この
実施例において、IF入力端子１から入力された
信号は、IF増幅器３、復調回路４、可変利得増
幅器５を通つて信号出力端子２に出力される。一
方、IF入力信号は、IF増幅器１で増幅されると
同時に、その出力を入力信号強度を検出する信号
強度検出回路６に供給し、入力信号強度に応じた
制御信号を出力し、その制御信号は制御信号増幅
器７で増幅され、可変利得増幅器５に入力され
る。さらに、復調回路４からの復調信号は定利得
増幅器８に入力され、その出力を可変利得増幅器
５の出力を加算することにより利得制御を行なう
回路が構成できる。 FIG. 5 is a block diagram of an embodiment of the present invention;
The same numbers as in FIG. 1 indicate the same components.
This embodiment is characterized in that a constant gain amplifier 8 is provided in parallel with the conventional variable gain amplifier 5. In this embodiment, a signal input from an IF input terminal 1 is outputted to a signal output terminal 2 through an IF amplifier 3, a demodulation circuit 4, and a variable gain amplifier 5. On the other hand, the IF input signal is amplified by the IF amplifier 1, and at the same time, its output is supplied to the signal strength detection circuit 6 that detects the input signal strength, outputs a control signal according to the input signal strength, and outputs the control signal according to the input signal strength. is amplified by the control signal amplifier 7 and input to the variable gain amplifier 5. Further, the demodulated signal from the demodulation circuit 4 is input to a constant gain amplifier 8, and by adding the output of the constant gain amplifier 8 to the output of the variable gain amplifier 5, a circuit for performing gain control can be constructed.
第６図は第５図の可変利得増幅器の部分の回路
図である。図中、第３図と番号が同じものは同一
構成要素を示す。この回路で定利得増幅器８はト
ランジスタ３０と抵抗３とで構成される。この回
路において、信号出力端子２の出力電圧をV3と
し、トランジスタQ30のGnをgn30とすれば次式が
得られる。 FIG. 6 is a circuit diagram of the variable gain amplifier portion of FIG. 5. In the figure, the same numbers as in FIG. 3 indicate the same components. In this circuit, a constant gain amplifier 8 is composed of a transistor 30 and a resistor 3. In this circuit, if the output voltage of the signal output terminal 2 is V 3 and G n of the transistor Q 30 is g n30 , the following equation is obtained.
V3＝R25×V14×〔gn24／１＋exp（V
17−V10）／VT＋gn30〕……(5)
この式でIF入力端子１の入力信号強度が大の
とき、すなわち可変利得増幅器５が最大利得とな
るとき（V17≪V10のとき）、端子２の出力電圧を
V30とすれば次のようになる。 V 3 = R 25 × V 14 × [g n24 /1 + exp (V
17 −V 10 )/V T +g n30 ]...(5) In this equation, when the input signal strength of the IF input terminal 1 is large, that is, when the variable gain amplifier 5 has the maximum gain (V 17 ≪ V 10 ), the output voltage of terminal 2 is
If V is 30 , it will be as follows.
V30≒R25×V14×〔gn24＋gn30〕 ……(6)
これら(5)、(6)式から第６図の回路は端子１０，
１７の電圧に応じて、その利得値を次式のように
可変する。 V 30 ≒ R 25 × V 14 × [g n24 + g n30 ] ...(6) From these equations (5) and (6), the circuit in Fig. 6 has terminals 10,
The gain value is varied according to the voltage of 17 as shown in the following equation.
ATT1＝20log10V3／V30＝20log10gn24／１＋exp
（V17−V10）／VT＋gn30／gn24＋gn30……(7)
この(7)式からIF入力信号強度が小さいとき、
すなわち可変利得増幅器が最小利得ATT1mとな
るとき（V17≫V10）次式が得られる。 ATT1=20log 10 V 3 /V 30 =20log 10 g n24 /1+exp
(V 17 −V 10 ) /V T +g n30 /g n24 +g n30 ...(7) From this formula (7), when the IF input signal strength is small,
That is, when the variable gain amplifier has a minimum gain ATT1m (V 17 ≫V 10 ), the following equation is obtained.
ATT1m≒20log10gn24／gn24＋gn30 ……(8)
すなわち、gn30により、可変利得増幅器の最小利
得が補償され、第７図のように示される。 ATT1m≈20log 10 g n24 /g n24 +g n30 (8) That is, g n30 compensates for the minimum gain of the variable gain amplifier, as shown in FIG.
第８図はこの実施例の信号出力端子に於ける信
号出力、雑音出力電圧対IF入力端子の入力信号
レベルの特性図である。この図において、利得制
御回路で利得制御を受けず可変利得増幅器５が最
大利得で動作する場合の信号出力、雑音出力特性
をS1，N1とし、定利得増幅器８だけによる信号
出力、雑音特性をS0，N0とし、可変利得増幅器
５だけによる信号出力、雑音特性をS4，N4とす
ると、本実施例の信号出力、雑音特性は、定利得
増幅器８の特性と可変利得増幅器５の特性との加
算であるから、S10，N10に示される様に聴感限
界レベルVlis以下の雑音出力をもつ折れ線出力と
なる。また、従来の弱入力信号強度下での信号出
力電圧を聴感限界レベルVlisに合わせたときの信
号出力、雑音特性はS5，N5のように示される。
この図から雑音特性として、従来は入力信号レベ
ルLlim以下の弱入力信号強度で聴感上雑音が耳
ざわりとなるが、本実施例では、入力信号レベル
Llin以下の弱入力信号強度で蝶感上雑音が耳につ
かず最適な雑音特性を得ることができる。 FIG. 8 is a characteristic diagram of the signal output and noise output voltage at the signal output terminal of this embodiment versus the input signal level at the IF input terminal. In this figure, the signal output and noise output characteristics when the variable gain amplifier 5 operates at maximum gain without being subjected to gain control by the gain control circuit are S 1 and N 1 , and the signal output and noise characteristics of only the constant gain amplifier 8 are shown as S 1 and N 1 . are S 0 and N 0 , and the signal output and noise characteristics of only the variable gain amplifier 5 are S 4 and N 4 , the signal output and noise characteristics of this embodiment are the characteristics of the constant gain amplifier 8 and the variable gain amplifier 5. Since it is an addition with the characteristics of , a polygonal line output with a noise output below the hearing threshold level V lis is obtained as shown by S 10 and N 10 . Furthermore, the signal output and noise characteristics when the signal output voltage under the conventional weak input signal strength is adjusted to the audibility limit level Vlis are shown as S 5 and N 5 .
This figure shows that as a noise characteristic, conventionally the noise becomes audible at a weak input signal strength below the input signal level Llim, but in this example, the noise is audible when the input signal level
With a weak input signal strength of less than L lin , butterfly noise is not audible and optimal noise characteristics can be obtained.
なお、この実施例における定利得増幅器８の利
得値AFは次式で設定される。 Note that the gain value A F of the constant gain amplifier 8 in this embodiment is set by the following equation.
AF＝Vlis−VOF≒20log10R26／R31 ……(9)
この(9)式から抵抗R26，R31の抵抵抗のばらつ
きを抑えることにより利得AFを抑えることが出
来る。 A F =V lis −V OF ≒20log 10 R 26 /R 31 ……(9) From this equation (9), the gain A F can be suppressed by suppressing the variation in resistance of resistors R 26 and R 31 . .
一般に、FM受信機では、Vlisが−30〜−40dB
が最適であるとされ、VOFが−５〜−15dBである
ためAFが−15〜−35dBと設定されるとき最適と
なる。また、可変利得増幅器５の利得ATT1mは
ATT1m≪AFであり、このATT1mは−25〜−
45dBが最適である。 Typically, for FM receivers, V lis is −30 to −40 dB
is said to be optimal, and since V OF is -5 to -15 dB, it is optimal when AF is set to -15 to -35 dB. Also, the gain ATT1m of the variable gain amplifier 5 is
ATT1m≪A F , and this ATT1m is −25 to −
45dB is optimal.
第９図はこの実施例の具体回路の一部を示して
いる。この回路は、トランジスタQ22，Q23，
Q24，Q47，Q48，Q49および抵抗R26，R50からな
る双差動増幅回路が可変利得増幅器５に対応し、
トランジスタQ30および抵抗R31の増幅回路が定
利得増幅器８に対応し、トランジスタQ40，Q41，
Q42，Q43、抵抗R44，R45および定電流源I46から
なる差動増幅器が制御信号増幅器７に対応する。 FIG. 9 shows a part of the specific circuit of this embodiment. This circuit consists of transistors Q 22 , Q 23 ,
A double differential amplifier circuit consisting of Q 24 , Q 47 , Q 48 , Q 49 and resistors R 26 and R 50 corresponds to the variable gain amplifier 5,
The amplifier circuit of transistor Q 30 and resistor R 31 corresponds to the constant gain amplifier 8, and transistors Q 40 , Q 41 ,
A differential amplifier consisting of Q 42 , Q 43 , resistors R 44 , R 45 and constant current source I 46 corresponds to the control signal amplifier 7.
第１図は従来のFM受信機の一例のブロツク
図、第２図は第１図の可変利得増幅器の回路図、
第３図は第２図の可変利得増幅器の特性図、第４
図は従来のFM受信機の入力信号レベル対信号お
よび雑音出力レベルの特性図、第５図は本発明の
実施例のブロツク図、第６図は第５図の定利得増
幅器を含む可変利得増幅器の回路図、第７図は第
６図の可変利得増幅器の特性図、第８図は本発明
の実施例による入力信号強度対信号および雑音出
力を示す特性図、第９図は第５図の具体例の部分
回路図である。図において
１……IF入力端子、２……出力端子、３……
IF増幅器、４……復調回路、５……可変利得増
幅器、６……信号強度検出回路、７……制御信号
増幅器、８……定利得増幅器、１０，５１，５２
……基準電圧入力端子、１４……復調信号入力端
子、１７……制御信号入力端子、２０，２１……
電源端子、I46……定電流源、Q22〜24，Q30，
Q40〜43，Q47〜49……トランジスタ、R25,26，R31，
R44,45，R50……抵抗、である。
Figure 1 is a block diagram of an example of a conventional FM receiver, Figure 2 is a circuit diagram of the variable gain amplifier shown in Figure 1,
Figure 3 is a characteristic diagram of the variable gain amplifier shown in Figure 2;
The figure is a characteristic diagram of input signal level versus signal and noise output level of a conventional FM receiver, Figure 5 is a block diagram of an embodiment of the present invention, and Figure 6 is a variable gain amplifier including the constant gain amplifier of Figure 5. 7 is a characteristic diagram of the variable gain amplifier of FIG. 6, FIG. 8 is a characteristic diagram showing input signal strength versus signal and noise output according to an embodiment of the present invention, and FIG. 9 is a characteristic diagram of the variable gain amplifier of FIG. FIG. 3 is a partial circuit diagram of a specific example. In the diagram: 1...IF input terminal, 2...output terminal, 3...
IF amplifier, 4... Demodulation circuit, 5... Variable gain amplifier, 6... Signal strength detection circuit, 7... Control signal amplifier, 8... Constant gain amplifier, 10, 51, 52
... Reference voltage input terminal, 14 ... Demodulation signal input terminal, 17 ... Control signal input terminal, 20, 21 ...
Power supply terminal, I 46 ... constant current source, Q 22 ~ 24 , Q 30 ,
Q40 ~43 , Q47 ~49 ...transistor, R25,26 , R31 ,
R 44,45 , R 50 ...Resistance.
Claims (1)
信号の入力レベルを検出しその入力レベルに対応
した利得制御信号を出力する信号レベル検出器
と、前記利得制御信号により前記入力レベルが小
さくなつたとき前記復調器の出力レベルを小さく
抑える可変利得増幅器と、この可変利得増幅器と
並列に接続されこの可変利得増幅器の最低増幅度
より大きい利得の一定利得をもつ定利得増幅器と
を含むFM受信機。1 a demodulator for FM demodulating a received signal; a signal level detector for detecting the input level of the received signal and outputting a gain control signal corresponding to the input level; An FM receiver comprising: a variable gain amplifier that suppresses the output level of the demodulator; and a constant gain amplifier connected in parallel with the variable gain amplifier and having a constant gain greater than the minimum amplification of the variable gain amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13798083A JPS6029075A (en) | 1983-07-28 | 1983-07-28 | Fm receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13798083A JPS6029075A (en) | 1983-07-28 | 1983-07-28 | Fm receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6029075A JPS6029075A (en) | 1985-02-14 |
| JPS6326570B2 true JPS6326570B2 (en) | 1988-05-30 |
Family
ID=15211235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13798083A Granted JPS6029075A (en) | 1983-07-28 | 1983-07-28 | Fm receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029075A (en) |
-
1983
- 1983-07-28 JP JP13798083A patent/JPS6029075A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6029075A (en) | 1985-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4405831A (en) | Apparatus for selective noise suppression for hearing aids | |
| US6061455A (en) | Audio system | |
| US4742565A (en) | Radio receiver with field intensity detector | |
| US3999132A (en) | Stereo inhibit circuit | |
| US3803496A (en) | Receiving apparatus | |
| US4198603A (en) | Radio receiver audio attenuator | |
| JPS6326570B2 (en) | ||
| US4107463A (en) | Stereophonic noise suppression system | |
| AU637722B2 (en) | A method of supressing noise in hearing aids | |
| WO1995001676A1 (en) | Radio frequency amplifier with variable gain control | |
| US5454118A (en) | Method and apparatus for prevention of squelch chatter | |
| JPH0354443Y2 (en) | ||
| JPS6333379Y2 (en) | ||
| JPH0311935Y2 (en) | ||
| JP3097713B2 (en) | Band boost circuit | |
| JPH071867Y2 (en) | Noise processing circuit | |
| JPS6314513Y2 (en) | ||
| JPH0513069Y2 (en) | ||
| JPS6218981Y2 (en) | ||
| JPH1041843A (en) | Electric field detecting circuit | |
| JP2522936B2 (en) | Automatic loudness control circuit | |
| JPS6236366Y2 (en) | ||
| EP0074386A1 (en) | Pilot tone detector utilizing phase deviation signals | |
| JPS6316951B2 (en) | ||
| JPH06350468A (en) | Rssi output circuit |