JPS63261962A - Wipe circuit for picture file system - Google Patents

Wipe circuit for picture file system

Info

Publication number
JPS63261962A
JPS63261962A JP62096491A JP9649187A JPS63261962A JP S63261962 A JPS63261962 A JP S63261962A JP 62096491 A JP62096491 A JP 62096491A JP 9649187 A JP9649187 A JP 9649187A JP S63261962 A JPS63261962 A JP S63261962A
Authority
JP
Japan
Prior art keywords
search
signal
counter
circuit
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62096491A
Other languages
Japanese (ja)
Inventor
Yosuke Mizutani
陽介 水谷
Takehiko Asano
武彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62096491A priority Critical patent/JPS63261962A/en
Publication of JPS63261962A publication Critical patent/JPS63261962A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To dissolve the unsightly display of a picture or the change of a luminance by erasing a former picture by wiping a monitor picture simultaneously with the start of a search at the time of the update of a reproduced picture, and displaying the updated picture afterward at the time that a search address is regenerated. CONSTITUTION:A search pulse generation circuit 5 outputs a search pulse (c), synchronizing with the rise up of a search flag signal (a) from an optical disk player 1, and on receiving it, an updown counter 9 turns into an up-mode. On the other hand, a horizontal synchronizing signal from a band compression decoder 2 is inputted to the counter 9 through a 1/21 frequency division circuit 6 and a variable frequency division circuit 7, and counted up. The counted output passes through a D/A converter 10, and is integrated 11, and the integrated output is inputted to a comparator 12, and level-compared with a saw tooth wave outputted from a saw tooth wave generation circuit 8 by the horizontal synchronizing signal. On receiving the outputted blanking pulse (h), a blanking control circuit 3 erases a high definition video signal from the decoder 2 from the left to the right of the monitor picture frame accompanying the up count of the counter 9. Afterward, it displays the video signal according to the negative flag signal (b) from the right to the left.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、画像ファイルシステムのモニタを見易(した
ワイプ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a wipe circuit that makes the monitor of an image file system easier to view.

(ロ)従来の技術 高品位静止画映像信号を再生するための構成に付いては
例えば、特開昭61−118084号公報(HO4N7
/13)に提案されている。この従来技術には、再生さ
れる帯域圧縮映像信号4フイ一ルド分をメモリに記憶し
、記憶情報を循環的に導出し乍ら高品位静止画像を形成
する帯域圧縮デコーダが開示されている。
(b) Conventional technology Regarding the configuration for reproducing high-quality still image video signals, for example, Japanese Patent Laid-Open No. 118084/1984 (HO4N7
/13). This prior art discloses a band compression decoder that stores four fields of a band compression video signal to be reproduced in a memory and forms a high-quality still image while cyclically deriving the stored information.

上述する帯域圧縮デコーダは、画像ファイルシステム中
に組込まれており、この画像ファイルシステムは、指定
したアドレスをサーチして所望静止画情報を再生可能に
している。
The above-mentioned band compression decoder is incorporated into an image file system, and this image file system searches for a specified address and makes it possible to reproduce desired still image information.

l/1  発明が解決しようとする問題点しかし上述す
る従来の画像ファイルシステムは、新たな静止画情報が
再生される迄記憶情報を循環せしめ静止画像を形成して
おり、新たな静止画情報が再生されると直ちにメモリの
更新を為し新たな静止画像を形成するために、画像の切
換わりによる大幅な輝度変化が視覚的に見辛かった。
l/1 Problems to be Solved by the Invention However, the conventional image file system described above circulates stored information to form a still image until new still image information is reproduced. Since the memory is updated immediately after playback and a new still image is formed, it is difficult to visually see the large brightness changes caused by switching images.

に)問題点を解決するための手段 そこで、本発明は上述する点に鑑み為されたものであり
、サーチ指令信号発生により計数を開始しスチル指令に
より減算計数を開始するカウンタと、該カウンタ出力を
DA変換するDA変換回路と、水平同期信号に同期する
鋸歯状波を形成する鋸歯状波発生回路と、前記DA変換
回路出力と前記鋸歯状波発生回路出力とを比較してブラ
ンキングパルスを形成するコンパレータと、前記ブラン
キングパルスを制御入力としデコーダ出力を信号に入力
とするブランキング制御回路とをそれぞれ配することを
特徴とする。
B) Means for Solving the Problems The present invention has been made in view of the above-mentioned points, and provides a counter that starts counting when a search command signal is generated and starts subtractive counting when a still command is generated, and a counter that starts counting when a search command signal is generated, and a counter that starts counting by subtracting when a still command is generated. a DA conversion circuit that converts the signal into DA, a sawtooth wave generation circuit that forms a sawtooth wave synchronized with a horizontal synchronization signal, and a blanking pulse is generated by comparing the output of the DA conversion circuit and the output of the sawtooth wave generation circuit. and a blanking control circuit which uses the blanking pulse as a control input and the decoder output as a signal input, respectively.

(ホ)作用 よって、本発明によれば、再生画面の更新に際してサー
チ開始と共にモニタ画面が左から右へとワイプされて元
の画面が消去され、その後サーチアドレスを再生する時
点で右から左へワイプされて更新画面が映出される。
(e) According to the present invention, when updating the playback screen, the monitor screen is wiped from left to right at the start of the search to erase the original screen, and then when the search address is played back, the monitor screen is wiped from right to left. It will be wiped and an update screen will be displayed.

(へ)実施例 以下、本発明を図示せる一実施例に従い説明する。(f) Example Hereinafter, the present invention will be explained according to an illustrative embodiment.

本実施例は、前述する従来技術の帯域圧縮デコーダの出
力をブランキング制御回路に入力してワイプ動作を実行
するものであり、第1図に図示する様に画像ファイル用
の高品位ビデオディスクレコードを再生する光学式ディ
スクプレーヤ(1)は指定アドレスを再生する場合にサ
ーチの開始よりサーチフラッグ信号は)を導出している
。このサーチフラッグ信号の発生期間は1秒以上に設定
されており、1秒以内にサーチアドレスより所定フィー
ルド先行するアドレスのサーチを完了した場合はその先
行アドレスで待期状態に陥り頂度1秒を経過した時点で
消勢するが、サーチ完了迄1秒以上を要した場合には完
了と同時に消勢する。
In this embodiment, the output of the conventional band compression decoder described above is input to a blanking control circuit to perform a wipe operation, and as shown in FIG. When reproducing a specified address, an optical disc player (1) that reproduces a search flag signal () is derived from the start of a search. The generation period of this search flag signal is set to 1 second or more, and if the search for an address that precedes the search address by a predetermined field is completed within 1 second, the system enters a standby state at that preceding address and waits for at least 1 second. It is deactivated when the search elapses, but if it takes more than 1 second to complete the search, it is deactivated at the same time as the search is completed.

サーチブラッグ信号が消勢するとディスクプレーヤ(1
)は同期引込状態に陥り、同期引込フラッグ信号(b)
を導出する。この同期引込フラッグ信号巾)は、先行ア
ドレスより指定アドレスを再生する迄の期間に発生せし
められる。この同期引込フラッグ信号To)の発生期間
中帯域圧縮デコーダ(2)は、マスタクロック発生回路
のフリー発振状態を中断して、ビデオディスクプレーヤ
(1)より入力される再生出力にマスタクロックを外部
同期せしめている。
When the search brag signal is deactivated, the disc player (1
) falls into the synchronous pull-in state, and the synchronous pull-in flag signal (b)
Derive. This synchronization pull-in flag signal width) is generated during the period from the preceding address until the specified address is reproduced. During the generation period of this synchronization pull-in flag signal To), the band compression decoder (2) interrupts the free oscillation state of the master clock generation circuit and externally synchronizes the master clock with the playback output input from the video disc player (1). It's forcing me.

従って、指定アドレスに対応する再生出力は、再生出力
と同期関係にあるマスタクロックに同期してメモリに書
込まれ、書込終了時点で同期引込フラッグ信号(blは
消勢せしめられ、以後の続出はフリラン状態のマスタク
ロックに同期して為される。
Therefore, the playback output corresponding to the specified address is written into the memory in synchronization with the master clock that is in a synchronous relationship with the playback output, and at the end of writing, the synchronization pull-in flag signal (bl is deactivated, and subsequent is performed in synchronization with the free-running master clock.

以下本実施例のワイプ回路の動作に付いて説明する。ま
ず、サーチフラッグ信号(a)を入力するサーチパルス
発生回路(51は、サーチフラッグ信号の立上りに同期
するサーチパルス[C)を発生する。このサーチパルス
を受けて8bitのアップダウンカウンタ(9)はアッ
プモードに陥る。一方、帯域圧縮デコーダより得られる
33.7KHzの水、平同期信号を入力する外分周回路
(6)は1.6KHzの分局出力を云力しており、この
分周出力を入力する可変分周回路(7)は設定に応じた
100〜s OOHzの分周出力を前記アップダウンカ
ウンタ(9)の計数入力としている。よって、このアッ
プダウンカウンタ(9)は0.3〜2.5秒の範囲でカ
ウントアツプする。
The operation of the wipe circuit of this embodiment will be explained below. First, a search pulse generation circuit (51) to which the search flag signal (a) is input generates a search pulse [C] in synchronization with the rise of the search flag signal. In response to this search pulse, the 8-bit up/down counter (9) enters the up mode. On the other hand, the external frequency divider circuit (6), which inputs the 33.7KHz horizontal and horizontal synchronous signals obtained from the band compression decoder, outputs a 1.6KHz division output, and the variable divider circuit (6) inputs this frequency division output. The frequency circuit (7) uses the divided output of 100 to s OOHz according to the setting as the counting input of the up/down counter (9). Therefore, this up/down counter (9) counts up in the range of 0.3 to 2.5 seconds.

但し、本実施例の場合サーチフラッグ信号falの最小
ハルス幅を1秒と設定しているので、カウントアツプ期
間は1秒以上に設定しなければならず、可変分周回路(
7)の分局出力は100〜400Hzの範囲で設定しな
ければならない。尚、このアップダウンカウンタ(9)
はホールド機能を有しており256以上のカウントアツ
プや0未満のカウントダウンはせず、限界計数値内でカ
ウントを実行している。
However, in this embodiment, since the minimum Hals width of the search flag signal fal is set to 1 second, the count-up period must be set to 1 second or more, and the variable frequency divider circuit (
The branch output of 7) must be set in the range of 100 to 400 Hz. Furthermore, this up/down counter (9)
has a hold function and does not count up to 256 or more or count down to less than 0, but performs counting within the limit count value.

このアップダウンカウンタ(9)の計数出力は、DA変
換回路aαに入力されてアナログ化された後、積分回路
(社)に入力される。従って、積分出力[e)は、第2
図に示す様に変化する。
The count output of this up/down counter (9) is input to the DA conversion circuit aα and converted into an analog signal, and then input to the integration circuit (Integrator). Therefore, the integral output [e) is the second
Changes as shown in the figure.

また、水平同期信号を入力する鋸歯状波発生回路(9)
は、第3図に図示する様な鋸歯状波げ)を導出しており
、コンパレータ@に於て積分出力りとレベル比較される
。その結果、第3図に示す様なプランキングパルス口が
導出される。このブランキングパルスを制御入力とし、
帯域圧縮デコーダ(2)の出力である高品位静止画映像
信号を信号入力とするブランキング制御回路(3)は、
ブランキング出力カハイレベルのタイミングでのみ高品
位映像信号を導出しており、前記アップダウンカウンタ
(9)のアップカウントに伴って、モニタ画面は左から
右へと消去される(第4図A−C参照)。
Also, a sawtooth wave generation circuit (9) that inputs a horizontal synchronization signal
(see FIG. 3) is derived, and the level is compared with the integral output in the comparator @. As a result, a planking pulse opening as shown in FIG. 3 is derived. This blanking pulse is used as a control input,
The blanking control circuit (3) receives the high-quality still image video signal output from the band compression decoder (2) as a signal input.
A high-quality video signal is derived only at the timing of the blanking output power level, and as the up-down counter (9) counts up, the monitor screen is erased from left to right (Fig. 4 A-C reference).

モニタ画面が完全に消えた後、サーチフラッグ信号fa
)が消去されて負の同期引込フラッグ信号1b)が発生
し、ビデオディスクプレーヤ(1)が先行アドレスより
再生を開始し、帯域圧縮デコーダ(2)が同期引込状態
となる。前記ビデオディスクプレーヤ(1)が指定アド
レスを再生する時点では、前記帯域圧縮デコーダ(2)
が同期引込を完了しており、指定アドレスに対応する再
生出力が帯域圧縮デコーダ(2)に入力されてメモリの
更新が為され、更新された高品位映像信号が導出される
。メモリの更新後に消勢される同期引込フラッグ信号(
blを入力するスチルパルス発生回路(41ハ、スチル
パルス(山ヲアクプダウンカウンタ(9)に入力してア
ップダウンカウンタ(9)をダウンモードに設定する。
After the monitor screen completely disappears, the search flag signal fa
) is erased, a negative synchronization pull-in flag signal 1b) is generated, the video disc player (1) starts playing from the preceding address, and the band compression decoder (2) enters the synchronization pull-in state. When the video disc player (1) plays a specified address, the band compression decoder (2)
has completed synchronization pull-in, the playback output corresponding to the designated address is input to the band compression decoder (2), the memory is updated, and an updated high-quality video signal is derived. Synchronous pull flag signal (
The still pulse generating circuit (41c) inputs bl to the still pulse (mountain up/down counter (9)) and sets the up/down counter (9) to the down mode.

以後アップダウンカウンタ(9)は、可変分周出力をダ
ウンカウントする。ダウンカウントの結果、DA変換出
力(e)はそのレベルを降下せしめ、ブランキングパル
ス(社)のパルス幅を減じて、更新した高品位映像信号
を右から左ヘワイプする形で映出せしめる(第4図C〜
E参照)。
Thereafter, the up/down counter (9) counts down the variable frequency division output. As a result of down-counting, the level of the DA conversion output (e) is lowered, the pulse width of the blanking pulse is reduced, and the updated high-definition video signal is displayed in the form of a wipe from right to left. Figure 4 C~
(see E).

(ト)発明の効果 よって、本発明によれば、画面が更新される度にワイプ
が為され、見苦し画面が映出されたり、輝度変化による
見辛さを解消出来その効果は大である。
(g) Effects of the Invention According to the present invention, the screen is wiped every time the screen is updated, and it is possible to solve the problem of displaying an unsightly screen and the difficulty of seeing due to changes in brightness, which is very effective.

【図面の簡単な説明】[Brief explanation of drawings]

図は何れも本発明の一実施例を示し、第1図は要部回路
ブロック図、第2図は要部信号波形図、第3図は時間軸
を拡大した要部信号波形図、第4図はモニタ画面変化説
明図、をそれぞれ示す。 (9)・・・アップダウンカウンタ、αQ・・・DA変
換回路、(8)・・・鋸歯状波発生回路、■・・・コン
バータ、(3)・・・ブランキング制御回路。
Each figure shows an embodiment of the present invention, and FIG. 1 is a block diagram of the main circuit, FIG. 2 is a signal waveform diagram of the main part, FIG. 3 is a signal waveform diagram of the main part with the time axis enlarged, and The figures each show an explanatory diagram of monitor screen changes. (9)... Up/down counter, αQ... DA conversion circuit, (8)... Sawtooth wave generation circuit, ■... Converter, (3)... Blanking control circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)静止画情報をアドレス信号と共に連続記録トラッ
クを形成して成るビデオディスクレコードを再生すべく
サーチ指令信号に同期してサーチを開始し、サーチアド
レス再生に伴つて発せられるスチル信号に同期して画像
メモリの記憶内容を更新し、モニタ画面を前記サーチア
ドレスに対応する静止画情報に切換える画像ファイルシ
ステムに於て、 前記サーチ指令信号を入力して低周波クロックを計数し
前記スチル信号を入力して前記低周波クロックを逆計数
するカウンタと、 該カウンタの出力をDA変換するDA変換回路と、 前記モニタ画面の水平偏向に同期する鋸歯状波信号を形
成する鋸歯状波発生回路と、 前記DA変換回路出力と前記鋸歯状波信号とをレベル比
較して前記鋸歯状波信号を矩形波信号に変換するコンパ
レータと、 前記画像メモリ出力を信号入力とし前記矩形波信号を制
御入力とし前記矩形波信号発生期間中前記画像メモリ出
力の通過を阻止するブランキング制御回路とを、 それぞれ配して成る画像ファイルシステムのワイプ回路
(1) In order to play back a video disc record in which still image information forms a continuous recording track together with an address signal, a search is started in synchronization with a search command signal, and a search is started in synchronization with a still signal issued in conjunction with search address playback. In an image file system that updates the stored contents of the image memory and switches the monitor screen to still image information corresponding to the search address, the search command signal is input, a low frequency clock is counted, and the still signal is input. a counter that inversely counts the low frequency clock; a DA conversion circuit that converts the output of the counter from digital to analog; a sawtooth wave generation circuit that forms a sawtooth wave signal synchronized with the horizontal deflection of the monitor screen; a comparator that compares the levels of the output of the DA conversion circuit and the sawtooth wave signal to convert the sawtooth wave signal into a rectangular wave signal; and a blanking control circuit for blocking passage of the image memory output during a signal generation period.
JP62096491A 1987-04-20 1987-04-20 Wipe circuit for picture file system Pending JPS63261962A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62096491A JPS63261962A (en) 1987-04-20 1987-04-20 Wipe circuit for picture file system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62096491A JPS63261962A (en) 1987-04-20 1987-04-20 Wipe circuit for picture file system

Publications (1)

Publication Number Publication Date
JPS63261962A true JPS63261962A (en) 1988-10-28

Family

ID=14166550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62096491A Pending JPS63261962A (en) 1987-04-20 1987-04-20 Wipe circuit for picture file system

Country Status (1)

Country Link
JP (1) JPS63261962A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224795A (en) * 1988-03-04 1989-09-07 Hitachi Ltd Video information display method and reproducing device
JPH02202188A (en) * 1989-01-30 1990-08-10 Sharp Corp Still picture recording and reproducing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224795A (en) * 1988-03-04 1989-09-07 Hitachi Ltd Video information display method and reproducing device
JPH02202188A (en) * 1989-01-30 1990-08-10 Sharp Corp Still picture recording and reproducing device

Similar Documents

Publication Publication Date Title
EP0615244B1 (en) System for non-linear video editing
JPH0526196B2 (en)
JPH0252911B2 (en)
JPS6110379A (en) Skew distortion eliminating device
KR950005598B1 (en) Video disc reproducing apparatus
US6249640B1 (en) System and method for rapidly decoding sub-pictures in a DVD player
JPS63261962A (en) Wipe circuit for picture file system
JPH04334289A (en) Recording and reproducing device for video signal
JPH0357382A (en) Magnetic recorder
KR970010489B1 (en) Apparatus for controlling still picture of digital video data
KR970010486B1 (en) Video signal reproducing apparatus
KR19980013930A (en) Video signal reproducing apparatus of digital video disk and control method thereof
KR0150961B1 (en) Reference signal generation circuit of osd
JPS6257155B2 (en)
KR970006304B1 (en) Time base corrector
JP3946795B2 (en) VTR with LCD panel display
JPH09224221A (en) Slow reproducing device
JPS6018074A (en) Processing circuit of field signal
JPS6184980A (en) Still picture recording and reproducing device
KR100521942B1 (en) OSD Character Stabilizer and Stabilization Method
JPS5986978A (en) Still picture reproducing circuit
JP2967727B2 (en) Image display control circuit
JPH07118775B2 (en) Deflection control circuit
JPS6058635B2 (en) information reproducing device
JPS61127287A (en) Video reproducing system