JPS6325968A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS6325968A
JPS6325968A JP62108744A JP10874487A JPS6325968A JP S6325968 A JPS6325968 A JP S6325968A JP 62108744 A JP62108744 A JP 62108744A JP 10874487 A JP10874487 A JP 10874487A JP S6325968 A JPS6325968 A JP S6325968A
Authority
JP
Japan
Prior art keywords
cells
state
cell
well
wells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62108744A
Other languages
English (en)
Other versions
JP2594940B2 (ja
Inventor
ゲィリィ エー.フレイジアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6325968A publication Critical patent/JPS6325968A/ja
Application granted granted Critical
Publication of JP2594940B2 publication Critical patent/JP2594940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023Two dimensional arrays, e.g. mesh, torus
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は電子装置に関するものであり、更に詳細には、
局所的に相互作用するセルの集合によって作られた、故
障及び雑音に裕度のある装置に関するものである。
[従来の技術] 半導体産業の成長は、チップ上の計r1r1源の密度に
大いに依存してきた。現在の半導体研究の動機となって
いるのは、回路最小寸法の縮小に伴なう、コスト低減と
性能向上という木質的な利点である。例えば、DRAM
の容量増大はこのコストに関する要請を反映している。
これについては1985年IEDM技術抄録694−6
97頁の角南による[将来のDRAMのためのセル構造
」を参照されたい。
チップ上の機能密度のこれ以上の向上は、相互接続密度
の飽和及び、縮小されたシステムにおいては局所的な素
子間の結合が主要な相互作用となって素子特性が劣化す
ることによって制約される。
VLSIの速度と機能密度は現在、ゲート間の相互接続
の数と大きさによってt111限されている。素子密度
は現在、単独の能動素子が高度に結合された量子効果構
造に譲歩すると古典的理論で予測されている時点に到達
しようとしている。この発展の限界を越えて能動素子(
及びそれらの配線)の縮小をつづけるのを許容する明確
な方法は現在ない。
これ以上の縮小化を行うことによりもたらされる基本的
な問題には、不回避な素子間の漏話、配線間yi4話、
配線RC時定数効果、深いサブミクロン領域での古典的
なトランジスタ特性の喪失、が含まれる。更に各々の基
本的なプロセスに圓与する電子数が減少することから、
基板効果、宇宙線、熱的な変動によって誘起される誤動
作がより重大となってくる。これらのハードウェア側の
窮地が暗示することは、チップ上の計tsiam密度の
これ以上の増大には、将来の半導体技術と両立するコン
ピュータ・アーキテクチャが素子故障、素子間の強い結
合を考慮し、素子レベルでの接続性を緩和するものであ
ることが必要であるということである。セルオートマト
ンはそのようなアーキテクチャのための基礎を与えるこ
とができる。
セルオートマトンは一般に、n次元のセル配列であって
、各々のセルに付随する値の再計算を隣接セルの値から
行うことに関する定められた規則をもったものである。
もともとセルオートマトンは自己複製を研究するための
数学的モデルとしてノイマン(John von Hc
wnann)が提案したものである。これに関してはイ
リノイプレス1970年刊のバークス(A、Burks
 )による「セルオートマトンについてのエッセイ(E
ssays on CellularAutomata
 ) Jを参照されたい。より最近になって、セルオー
トマンは乱流のような一般的な非線形現象の可能なモデ
ルと考えられるようになり、バイオ医学、パターン認識
分野における非線形画像処理のために用いられてきてい
る。これについてはProc、 IEEE第67巻82
6頁(1979年〉に掲載されたブレストン(に、Pr
eston )等による「セルロジックの基礎と医療画
像処理への応用(Basics of Ce1lula
r Logic with Some^DpliCat
iOnS  in  Medical  Image 
 Processing)  Jを参照されたい。更に
セルオートマトンはFIRフィルタと同じ構造を有して
いるが、算術式よりも一般に進歩した規則を用いている
ので、デジタル式信号処理用の11度に並列的なパイプ
ライン計算礪構造を研究するためのモデルとして適して
いる。また、セルオートマトンは任意のチューリング門
械の動作を模擬することができ、従って万能計算の能力
を持っている。この点に関しては、1985年のICA
SSPの272頁のスタイグリッツ(K、5teiol
目2)等による「マルチプロセッサーセルオートマトン
チップ(A Hulti−Processor Ce1
lular AutolIlaton Chip ) 
Jを参照されたい。
原理的に、多様なセルオートマトンは、汎用コンピュー
タに必要なすべての論理動作を模擬することができる。
これについては、1970年イリノイプレス刊のバーク
ス(A、Burks )による「セルオートマトンにつ
いてのエッセイ(Essays onCellular
 八IJt011ata ) J 、ノースホランドフ
イジツクス出版から1984年に出版されたファーマ(
D、 Farmer)等による[セルオートマトン(c
ellular Automata ) J 、アカデ
ミツクプレス1968年刊のロッド(E、 F、 Lo
dd )による[セルオートマトン(cellular
 Automata ) Jを参照されたい。重要なこ
とは、局所のみでの通信では、計算間での情報の移動が
局所的に制御されるため、アーキテクチャの縮小の機会
を大幅に増進することができる。次世代の装置技術では
、能動電子素子を基本的な物理限界にまで縮小すること
を要求するであろう。このことが成功するためには、革
命的な縮小率の素子のために、セルオートマトンのよう
な同等に縮小可能なアーキテクチャが必要である。最後
に、現在のデジタル信号!l!11!!(DSP>アル
ゴリズム改善への研究は、複雑な現状のDSPi能を単
独なモジュール状の高度に並列的なサブ機能へ分解する
ことの有用性を確立しつつあることを指摘しておく。こ
の特殊な計算準位のためには、すべての^能しベルがシ
ストリックセルオートマトンの様な構造をしているフラ
クタルアーキテクチャが最も有効なアーキテクチャとな
りつる。従って、セルオートマトンに基づくアーキテク
チャを開発する事への興味は、現状の限界、特殊用途の
計算の動向、次世代技術の要求との両立性によって加速
される。
これまでのセルオートマトン研究は物理的システムのふ
るまいを模擬するためにセルオートマトンを使用するこ
とに集中してきた。これについては一般的に、ノースホ
ランドフイジツクス出版から1984年に出版されたフ
ァーv (D、 Fara+er)等による「セルオー
トマトン(cellular^tlt011ata )
 Jを参照されたい。計算のための有力な機械であると
してセルオートマトンの理解、設計、特徴づけを行う研
究に対してはさほど精力が注がれてきていない。唯一、
最も単純な一次元「線状」オートマトンについてすこし
詳しく研究がなされている。多次元のセルオートマトン
に付随する複雑な動きはほとんど解明されていない。
現在のモデルはいまだに実際的な、または複雑な計算結
果を与えることができない。要求されていることは、汎
用及び専用の両アルゴリズムを高速で実行でき、部品内
での電気的惟呂に対する感度のような、高度に縮小され
た回路の実際上の問題の説明づけのできるシステムの構
築である。
現実の多重状@機械で故障しないものはない。
この結論は熱力学からの帰結である。しかし、熱的世界
において実質的に誤動作なしのハードウェアを提供する
2つの方法がある。第1の方法においては、信頼性の高
い部品を集めてシステムを設計することで、すべての部
品の故障までの平均時間の後にソフトエラー(!目的、
回復可能)が発生すると考えてよい場合である。ハード
(固定された)エラーは先回りしてハードウェアをとり
かえることにより先取りされる。第2の方法は、時間に
対するソフトエラーの発生に妥当な分布関数を想定する
もので、それらの発生に対して、エラーの検出、修正を
行うものである。シストリックアレイにおける故障検出
の理論的扱いに対しては、IEEE Trans Co
mp、第35巻、13頁(1986年)のヴアージス(
^、VergiS)とスタイグリッツ(に、Steig
litZ )による[組合せセルの二次元配列のための
試験可能条件(Te5tab i l i tyC,o
ndiWions for B11ateral^rr
ays ofCombinational Ce1ls
 ) Jを参照されたい。
いくつかの入力状態または入力信号を、情報消散操作に
よって、同じ出力状態または出力信号ヘマツビングする
かぎり、そのシステムは故障裕度のaいものとなる。雑
音は通常統計的に相関性がないので、実際の故障裕度の
ためには、ランダムな雑音によりもたらされる、計算動
作または記憶動作の間の状態軌道での雑音誘起の分岐が
、望みの出力状態シーケンス中ヘマツビング可能なま1
である必要がある。設計ルールの縮小は、計算機械中の
信号対雑a比低下の問題を悪化させるのみであることを
強調しておく。従って、深いサブミクロンm子素子の確
率的な性質に基づく機能には、基本的設計基準として、
自己ri復と故障裕度とを含んでいなければならない。
セルオートマトンのような状S機械は、常にというわけ
ではないが、It名に対して非常に敏感である。セルオ
ートマトンでは、個々のセル値によって全体的に定義さ
れる入力状態は、時間と共に、新しい空間時間的出力状
態を発生するように進化する。数多くの場合、1つのセ
ル値を変更することで非常に異なったシステム力学があ
られれる。
そのような場合は、セル動作中の故障または、初期入力
状態中の雑音のいずれかに対する裕度の欠如によって特
徴づけられる。
[発明の要約] 本発明は、局所的に相互接続された相互作用をもつ多重
状態セル(セルオートマトン)を集合して、雑音および
故障に対する裕度の大きい装置を得、セルの値の平均値
を出力値として取出す。好適実施例には、総体的なセル
のパルス設定と静的な周辺セル設定のような動作モード
をもつメモリ装置が含まれている。実施例には、個別的
な局所プロセッサのようなセル、および分布したモノリ
シックな母子井戸のようなセルが含まれている。
セルオートマトン中のセル値の平均として装置機能を与
えることで、セルオートマトン装置及び縮小装置中の雑
音及び故障裕度の問題が解決する。
[実施例] 第1図には、基本的な二次元セルオートマトンが模式的
に示され、参照番号30が与えられている。木質的には
、セルオートマトン30は数多くの簡単な、多重状態を
もつ能動素子32(セル)を含んでおり、それらは規則
正しい格子に束縛され、セルの「近傍」と呼ばれる固定
された半径内にある他のセル32と直接相互作用を持つ
ことが許容されている。それらの相互作用は、水平、垂
直、および対角の線分34によって示されている。
セルオートマトン30では、最近接および第2近接セル
32どの間でのみ直接的な相互作用がもたれることを注
意してほしい。全体システムは、本質的に二次元的につ
ながる、簡単な有限状B機械の高度に並列的な集合であ
る。各々のセル32は、それの局所的な環境の変化に従
って、それの状態を動的に調整することを行う。決定論
的、2進法オートマトンの最も簡単な場合では、各セル
はあらかじめ定められた参照表へのポインタとして、そ
れの近傍セルのビットパターンを用いるようになってい
る。時刻tにおいて番地指定された表入口は時刻t+i
における新しいセル状態を定義する。更に、セルオート
マトン30は入力信号と出力信号のための接続36を有
しており、時刻tにおいてセル32の最上行が各々選ば
れた状態に設定され、時刻t+kにおいて、これらセル
の状態が検出される。あるいは、すべてのセル32が入
力/出力接続をもつように、または周辺のすべてのセ、
ルが入力/出力接続をもつようにすることもできる。
第2図は、第1の好適実施例セルオートマトンの模式図
であり、一般に参照番号5oで示され、雑音裕度の大き
い2ビツトメモリを構成している。
メモリ50は、2組の別々になった16X16の格子1
6.17として相互接続された512個の比較器52を
含んでいる(各格子点が1ビツトを表わす)。格子16
内の相互接続の詳細は拡大して示しである。隣接する比
較器52間の相互接続は各々2本の抵抗を含む線を有し
ており、−本は第1の比較器の出力から第2の比較器の
入力へ、またもう−本は第2の比較器の出力から第1の
比較器の入力へつながれている。各格子の周辺上のセル
の比較器52に対しては、相互接続tよ修正されて、通
常のように、それらのセルの入力と出力が最近接および
第2近接のセルの出力と入力へつながれているが、それ
に加えて格子17中の隣接するセルとの間で信号をやり
取りするための付加的な相互接続が、周辺セルに設けら
れている。
メモリ50において、最近接比較器同志(第2図におい
て水平方向または垂直方向に並ぶ比較器同志)を相互接
続する抵抗体はすべて同じ抵抗値を有しており、また第
2近隣比較器同志(第2図で対角方向に並ぶ比較器同志
)を相互接続する抵抗体はすべて同じ抵抗値を有してお
り、後者は前者の抵抗値のλ倍である。各比較器52は
また抵抗R■を通してそれの入力へつながれたしきい値
電圧源■1を有しており、そのため比較器52はこの直
接入力への電流がそれの反転入力へのTi流より大きい
場合に高出力電圧を供給し、そうでない場合には低出力
電圧を供給する。比較器52はしM1900または同等
製品でよく、そのような装置では入力はどちらも実質上
アース電位に近く、電流差が増幅される。このように、
もし比較器52がOまたは■に等しい定常状態出力を有
し、またもし最近接抵抗値がRであれば、V工とR1を
用いて次の関係式が成立する。
λRR1,λRλR この式の意味は、比較器52の出力は、もし最近接比較
器52のうち3個以上が■出力を有するか、または最近
接比較器52のうち2個と第2近接比較器52のうち2
個以上が■出力を有する場合に■となり、そうでない場
合には出力はOとなる〈λ〉2である必要あり)という
ことである。このような近傍出力に基づいて出力を決定
する方式が、メモリ50のセル状態を更新するためのセ
ルオートマトン規則である。クロック信号を加えてフリ
ップフロップの出力から入力への信号に時間遅延を与え
ることによって、メモリ50に対して、通常のセルオー
トマトンの同期式更新方式を採用することは可能である
。メモリ50において、更新は非同期でおよそ比較器5
2の立上り時間の速度で進行する。また、もし1M19
00を用いれば、■は約10ボルトでRは約1MΩとな
り、λ=3であれば、■ も約10ボルト、R1は約1
■ 33にΩとなる。
すべての最近接相互接続が同じ抵抗値をもつことと、第
2近接相互接続の強さを近接相互接続より弱くすること
の&11約を緩和する等信の抵抗値の組合せを用いれば
他の更新規則が得られるが、それでも雑音耐性は類似し
ている。
メモリ50の各ビットの内容は比較器52の出力すべて
を平均化することによって検出され、そのビットはしき
いviffi圧V丁を変えることによって設定できる。
あるいは、セルのサブグループ毎に■□大入力受けとっ
て、格子の一部分を設定もしくは再設定してもよい。更
に、周辺セルへの制御信号を時刻t+kに取り去って、
周辺セルの平均値を読み取ることで格子の平均状態を検
知することもできる。
メモリセル50の動作と雑音感度はシミュレーションに
よって最もよく示すことができる。メモリセル50は、
相互作用をする2状態粒子のイジング(Ising )
モデルに基づくB単なセルオートマトンシステムである
ことを注意しておく。このモデルでは、セル間の相互作
用はそれらの間隔のみの関数となっている。その結果、
1個のセルの次の時刻の状態を決める遷移関数は近傍の
セルの値と距離によって決まり、方位角には依らない。
このクラスのオートマトンは、遷移規則がセル状態と間
隔についての合計の項で表現されるので、しばしば「全
体的」と呼ばれる。更に、相互作用用は、セルとその近
傍のセルとの間の相互作用の総和の単調関数に限定され
る。これら2つの@単化の組合せの結果、遷移則は、重
みづけ入力を有する多数決論理ゲートと動作的に等価と
なる。しきい値をもつ全体的規則の1つの例が第3図に
与えられている。この特別な規則に合致した結合「ポテ
ンシャル」図が第4図に示されている。実際には、セル
間の結合強さはセル間距離に逆比例する。メモリ5oの
格子の1つの時間変化の例が第5図から第13図に示さ
れている。詳IIlな説明は次の通り。
すべてのセルは同じ全体的規則に従って動作する。その
規則は次のように表現できる。N−E−8−Wのセルの
うち211!]以上が状1rIJにあれば、中心のセル
は状態「1」に強制される。更に、N−8−E−Wセル
のうち1個以上が状態「1」にあり、かつNW−NE−
3E−3Wのセル組のうち1組以上が状態「1」にあれ
ば中央セルは状態「1」となる。これ以外のすべての場
合に、中央セルは状態「0」となる。構造は簡単である
が、このようなオートマトンは非常に有用な性質を有し
ている。
格子は、第5図と第6図に「1」を星印で「0」を空白
で示したように、状10Jと「1」の望みのパターンを
含むように初期化される。便宜上、格子の初期化は場所
はどこでもよく、状態「1」のセルの平均密度が与えら
れた値に等しくなるように行われる。平均的初期状態を
定義するためには、状態「1」にあるセル数の状態「0
」にあるセル数に対する比のみが重要である。この書込
み操作の俵、このシステムは状態「1」のセルの平均密
度が安定な値になるよう変化することを許容される。こ
の安定な平均値は格子の全体的状態、すなわちメモリ5
oの対応するビットの内容を定義するものと受取ること
ができる。この初期化は磁気的イジングスピンシステム
に′A渡内的磁界与えることと類似している。
第7図と第8図に示したように、状態「1」のセルの最
終的安定密度は初期状態に非常に敏感である。更に、約
0.4という臨界的な初期面la密度において、このシ
ステムは、従来の磁気スピンシステムにおいて[12測
される二次元的磁化等混線に特徴的な、稀薄な(状態「
1」のセルが数個)相と、ちょう密な(状態密度「0」
のセルが数個)相とに分離される。第8図に示されたよ
うに、この状態「1」セルの高密度化はランダムなセル
状態雑音のかなり高いレベルに対して裕度をもつ。
これは比較器52内で故障に変わる。
第2の好適実施例のメモリ60はメモリ50に類似して
いるが、2つの格子の周辺上のセルすべてに対、シて付
加的外部入力を有している。これによって第2の動作モ
ードが得られる。第2の動作モード、静的周辺モードに
おいては、格子の中央領域は初期化手続きによって乱さ
れない。むしろ、格子の周辺上の状態[1]セルの平均
密度が調節される。V■はまとめて、または個々に独立
的に外部電源へつながれる。第9図から第12図に示さ
れたように、配列の内部動作にアクセスすることなく、
第1のモードで観察されたのと類似の型の状態変換を誘
起することが可能である。Ill te1周辺セルの平
均値と被制御格子セルの平均値との間のこのヒステリシ
ス動作の位置と形状は、セルの相互作用しきい値を変え
ること、または格子の大きさかアスペクト比を変えるこ
とによって調節できる。上述の規則に従う、数少ない格
子セルのf)3作を第14図−第16図に示しである。
この静的周辺モードは、バルク強磁性系での表面磁界効
果に類似の現象を呈示する。
第3の好適実施例のセルオートマトン装置を、一般に参
照番号80で示して、第17A図に切断平面図を、また
第17B図に切断立面図を示しである。これは格子整合
した半導体勧料の単結晶でできており、AIAS層84
中に埋めこまれたGaAS吊子井戸82の格子、 AI Ga1−、Asトンネル障壁層86、AlGaA
s層90に埋めこまれた x   1−x InAs昂子井μB8の格子、AIASトンネル障壁9
2、n型Aj  Ga1−xAsm極94、AJ  G
a   Asトンネル障壁96、n型V   1−V AI  Ga   ASffi極98電極んでいる。量
子X   1−x 井戸82は、側辺の長さが約50人の立方体に近く、間
隔約50人を冒いており、他方量子井戸88はや旭Il
l長い直方体で平均した側辺の長さはやはり約50人で
間隔も約50人となっている。後述するが、この間隔は
厳密ではない。トンネル障壁86と96の厚さは各々約
100人であり、混晶比yは約0.4である。電極94
と98はXが約0.2の混晶である。トンネル障壁92
の厚さは約30人である。
装置80の動作はメモリ50のそれと類似しており、各
吊子井戸82は比較器52に対応させて考えることがで
きる。吊子井戸82の大きさは、井戸内の電子のエネル
ギー準位が不連続な値をとる程度のものである。、最も
低い準位の占有を、出力■を有する比較器に対応させ、
最低単位が空であるものを出力「0」の比較器に対応さ
せて考えることができる。近傍の井戸の影響は、近傍井
戸を量子が占めることで静電ポテンシャルが発生し、そ
れが井戸のポテンシャル(従ってエネルギー準位)を電
極98に相対的にシフトさせる形で発生する。もしこの
ポテンシャルシフトが大きいと、電極98の伝導帯から
電子が共鳴トンネリングで井戸へ流れ込み、最低単位を
占有する。他方ポテンシャルシフトが十分でなければ(
近傍の井戸のうち占有されたものが数少ないと)、井戸
内の単位は′ri極電極の伝導帯準位と共鳴を起こすに
は至らない。このように、近傍の井戸が占有されている
状態の(重みづけられた)しきい値数に対応するしきい
値シフトが存在し、最低準位がしきい値以上にシフトし
ている井戸82に対しては電極98が電子を供給してそ
の井戸を占有させる。この占有は、共鳴トンネルで出入
りする電子の平衡状態である。
第18図は第17B図の△−Aに沿ってのバンド端図で
あり、近傍の井戸の各種の占有による井戸82内の最低
準位の可能なシフトと、障壁96を通る波状矢印で示し
たように、しきい値シフトが存在する場合の準位への共
鳴トンネリングを図示している。逆に、もし近傍の井戸
が初期において占有されていな【プれば、井戸82内の
最低単位は、しきい値シフト以下となり、電極98内の
準位との間で共鳴を起こさない。しかし、井戸82内で
しきい値以下であるため最低単位にある電子は障壁86
、井戸88、障壁92を通して電VM94中へ共鳴トン
ネリングすることができる。井戸88は、井戸88の非
立方体形状のために縮退していない井戸88内の励起準
位を利用して、井戸82のしきい値以下のシフトをした
単位の各々と共鳴を起こすための十分に密に接近した単
位を供給する。(もちろん、離れた井戸もいくらか影響
を与えるが重要なIIを与えるのは近傍の井戸であるか
ら、格子内の井戸82の数が、低温度動作におけるKT
と同程度の数meVというシフトした単位間隔を決定す
る。)更に、井戸82内の電子は最も近い井戸88以上
に共鳴トンネリングできるので、井戸88は、井戸82
のしきい値以下のシフトした準位から共鳴トンネリング
して脱出するためより数多くの単位を与えるように、す
こし異なった大きさのものであってもよいことを指摘し
ておく。共鳴トンネリングの異なる経路の可能性は、井
戸82の間隔を井戸88の格子の井戸82の格子からの
間隔よりも小さくすることによって強調される。これに
よって、最も近い井戸88へよりむしろ最も近い井戸8
8の近傍へのトンネル障壁の距離の増大は、最も近い井
戸88への距離とくらべて大きくない。井戸82間の結
合は、井戸82間に高い障壁高をもつ材料(AiAs)
を用いることでf、1限されるが、誘電率が大きいので
、静電的効果は減衰しない。このことは井戸82の格子
の超格子への縮退を回避させる。トンネル障壁86はト
ンネル障壁92よりずっと厚いので、占有された井戸8
2内の電荷の、井戸88の単位に対する静電的効果は、
他の井戸82への影響よりずっと少ない。そのためまば
らに占有された井戸82に対する井戸88内準位のシフ
トは問題でない。
もし、井戸88内準位が井戸82内しきい値以上のシフ
トした準位へ延びていれば、これら準位へ電子はNvc
的に共鳴トンネルし、井戸88を通って共鳴トンネルで
抜は出す電子を補充するので、これはセルオートマトン
動作をさまたげない。
シフトした最低単位の範囲の中央付近におけるしきい値
の場合、井戸82はメモリ50と60のセルと同じ範囲
に静電的に相互接続され、¥4置80は同様な性質をも
つセルオートマトンを形成する。このように、雑音と故
障に対する裕度は同じであるが、装置8oは非常に小型
である。装置80内の平均的な井戸82の占有(はとん
ど占有されているか、はとんど空かのいずれか)は、井
戸82の格子内の横方向の共鳴トンネリング準位によっ
て、直接的に決定されることを指摘しておく。
もしほとんどの井戸が占有されていれば、単位(それは
励起準位の1つであるかもしれないので一トンネリング
に対するAIASの障壁は最低準位に対するそれよりも
小さい)はシフトされる。しかし、−群の周辺井戸の検
出による平均占有割合の検出はより簡単であり、同一の
単結晶半導体内の隣接するセルオートマトンの直接接続
を可能とする。
周辺井戸83(第17A図と第17B図に左側列の井戸
として示した)は別々の電極99によって独立して制6
11できる。このことによってメモリ60に関して述べ
た周辺モード動作が実現される。
第4の好適実施例のセルオートマトン装置は、参照番号
100で示されているが、装置8oと類似しているが電
流モードでの動作はより簡素化されている。量子井戸中
へ電子をたくりえ、その静電荷で近傍井戸内の単位をシ
フトさせるよりもむしろ、井戸を流れる共鳴トンネルT
!21で、近傍井戸内の単位シフトを引き起こす1何を
井戸中へ供給する方式である。
装置100は、第19A図と第19B図に切断平面図と
切断立面図を示しである。装置100はAJASの層1
04内に埋込まれたGaAS示子井戸102の格子を含
み、更にAj!As104に埋込まれ、両側面で井戸格
子に接する格子の形のAi Ga1−xASトンネル障
壁106と108を含み、n型GaASのffi&11
0と112を含んでいる。電極110G、を電極112
に対して負にバイアスされており、伝導帯端が1F戸1
02のしきい値シフトされた最低エネルギー準位と揃っ
ている。これについては第20図を参照されたい。
このように、近傍の井戸が共鳴トンネル電流を流してい
るような井戸102内では最低準位はそれらIIで発生
するポテンシャルによって上方ヘシフトされ、最低準位
の上方シフトがしきい値以上になることで井戸102を
通る共鳴トンネルTi流が第20図に波状の矢印で示し
たように流れ始める。同様に、最低準位がしきい値より
低ければ(導通している近傍井戸の数が少なすぎれば)
、共鳴は停止する。装置80と同じように、しきい値は
バイアスを調節することで制御され、周辺井戸は別々の
電極によって独立してv制御できる。井戸102の平均
状態の検出は、トンネルff1lの合計(本質的にオン
かオフ)の測定だけでよい、あるいは−群の周辺井戸の
平均状態の検出で行うことができる。
装置80と100は各種のX値をもつ AJ  Ga1−xAsJmの成長を分子線エピタキシ
ィさせることと量子井戸を定義するための電子ビームバ
ターニングとエツチングとによって作製できる。
[変更と特徴] セル平均出力を用いることと雑音および故障を克服する
セルオートマトン中での状態更新の特徴を保ちながら好
適実施例の装置の各種変更を行うことによって変化する
部分が生ずる。例えば、格子の寸法と形を変えることが
できる。実施例では装置の大きい(16X16)格子が
用いられた。
この格子の大きさとアスペクト比はこの装置のスイッチ
動作とメモリ動作の均衡を得るように変えることができ
る。より小さい格子では、周辺セルの調節によって全体
装置格子のより直接的な制御を可能とする。より大きい
格子では、セル状態中の電気的または熱的雑音に対する
裕度を大きくとれる。用いられる全体的な規則の型を変
えることで、メモリ動作か可逆的スイッチ動作のいずれ
かを供給することができる。システムの雑音に対する感
度と外部制御信号に対する感度を調節するために、与え
られた格子内で規則のしきい値を変えることを行っても
よい。
直接的な接続の強さと範囲を変えて、動作と製造の容易
さとの均衡をとることもできる。より数多いセルと直接
接続することを許容することで、その装置が2状態スイ
ツチまたはメモリとして動作する時の抵抗が増大する。
安定な動作のためにはセルの遷移は、セルとそれとつな
がる近傍セルとの間の相互作用の総和の単調な関数とな
る。
周辺モードまたは格子モードのいずれかの制御モードに
おいて、入力制御信号は、制御ラインのサブグループを
形成することにより1つまたは複数個の信号源から与え
られることができるため、その装置は、装置の素子の一
部分で発生した過渡的または永久的な故障によって生ず
る誤動作に耐性のあるしきい値をもった論理ゲートを供
給するように用いることもできる。
最後に、この装置は全体的であるが非単調な規則を用い
ることで不安定なものとすることもできる。すなわち、
もしセル相互作用関数F(参照表)が、すべてのセルが
状態「1」であることとすべてのセルが状1 rOJで
あることの中間である近傍状態に対して、負の第2差分
く最大)を有しているとすると、平均状態密度の振動が
発生しつる。
更に、外部υ制御信号は状態「1」セルの平均密1qに
影響を持つので、この振動動作はプログラム可能である
。このように、そのような装置によって可変周波数発振
器を得ることもできる。
更に、この配列の中へ異なる全体的規則をもつセルを混
在させることで、等価的しきい値を制御し、ある外部セ
ルパターンと複雑な関数関係をもつ動作を引起こす規則
の組合せをつくることが可能である。
最後に、セル格子をシリコン中ヘモノリシックに作り込
む、3状態またはそれ以上の多m状態セルを用いる、数
多くの装置をシステムへ相方接続する、極端に敵対する
環境内で動作させる、等(よすべで本発明の軛O■に含
まれる。
以上の説明に関して更に以下の項を開示する。
(1)  電子装置であって、 (a)各々が有限個数の状態を有する能動性セルの集合
を含み、 (b)上記セルが局所的に相互接合されており、或る時
刻における各々のセルの状態が、その前の時刻における
上記セルにつながれたセルの状態によって決定されるよ
うになっており、上記の決定が、上記前の時刻において
第1の状態にある上記セルの重みつき個数が或るしきい
値を越した場合に、上記各々のセルが上記第1の状態に
なるようにして行われ、 (c)上記セルの少なくとも1個の状態を設定するため
の入力を含み、 (d)上記集合における平均的状態を決定するための出
力を含み、 (e)これによって、故障や雑音に起因する上記セル中
の状態の変化が、つながれたセルの効果によって克服さ
れるようになった、電子装置。
(2)  第1項の装置であって、 (a)上記セルの集合がセルの平面的格子であって、 (b)上記入力が上記格子の周辺上の複数個のセルを設
定するようになった、 電子装置。
(3)  第1項の装置であって、 (a)上記セルが2つの状態のみを有するような、電子
装置。
(4)  第3項の装置であって、 (a)上記セルが比較器であって、 (b)上記相互接続が抵抗体であるような、電子装置。
(5)  第3項の装置であって、 (a)上記セルが半導体母材中の量子井戸であって、 (b)上記2つの状態がそれぞれ、上記井戸をキャリア
が占有しているのと占有していないのに対応しており、 (c)上記決定が電気的ボテンシAフルによって行われ
るようになった、 電子装置。
(6)  第3項の装置であって、 (a)上記セルが半導体母材中の量子井戸であって、 (b)上記2つの状態がそれぞれ、上記井戸をキャリア
が共鳴トンネリングしているのと、共鳴トンネリングし
ていないのに対応しており、 (c)上記決定が電気的ポテンシャルによって行われる
ようになった、 電子装置。
(1)  第3項の装置であって、 (a)上記セルの集合が、行と列に配置されたセルの平
面格子であって、 (b)上記相互接続が、行内でVA接するセル間列内で
隣接するセル間、対角に隣接するセル間に存在するよう
になっており、 (c)上記しきい値数が、上記隣接する行および列セル
で2と3の間にあり、また上記隣接する行及び列セルの
2に加えて上記対角に隣接するセルで2と3の間にある
ようになった、 電子装置。
(8)  雑音と故障に裕度のある2状態装置であって
、 (a)2状態セルを含むセルオートマトンであって、或
るセルへつながれていて第1の状態にあるセルの重みつ
き数が或るしきい値数を越した場合に上記セルを上記第
1の状態へ更新するという更新規則を有し、上記重みが
セル間の距離の増大と共に単調に増大するようになった
セルオートマトン、 (b)上記セルのすくなくとも1個を設定するための入
力、 (c)上記セルについての平均状態を決定するための出
力、 を合み、 (d)これによって、出力のための平均と更新によって
、上記セル中の雑音と故障によって引起こされる状態変
化が克服されるようになった、 装置。
(9)  第8項の装置であって、 (a)上記セルオートマトンが、行と列に配看されたセ
ルの平面格子であり、 (b)上記重みが、最近接セルと第2近接セルを除いて
零であるような、 装置。
(10)第9項の装置であって、 (a)上記出力が、上記格子の周辺上の一群のセルの状
態の平均したものであるような、装置。
(11)第9項の装置であって、 (a)上記入力が、上記格子の周辺上の一群のセルの状
態を設定するようになった、 装置。
【図面の簡単な説明】
第1図は、基本的な二次元セルオートマトンの模式図で
ある。 第2図は、第1の好適実施例の模式図である。 第3図は、しきい値をもった全体的規則の説明図である
。 第4図は、第3図の規則のための「等価ポテンシャル」
の説明図である。 第5図から第13図は、第1及び第2の好適実施例の時
間変化の例である。 第14図から第16図は、第1及び第2の実施例の格子
の大きさに対する依存性の例である。 第17A図と第178図は、第3の好適実施例の平面図
と立面図である。 第18図は、第3の好適実施例のバンド図である。 第19A図と第19B図は、第4の好適実施例の平面図
と立面図である。 第20図は、第4の好適実施例についてのバンド図であ
る。 (参照符号) 16・・・格子、17・・・格子、3o・・・セルオー
トマトン、32・・・セル、34・・・接続線分、36
・・・入出力信号線、50・・・メモリ、52・・・比
較器、60・・・メモリ、80・・・セルオートマトン
装置、82・・・GaΔsfi子井戸、83・・・周辺
井戸、84・・・AjAS居、86・・・AI Ga 
 ASトンネルy     1−ソ バリア層、88・・・InASffi子井戸、90・・
・Aj!GaAS層、92 ・A I A s トンネ
ルx     1−x バリア、94 ・n型AI  Ga   AsK1.9
x    1−× 6・・・AI Ga  ASトンネルバリア、98・・
・V     1−y n型△1xGa1−XAS電楊、99−ffi極、10
0・・・セルオートマトン装置、102・・−GaAS
量子井戸格子、104・・・AiAS層、106・・・
AI Ga−xASトンネルバリア、108−・・AJ
GaAsトンネルバリア、110−nx   1−x

Claims (1)

    【特許請求の範囲】
  1. (1)電子装置であつて、 (a)各々が有限個数の状態を有する能動性セルの集合
    を含み、 (b)上記セルが局所的に相互接合されており、或る時
    刻における各々のセルの状態が、そ の前の時刻における上記セルにつながれた セルの状態によつて決定されるようになつ ており、上記の決定が、上記前の時刻にお いて第1の状態にある上記つながれたセル の重みつき個数が或るしきい値を越した場 合に、上記各々のセルが上記第1の状態に なるようにして行われ、 (c)上記セルの少なくとも1個の状態を設定するため
    の入力を含み、 (d)上記集合における平均的状態を決定するための出
    力を含み、 (e)これによつて、故障や雑音に起因する上記セル中
    の状態の変化が、つながれたセルの 効果によつて克服されるようになつた、 電子装置。
JP62108744A 1986-05-05 1987-05-01 電子装置 Expired - Fee Related JP2594940B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/859,596 US4769644A (en) 1986-05-05 1986-05-05 Cellular automata devices
US859596 1986-05-05

Publications (2)

Publication Number Publication Date
JPS6325968A true JPS6325968A (ja) 1988-02-03
JP2594940B2 JP2594940B2 (ja) 1997-03-26

Family

ID=25331296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62108744A Expired - Fee Related JP2594940B2 (ja) 1986-05-05 1987-05-01 電子装置

Country Status (2)

Country Link
US (1) US4769644A (ja)
JP (1) JP2594940B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009248010A (ja) * 2008-04-08 2009-10-29 F C C:Kk 触媒及びその金属触媒の分布決定方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159690A (en) * 1988-09-30 1992-10-27 Massachusetts Institute Of Technology Multidimensional cellular data array processing system which separately permutes stored data elements and applies transformation rules to permuted elements
US5258924A (en) * 1990-03-30 1993-11-02 Unisys Corporation Target recognition using quantization indexes
US5377129A (en) * 1990-07-12 1994-12-27 Massachusetts Institute Of Technology Particle interaction processing system
US5943663A (en) * 1994-11-28 1999-08-24 Mouradian; Gary C. Data processing method and system utilizing parallel processing
US5680408A (en) * 1994-12-28 1997-10-21 Intel Corporation Method and apparatus for determining a value of a majority of operands
US6363350B1 (en) * 1999-12-29 2002-03-26 Quikcat.Com, Inc. Method and apparatus for digital audio generation and coding using a dynamical system
US6567781B1 (en) * 1999-12-30 2003-05-20 Quikcat.Com, Inc. Method and apparatus for compressing audio data using a dynamical system having a multi-state dynamical rule set and associated transform basis function
US7236005B1 (en) 2005-02-09 2007-06-26 Intel Corporation Majority voter circuit design
GB0802245D0 (en) * 2008-02-07 2008-03-12 Univ Durham Self-repairing electronic data systems
US9228785B2 (en) 2010-05-04 2016-01-05 Alexander Poltorak Fractal heat transfer device
WO2018013668A1 (en) 2016-07-12 2018-01-18 Alexander Poltorak System and method for maintaining efficiency of a heat sink
CN112036109B (zh) * 2020-08-31 2024-04-16 合肥工业大学 一种基于量子元胞自动机线延迟的比特位重排电路及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794983A (en) * 1973-04-17 1974-02-26 K Sahin Communication method and network system
DE3177021D1 (en) * 1981-01-05 1989-05-03 Image Processing Tech Process and device for the binarization of a pattern
DE3279328D1 (en) * 1981-12-08 1989-02-09 Unisys Corp Constant-distance structure polycellular very large scale integrated circuit
US4510616A (en) * 1982-01-19 1985-04-09 The Environmental Research Institute Of Michigan Design rule checking using serial neighborhood processors
US4667295A (en) * 1982-12-21 1987-05-19 Preston Jr Kendall Logical transform image processor
US4571635A (en) * 1984-02-17 1986-02-18 Minnesota Mining And Manufacturing Company Method of image enhancement by raster scanning
US4541116A (en) * 1984-02-27 1985-09-10 Environmental Research Institute Of Mi Neighborhood image processing stage for implementing filtering operations
US4707859A (en) * 1985-12-16 1987-11-17 Hughes Aircraft Company Apparatus for high speed analysis of two-dimensional images

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009248010A (ja) * 2008-04-08 2009-10-29 F C C:Kk 触媒及びその金属触媒の分布決定方法

Also Published As

Publication number Publication date
JP2594940B2 (ja) 1997-03-26
US4769644A (en) 1988-09-06

Similar Documents

Publication Publication Date Title
US10229366B2 (en) Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
Yu et al. Macromodeling of single-electron transistors for efficient circuit simulation
Yanushkevich et al. Logic design of nanoICs
JPS6325968A (ja) 電子装置
US8283943B2 (en) Analog processor comprising quantum devices
Ancona Design of computationally useful single‐electron digital circuits
Khasanvis et al. Self-similar magneto-electric nanocircuit technology for probabilistic inference engines
Farazkish A new quantum-dot cellular automata fault-tolerant full-adder
Bandyopadhyay et al. Computational paradigms in nanoelectronics: Quantum coupled single electron logic and neuromorphic networks
CN101088102A (zh) 包括量子装置的模拟处理器
US5838021A (en) Single electron digital circuits
Pala et al. Logic-in-memory architecture made real
Mostafa et al. Process variation aware design of multi-valued spintronic memristor-based memory arrays
Ziegler et al. A case for CMOS/nano co-design
Mondal et al. Ising-fpga: A spintronics-based reconfigurable ising model solver
Bandyopadhyay Nanomagnetic boolean logic—the tempered (and realistic) vision
Ghadamgahi et al. Physical proof and design of ternary full adder circuit in ternary quantum‐dot cellular automata technology
Ilanchezhian et al. Nanotechnology based effective design approach for code converter circuits using QCA
Sarvaghad-Moghaddam et al. A multi-objective synthesis methodology for majority/minority logic networks
US20230229952A1 (en) An advanced quantum processor architecture
Mane et al. Stateful-NOR based reconfigurable architecture for logic implementation
Graham et al. Nanocomputing in the presence of defects and faults: A survey
Mukherjee et al. A stable SPICE macro-model for magnetic tunnel junctions for applications in memory and logic circuits
Bandyopadhyay et al. Granular nanoelectronics
Blachowicz et al. Magnetization Dynamics in Nanofiber Networks

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees