JP2594940B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2594940B2 JP2594940B2 JP62108744A JP10874487A JP2594940B2 JP 2594940 B2 JP2594940 B2 JP 2594940B2 JP 62108744 A JP62108744 A JP 62108744A JP 10874487 A JP10874487 A JP 10874487A JP 2594940 B2 JP2594940 B2 JP 2594940B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- cell
- state
- well
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 claims 5
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 description 46
- 230000015654 memory Effects 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 14
- 230000005641 tunneling Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 230000003993 interaction Effects 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008614 cellular interaction Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000005366 Ising model Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000009028 cell transition Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005426 magnetic field effect Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 230000003121 nonmonotonic effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子装置に関するものであり、更に詳細に
は、局所的に相互作用するセルの集合によつて作られ
た、故障及び雑音に裕度のある装置に関するものであ
る。
は、局所的に相互作用するセルの集合によつて作られ
た、故障及び雑音に裕度のある装置に関するものであ
る。
［従来の技術］ 半導体産業の成長は、チツプ上の計算資源の密度に大
いに依存してきた。現在の半導体研究の動機となつてい
るのは、回路最小寸法の縮小に伴なう、コスト低減と性
能向上という本質的な利点である。例えば、DRAMの容量
増大はこのコストに関する要請を反映している。これに
ついては1985年IEDM技術抄録694−697頁の角南による
「将来のDRAMのためのセル構造」を参照されたい。
いに依存してきた。現在の半導体研究の動機となつてい
るのは、回路最小寸法の縮小に伴なう、コスト低減と性
能向上という本質的な利点である。例えば、DRAMの容量
増大はこのコストに関する要請を反映している。これに
ついては1985年IEDM技術抄録694−697頁の角南による
「将来のDRAMのためのセル構造」を参照されたい。
チツプ上の機能密度のこれ以上の向上は、相互接続密
度の飽和及び、縮小されたシステムにおいては局所的な
素子間の結合が主要な相互作用となつて素子特性が劣化
することによつて制約される。VLSIの速度と機能密度は
現在、ゲート間の相互接続の数と大きさによつて制限さ
れている。素子密度は現在、単独の能動素子が高度に結
合された量子効果構造に譲歩すると古典的理論で予測さ
れている時点に到達しようとしている。この発展の限界
を越えて能動素子（及びそれらの配線）の縮小をつづけ
るのを許容する明確な方法は現在ない。
度の飽和及び、縮小されたシステムにおいては局所的な
素子間の結合が主要な相互作用となつて素子特性が劣化
することによつて制約される。VLSIの速度と機能密度は
現在、ゲート間の相互接続の数と大きさによつて制限さ
れている。素子密度は現在、単独の能動素子が高度に結
合された量子効果構造に譲歩すると古典的理論で予測さ
れている時点に到達しようとしている。この発展の限界
を越えて能動素子（及びそれらの配線）の縮小をつづけ
るのを許容する明確な方法は現在ない。
これ以上の縮小化を行うことによりもたらされる基本
的な問題には、不回避な素子間の漏話、配線間漏話、配
線RC時定数効果、深いサブミクロン領域での古典的なト
ランジスタ特性の喪失、が含まれる。更に各々の基本的
なプロセスに関与する電子数が減少することから、基板
効果、宇宙線、熱的な変動によつて誘起される誤動作が
より重大となつてくる。これらのハードウエア側の窮地
が暗示することは、チツプ上の計算機資源密度のこれ以
上の増大には、将来の半導体技術と両立するコンピユー
タ・アーキテクチヤが素子故障、素子間の強い結合を考
慮し、素子レベルでの接続性を緩和するものであること
が必要であるということである。セルオートマトンはそ
のようなアーキテクチヤのための基礎を与えることがで
きる。
的な問題には、不回避な素子間の漏話、配線間漏話、配
線RC時定数効果、深いサブミクロン領域での古典的なト
ランジスタ特性の喪失、が含まれる。更に各々の基本的
なプロセスに関与する電子数が減少することから、基板
効果、宇宙線、熱的な変動によつて誘起される誤動作が
より重大となつてくる。これらのハードウエア側の窮地
が暗示することは、チツプ上の計算機資源密度のこれ以
上の増大には、将来の半導体技術と両立するコンピユー
タ・アーキテクチヤが素子故障、素子間の強い結合を考
慮し、素子レベルでの接続性を緩和するものであること
が必要であるということである。セルオートマトンはそ
のようなアーキテクチヤのための基礎を与えることがで
きる。
セルオートマトンは一般に、ｎ次元のセル配列であつ
て、各々のセルに付随する値の再計算を隣接セルの値か
ら行うことに関する定められた規則をもつたものであ
る。もともとセルオートマトンは自己複製を研究するた
めの数学的モデルとしてノイマン（John von Newmann）
が提案したものである。これに関してはノリノイプレス
1970年刊のバークス（A.Burks）による「セルオートマ
トンについてのエツセイ（Essays on Cellular Automat
a）」を参照されたい。より最近になつて、セルオート
マトンは乱流のような一般的な非線形現象の可能なモデ
ルと考えられるようになり、バイオ医学、パターン認識
分野における非線形画像処理のために用いられてきてい
る。これについてはProc.IEEE第67巻826頁（1979年）に
掲載されたプレストン（K.Preston）等による「セルロ
ジツクの基礎と医療画像処理への応用（Basics of Cell
ular Logic with Some Applications in Medical Image
Processing）」を参照されたい。更にセルオートマト
ンはFIRフイルタと同じ構造を有しているが、算術式よ
りも一般に進歩した規則を用いているので、デジタル式
信号処理用の高度に並列的なパイプライン計算機構造を
研究するためのモデルとして適している。また、セルオ
ートマトンは任意のチユーリング機械の動作を模擬する
ことができ、従つて万能計算の能力を持つている。この
点に関しては、1985年のICASSPの272頁のスタイグリツ
ツ（K.Steiglitz）等による「マルチプロセツサーセル
オートマトンチツプ（A Multi−Processor Cellular Au
tomaton Chip）」を参照されたい。
て、各々のセルに付随する値の再計算を隣接セルの値か
ら行うことに関する定められた規則をもつたものであ
る。もともとセルオートマトンは自己複製を研究するた
めの数学的モデルとしてノイマン（John von Newmann）
が提案したものである。これに関してはノリノイプレス
1970年刊のバークス（A.Burks）による「セルオートマ
トンについてのエツセイ（Essays on Cellular Automat
a）」を参照されたい。より最近になつて、セルオート
マトンは乱流のような一般的な非線形現象の可能なモデ
ルと考えられるようになり、バイオ医学、パターン認識
分野における非線形画像処理のために用いられてきてい
る。これについてはProc.IEEE第67巻826頁（1979年）に
掲載されたプレストン（K.Preston）等による「セルロ
ジツクの基礎と医療画像処理への応用（Basics of Cell
ular Logic with Some Applications in Medical Image
Processing）」を参照されたい。更にセルオートマト
ンはFIRフイルタと同じ構造を有しているが、算術式よ
りも一般に進歩した規則を用いているので、デジタル式
信号処理用の高度に並列的なパイプライン計算機構造を
研究するためのモデルとして適している。また、セルオ
ートマトンは任意のチユーリング機械の動作を模擬する
ことができ、従つて万能計算の能力を持つている。この
点に関しては、1985年のICASSPの272頁のスタイグリツ
ツ（K.Steiglitz）等による「マルチプロセツサーセル
オートマトンチツプ（A Multi−Processor Cellular Au
tomaton Chip）」を参照されたい。
原理的に、多様なセルオートマトンは、汎用コンピユ
ータに必要なすべての理論動作を模擬することができ
る。これについては、1970年イリノイプレス刊のバーク
ス（A.Burks）による「セルオートマトンについてのエ
ツセイ（Essays on Cellular Automata）」、ノースホ
ランドフイジツクス出版から1984年に出版されたフアー
マ（D.Farmer）等による「セルオートマトン（Cellular
Automata）」、アカデミツクプレス1968年刊のロツド
（E.F.Lodd）による「セルオートマトン（Cellular Aut
omata）」を参照されたい。重要なことは、局所のみで
の通信では、計算間での情報の移動が局所的に制御され
るため、アーキテクチヤの縮小の機会を大幅に増進する
ことができる。次世代の装置技術では、能動電子素子を
基本的な物理限界にまで縮小することを要求するであろ
う。このことが成功するためには、革命的な縮小率の素
子のために、セルオートマトンのような同等に縮小可能
なアーキテクチヤが必要である。最後に、現在のデジタ
ル信号処理（DSP）アルゴリズム改善への研究は、複雑
な現状のDSP機能を単独なモジュール状の高度に並列的
なサブ機能へ分解することの有用性を確立しつつあるこ
とを指摘しておく。この特殊な計算準位のためには、す
べての機能レベルがシストリツクセルオートマトンの様
な構造をしているフラクタルアーキテクチヤが最も有効
なアーキテクチヤとなりうる。従つて、セルオートマト
ンに基づくアーキテクチヤを開発する事への興味は、現
状の限界、特殊用途の計算の動向、次世代技術の要求と
の両立性によつて加速される。
ータに必要なすべての理論動作を模擬することができ
る。これについては、1970年イリノイプレス刊のバーク
ス（A.Burks）による「セルオートマトンについてのエ
ツセイ（Essays on Cellular Automata）」、ノースホ
ランドフイジツクス出版から1984年に出版されたフアー
マ（D.Farmer）等による「セルオートマトン（Cellular
Automata）」、アカデミツクプレス1968年刊のロツド
（E.F.Lodd）による「セルオートマトン（Cellular Aut
omata）」を参照されたい。重要なことは、局所のみで
の通信では、計算間での情報の移動が局所的に制御され
るため、アーキテクチヤの縮小の機会を大幅に増進する
ことができる。次世代の装置技術では、能動電子素子を
基本的な物理限界にまで縮小することを要求するであろ
う。このことが成功するためには、革命的な縮小率の素
子のために、セルオートマトンのような同等に縮小可能
なアーキテクチヤが必要である。最後に、現在のデジタ
ル信号処理（DSP）アルゴリズム改善への研究は、複雑
な現状のDSP機能を単独なモジュール状の高度に並列的
なサブ機能へ分解することの有用性を確立しつつあるこ
とを指摘しておく。この特殊な計算準位のためには、す
べての機能レベルがシストリツクセルオートマトンの様
な構造をしているフラクタルアーキテクチヤが最も有効
なアーキテクチヤとなりうる。従つて、セルオートマト
ンに基づくアーキテクチヤを開発する事への興味は、現
状の限界、特殊用途の計算の動向、次世代技術の要求と
の両立性によつて加速される。
これまでのセルオートマトン研究は物理的システムの
ふるまいを模擬するためにセルオートマトンを使用する
ことに集中してきた。これについては一般的に、ノース
ホランドフイジツクス出版から1984年に出版されたフア
ーマ（D.Farmer）等による「セルオートマトン（Cellul
ar Automata）」を参照されたい。計算のための有力な
機械であるとしてセルオートマトンの理解、設計、特徴
づけを行う研究に対してはさほど精力が注がれてきてい
ない。唯一、最も単純な一次元「線状」オートマトンに
ついてすこし詳しく研究がなされている。多次元のセル
オートマトンに付随する複雑な働きはほとんど解明され
ていない。現在のモデルはいまだに実際的な、または複
雑な計算結果を与えることができない。要求されている
ことは、汎用及び専用の両アルゴリズムを高速で実行で
き、部品内での電気的雑音に対する感度のような、高度
に縮小された回路の実際上の問題の説明づけのできるシ
ステムの構築である。
ふるまいを模擬するためにセルオートマトンを使用する
ことに集中してきた。これについては一般的に、ノース
ホランドフイジツクス出版から1984年に出版されたフア
ーマ（D.Farmer）等による「セルオートマトン（Cellul
ar Automata）」を参照されたい。計算のための有力な
機械であるとしてセルオートマトンの理解、設計、特徴
づけを行う研究に対してはさほど精力が注がれてきてい
ない。唯一、最も単純な一次元「線状」オートマトンに
ついてすこし詳しく研究がなされている。多次元のセル
オートマトンに付随する複雑な働きはほとんど解明され
ていない。現在のモデルはいまだに実際的な、または複
雑な計算結果を与えることができない。要求されている
ことは、汎用及び専用の両アルゴリズムを高速で実行で
き、部品内での電気的雑音に対する感度のような、高度
に縮小された回路の実際上の問題の説明づけのできるシ
ステムの構築である。
現実の多重状態機械で故障しないものはない。この結
論は熱力学からの帰結である。しかし、熱的世界におい
て実質的に誤動作なしのハードウエアを提供する２つの
方法がある。第１の方法においては、信頼性の高い部品
を集めてシステムを設計することで、すべての部品の故
障までの平均時間の後にソフトエラー（動的、回復可
能）が発生すると考えてよい場合である。ハード（固定
された）エラーは先回りしてハードウエアをとりかえる
ことにより先取りされる。第２の方法は、時間に対する
ソフトエラーの発生に妥当な分布関数を想定するもの
で、それらの発生に対して、エラーの検出、修正を行う
ものである。シストリツクアレイにおける故障検出の理
論的扱いに対しては、IEEE Trans Comp.第35巻、13頁
（1986年）のヴアージス（A.Vergis）とスタイグリツツ
（K.Steiglitz）による「組合せセルの二次元配列のた
めの試験可能条件（Testability Conditions for Bilat
eral Arrays of Combinational Cells）」を参照された
い。
論は熱力学からの帰結である。しかし、熱的世界におい
て実質的に誤動作なしのハードウエアを提供する２つの
方法がある。第１の方法においては、信頼性の高い部品
を集めてシステムを設計することで、すべての部品の故
障までの平均時間の後にソフトエラー（動的、回復可
能）が発生すると考えてよい場合である。ハード（固定
された）エラーは先回りしてハードウエアをとりかえる
ことにより先取りされる。第２の方法は、時間に対する
ソフトエラーの発生に妥当な分布関数を想定するもの
で、それらの発生に対して、エラーの検出、修正を行う
ものである。シストリツクアレイにおける故障検出の理
論的扱いに対しては、IEEE Trans Comp.第35巻、13頁
（1986年）のヴアージス（A.Vergis）とスタイグリツツ
（K.Steiglitz）による「組合せセルの二次元配列のた
めの試験可能条件（Testability Conditions for Bilat
eral Arrays of Combinational Cells）」を参照された
い。
いくつかの入力状態または入力信号を、情報消散操作
によつて、同じ出力状態または出力信号へマツピングす
るかぎり、そのシステムは故障裕度の高いものとなる。
雑音は通常統計的に相関性がないので、実際の故障裕度
のためには、ランダムな雑音によりもたらされる、計算
動作または記憶動作の間の状態軌道での雑音誘起の分岐
が、望みの出力状態シーケンス中へマツピング可能なま
ゝである必要がある。設計ルールの縮小は、計算機械中
の信号対雑音低下の問題を悪化させるのみであることを
強調しておく。従つて、深いサブミクロン量子素子の確
率的な性質に基づく機能には、基本的説明基準として、
自己修復と故障裕度とを含んでいなければならない。
によつて、同じ出力状態または出力信号へマツピングす
るかぎり、そのシステムは故障裕度の高いものとなる。
雑音は通常統計的に相関性がないので、実際の故障裕度
のためには、ランダムな雑音によりもたらされる、計算
動作または記憶動作の間の状態軌道での雑音誘起の分岐
が、望みの出力状態シーケンス中へマツピング可能なま
ゝである必要がある。設計ルールの縮小は、計算機械中
の信号対雑音低下の問題を悪化させるのみであることを
強調しておく。従つて、深いサブミクロン量子素子の確
率的な性質に基づく機能には、基本的説明基準として、
自己修復と故障裕度とを含んでいなければならない。
セルオートマトンのような状態機械は、常にというわ
けではないが、雑音に対して非常に敏感である。セルオ
ートマトンでは、個々のセル値によつて全体的に定義さ
れる入力状態は、時間と共に、新しい空間時間的出力状
態を発生するように進化する。数多くの場合、１つのセ
ル値を変更することで非常に異なつたシステム力学があ
らわれる。そのような場合は、セル動作中の故障また
は、初期入力状態中の雑音のいずれかに対する裕度の欠
如によつて特徴づけられる。
けではないが、雑音に対して非常に敏感である。セルオ
ートマトンでは、個々のセル値によつて全体的に定義さ
れる入力状態は、時間と共に、新しい空間時間的出力状
態を発生するように進化する。数多くの場合、１つのセ
ル値を変更することで非常に異なつたシステム力学があ
らわれる。そのような場合は、セル動作中の故障また
は、初期入力状態中の雑音のいずれかに対する裕度の欠
如によつて特徴づけられる。
［発明の要約］ 本発明は、局所的に相互接続された相互作用をもつ多
重状態セル（セルオートマトン）を集合して、雑音およ
び故障に対する裕度の大きい装置を得、セルの値を平均
値を出力値として取出す。好適実施例には、総体的なセ
ルのパルス設定と静的な周辺セル設定のような動作モー
ドをもつメモリ装置が含まれている。実施例には、個別
的な局所プロセツサのようなセル、および分布したモノ
リシツクな量子井戸のようなセルが含まれている。
重状態セル（セルオートマトン）を集合して、雑音およ
び故障に対する裕度の大きい装置を得、セルの値を平均
値を出力値として取出す。好適実施例には、総体的なセ
ルのパルス設定と静的な周辺セル設定のような動作モー
ドをもつメモリ装置が含まれている。実施例には、個別
的な局所プロセツサのようなセル、および分布したモノ
リシツクな量子井戸のようなセルが含まれている。
セルオートマトン中のセル値の平均として装置機能を
与えることで、セルオートマトン装置及び縮小装置中の
雑音及び故障裕度の問題が解決する。
与えることで、セルオートマトン装置及び縮小装置中の
雑音及び故障裕度の問題が解決する。
［実施例］ 第１図には、基本的な二次元セルオートマトンが模式
的に示され、参照番号30が与えられている。本質的に
は、セルオートマトン30は数多くの簡単な、多重状態を
もつ能動素子32（セル）を含んでおり、それら規則正し
い格子に束縛され、セルの「近傍」と呼ばれる固定され
た半径内にある他のセル32と直接相互作用を持つことが
許容されている。それらの相互作用は、水平、垂直、お
よび対角の線分34によつて示されている。セルオートマ
トン30では、最近接および第２近接セル32との間でのみ
直接的な相互作用がもたれることを注意してほしい。全
体システムは、本質的に二次元につながる、簡単な有限
状態機械の高度に並列的な集合である。各々のセル32
は、それの局所的な環境の変化に従つて、それの状態を
動的に調整することを行う。決定論的、２進法オートマ
トンの最も簡単な場合では、各セルはあらかじめ定めら
れた参照表へのポインタとして、それの近傍セルのビツ
トパターンを用いるようになつている。時刻ｔにおいて
番地指定された表入口は時刻ｔ＋１における新しいセル
状態を定義する。更に、セルオートマトン30は入力信号
と出力信号のための接続36を有しており、時刻ｔにおい
てセル32の最上行が各々選ばれた状態に設定され、時刻
ｔ＋ｋにおいて、これらセルの状態が検出される。ある
いは、すべてのセル32が入力／出力接続をもつように、
または周辺のすべてのセルが入力／出力接続をもつよう
にすることもできる。
的に示され、参照番号30が与えられている。本質的に
は、セルオートマトン30は数多くの簡単な、多重状態を
もつ能動素子32（セル）を含んでおり、それら規則正し
い格子に束縛され、セルの「近傍」と呼ばれる固定され
た半径内にある他のセル32と直接相互作用を持つことが
許容されている。それらの相互作用は、水平、垂直、お
よび対角の線分34によつて示されている。セルオートマ
トン30では、最近接および第２近接セル32との間でのみ
直接的な相互作用がもたれることを注意してほしい。全
体システムは、本質的に二次元につながる、簡単な有限
状態機械の高度に並列的な集合である。各々のセル32
は、それの局所的な環境の変化に従つて、それの状態を
動的に調整することを行う。決定論的、２進法オートマ
トンの最も簡単な場合では、各セルはあらかじめ定めら
れた参照表へのポインタとして、それの近傍セルのビツ
トパターンを用いるようになつている。時刻ｔにおいて
番地指定された表入口は時刻ｔ＋１における新しいセル
状態を定義する。更に、セルオートマトン30は入力信号
と出力信号のための接続36を有しており、時刻ｔにおい
てセル32の最上行が各々選ばれた状態に設定され、時刻
ｔ＋ｋにおいて、これらセルの状態が検出される。ある
いは、すべてのセル32が入力／出力接続をもつように、
または周辺のすべてのセルが入力／出力接続をもつよう
にすることもできる。
第２図は、第１の好適実施例セルオートマトンの模式
図であり、一般に参照番号50で示され、雑音裕度の大き
い２ビツトメモリを構成している。メモリ50は、２組の
別々になつた16×16の格子16,17として相互接続された5
12個の比較器52を含んでいる（各格子点が１ビツトを表
わす）。格子16内の相互接続の詳細は拡大して示してあ
る。隣接する比較器52間の相互接続は各々２本の抵抗を
含む線を有しており、一本は第１の比較器の出力から第
２の比較器の入力へ、またもう一本は第２の比較器の出
力から第１の比較器の入力へつながれている。各格子の
周辺上のセルの比較器52に対しは、相互接続は修正され
て、通常のように、それらのセルの入力と出力が最近接
および第２近接のセルの出力と入力へつながれている
が、それに加えて格子17中の隣接するセルとの間で信号
をやり取りするための付加的な相互接続が、周辺セルに
設けられている。
図であり、一般に参照番号50で示され、雑音裕度の大き
い２ビツトメモリを構成している。メモリ50は、２組の
別々になつた16×16の格子16,17として相互接続された5
12個の比較器52を含んでいる（各格子点が１ビツトを表
わす）。格子16内の相互接続の詳細は拡大して示してあ
る。隣接する比較器52間の相互接続は各々２本の抵抗を
含む線を有しており、一本は第１の比較器の出力から第
２の比較器の入力へ、またもう一本は第２の比較器の出
力から第１の比較器の入力へつながれている。各格子の
周辺上のセルの比較器52に対しは、相互接続は修正され
て、通常のように、それらのセルの入力と出力が最近接
および第２近接のセルの出力と入力へつながれている
が、それに加えて格子17中の隣接するセルとの間で信号
をやり取りするための付加的な相互接続が、周辺セルに
設けられている。
メモリ50において、最近接比較器同志（第２図におい
て水平方向または垂直方向に並ぶ比較器同志）を相互接
続する抵抗体はすべて同じ抵抗値を有しており、また第
２近隣比較器同志（第２図で対角方向に並ぶ比較器同
志）を相互接続する抵抗体はすべて同じ抵抗値を有して
おり、後者は前者の抵抗値のλ倍である。各比較器52は
また抵抗RTを通してそれの入力へつながれたしきい値電
圧源VTを有しており、そのため比較器52はこの直接入力
への電流がそれの反転入力への電流より大きい場合に高
出力電圧を供給し、そうでない場合には低出力電圧を供
給する。比較器52はLM1900または同等製品でよく、その
ような装置では入力はどちらも実質上アース電位に近
く、電流差が増減される。このように、もし比較器52が
０またはＶに等しい定常状態出力を有し、またもし最近
接抵抗値がＲであれば、VTとRTを用いて次の関係式が成
立する。
て水平方向または垂直方向に並ぶ比較器同志）を相互接
続する抵抗体はすべて同じ抵抗値を有しており、また第
２近隣比較器同志（第２図で対角方向に並ぶ比較器同
志）を相互接続する抵抗体はすべて同じ抵抗値を有して
おり、後者は前者の抵抗値のλ倍である。各比較器52は
また抵抗RTを通してそれの入力へつながれたしきい値電
圧源VTを有しており、そのため比較器52はこの直接入力
への電流がそれの反転入力への電流より大きい場合に高
出力電圧を供給し、そうでない場合には低出力電圧を供
給する。比較器52はLM1900または同等製品でよく、その
ような装置では入力はどちらも実質上アース電位に近
く、電流差が増減される。このように、もし比較器52が
０またはＶに等しい定常状態出力を有し、またもし最近
接抵抗値がＲであれば、VTとRTを用いて次の関係式が成
立する。
この式の意味は、比較器52の出力は、もし最近接比較
器52のうち３個以上がＶ出力を有するか、または最近接
比較器52のうち２個と第２近接比較器52のうち２個以上
がＶ出力を有する場合にＶとなり、そうでない場合には
出力は０となる（λ＞２である必要あり）ということで
ある。このような近傍出力に基づいて出力を決定する方
式が、メモリ50のセル状態を更新するためのセルオート
マトン規則である。クロツク信号を加えてフリツプフロ
ツプの出力から入力への信号に時間遅延を与えることに
よつて、メモリ50に対して、通常のセルオートマトンの
同期式更新方式を採用することは可能である。メモリ50
において、更新は非同期でおよそ比較器52の立上り時間
の速度で進行する。また、もしLM1900を用いれば、Ｖは
約10ボルトでＲは約1MΩとなり、λ＝３であれば、VTも
約10ボルト、RTは約133KΩとなる。
器52のうち３個以上がＶ出力を有するか、または最近接
比較器52のうち２個と第２近接比較器52のうち２個以上
がＶ出力を有する場合にＶとなり、そうでない場合には
出力は０となる（λ＞２である必要あり）ということで
ある。このような近傍出力に基づいて出力を決定する方
式が、メモリ50のセル状態を更新するためのセルオート
マトン規則である。クロツク信号を加えてフリツプフロ
ツプの出力から入力への信号に時間遅延を与えることに
よつて、メモリ50に対して、通常のセルオートマトンの
同期式更新方式を採用することは可能である。メモリ50
において、更新は非同期でおよそ比較器52の立上り時間
の速度で進行する。また、もしLM1900を用いれば、Ｖは
約10ボルトでＲは約1MΩとなり、λ＝３であれば、VTも
約10ボルト、RTは約133KΩとなる。
すべての最近接相互接続が同じ抵抗値をもつことと、
第２近接相互接続の強さを近接相互接続より弱くするこ
との制約を緩和する等他の抵抗値の組合せを用いれば他
の更新規則が得られるが、それでも雑音耐性は類似して
いる。
第２近接相互接続の強さを近接相互接続より弱くするこ
との制約を緩和する等他の抵抗値の組合せを用いれば他
の更新規則が得られるが、それでも雑音耐性は類似して
いる。
メモリ50の各ビツトの内容は比較器52の出力すべてを
平均化することによつて検出され、そのビツトはしきい
値電圧VTを変えるこによつて設定できる。あるいは、セ
ルのサブグループ毎にVT入力を受けとつて、格子の一部
分を設定もしくは再設定してもよい。更に、周辺セルへ
の制御信号を時刻ｔ＋ｋに取り去つて、周辺セルの平均
値を読み取ることで格子の平均状態を検知することもで
きる。
平均化することによつて検出され、そのビツトはしきい
値電圧VTを変えるこによつて設定できる。あるいは、セ
ルのサブグループ毎にVT入力を受けとつて、格子の一部
分を設定もしくは再設定してもよい。更に、周辺セルへ
の制御信号を時刻ｔ＋ｋに取り去つて、周辺セルの平均
値を読み取ることで格子の平均状態を検知することもで
きる。
メモリセル50の動作と雑音感度はシミユレーシヨンに
よつて最もよく示すことができる。メモリセル50は、相
互作用をする２状態粒子のイジング（Ising）モデルに
基づく簡単なセルオートマトンシステムであることを注
意しておく。このモデルは、セル間の相互作用はそれら
の間隔のみの関数となつている。その結果、１個のセル
の次の時刻の状態を決める遷移関数は近傍のセルの値と
距離によつて決まり、方位角には依らない。このクラス
のオートマトンは、遷移規則がセル状態と間隔について
の合計の項で表現されるので、しばしば「全体的」と呼
ばれる。更に、相互作用則は、セルとその近傍のセルと
の間の相互作用の総和の単調関数に限定される。これら
２つの簡単化の組合せの結果、遷移則は、重みづけ入力
を有する多数決論理ゲートと動作的に等価となる。しき
い値をもつ全体的規則の１つの例が第３図に与えられて
いる。この特別な規則に合致した結合「ポテンシヤル」
図が第４図に示されている。実際には、セル間の結合強
さはセル間距離に逆比例する。メモリ50の格子の１つの
時間変化の例が第５図から第13図に示されている。詳細
な説明は次の通り。
よつて最もよく示すことができる。メモリセル50は、相
互作用をする２状態粒子のイジング（Ising）モデルに
基づく簡単なセルオートマトンシステムであることを注
意しておく。このモデルは、セル間の相互作用はそれら
の間隔のみの関数となつている。その結果、１個のセル
の次の時刻の状態を決める遷移関数は近傍のセルの値と
距離によつて決まり、方位角には依らない。このクラス
のオートマトンは、遷移規則がセル状態と間隔について
の合計の項で表現されるので、しばしば「全体的」と呼
ばれる。更に、相互作用則は、セルとその近傍のセルと
の間の相互作用の総和の単調関数に限定される。これら
２つの簡単化の組合せの結果、遷移則は、重みづけ入力
を有する多数決論理ゲートと動作的に等価となる。しき
い値をもつ全体的規則の１つの例が第３図に与えられて
いる。この特別な規則に合致した結合「ポテンシヤル」
図が第４図に示されている。実際には、セル間の結合強
さはセル間距離に逆比例する。メモリ50の格子の１つの
時間変化の例が第５図から第13図に示されている。詳細
な説明は次の通り。
すべてのセルは同じ全体的規則に従つて動作する。そ
の規則は次のように表現できる。最近接セルCN、CE、
CS、CWの出力信号値（状態値）Ｎ、Ｅ、Ｓ、Ｗについて
２個を越える個数のセルの出力信号値（状態値）が
「１」であれば、中心のセルは出力信号値（状態値）
「１」に強制される。更に、最近接セルCN、CE、CS、CW
の出力信号値（状態値）のうち１個を越える個数のセル
の出力信号値（状態値）が「１」であり、かつ第２近接
セルCNW、CNE、CSE、CSWの出力信号値（状態値）NW、N
E、SE、SWのうち１個を越える個数のセルの出力信号値
（状態値）が「１」であれば中央セルは出力信号値（状
態値）「１」となる。これ以外のすべての場合に、中央
セルは出力信号値（状態値）「０」となる。構造は簡単
であるが、このようなオートマトンは非常に有用な性質
を有している。
の規則は次のように表現できる。最近接セルCN、CE、
CS、CWの出力信号値（状態値）Ｎ、Ｅ、Ｓ、Ｗについて
２個を越える個数のセルの出力信号値（状態値）が
「１」であれば、中心のセルは出力信号値（状態値）
「１」に強制される。更に、最近接セルCN、CE、CS、CW
の出力信号値（状態値）のうち１個を越える個数のセル
の出力信号値（状態値）が「１」であり、かつ第２近接
セルCNW、CNE、CSE、CSWの出力信号値（状態値）NW、N
E、SE、SWのうち１個を越える個数のセルの出力信号値
（状態値）が「１」であれば中央セルは出力信号値（状
態値）「１」となる。これ以外のすべての場合に、中央
セルは出力信号値（状態値）「０」となる。構造は簡単
であるが、このようなオートマトンは非常に有用な性質
を有している。
格子は、第５図と第６図に「１」を星印で「０」で空
白を示したように、状態「０」と「１」の望みのパター
ンを含むように初期化される。便宜上、格子の初期化は
場所はどこでもよく、状態「１」のセルの平均密度が与
えられた値に等しくなるように行われる。平均的初期状
態を定義するためには、状態「１」にあるセル数の状態
「０」にあるセル数に対する比のみが重要である。この
書込み操作の後、このシステムは状態「１」のセルの平
均密度が安定な値になるように変化することを許容され
る。この安定な平均値は格子の全体的状態、すなわちメ
モリ50の対応するビツトの内容を定義するものと受取る
ことができる。この初期化は磁気的イジングスピンシス
テムに過渡的磁界を与えることと類似している。
白を示したように、状態「０」と「１」の望みのパター
ンを含むように初期化される。便宜上、格子の初期化は
場所はどこでもよく、状態「１」のセルの平均密度が与
えられた値に等しくなるように行われる。平均的初期状
態を定義するためには、状態「１」にあるセル数の状態
「０」にあるセル数に対する比のみが重要である。この
書込み操作の後、このシステムは状態「１」のセルの平
均密度が安定な値になるように変化することを許容され
る。この安定な平均値は格子の全体的状態、すなわちメ
モリ50の対応するビツトの内容を定義するものと受取る
ことができる。この初期化は磁気的イジングスピンシス
テムに過渡的磁界を与えることと類似している。
第７図と第８図に示したように、状態「１」のセルの
最終的安定密度な初期状態に非常に敏感である。更に、
約0.4という臨界的な初期面積密度において、このシス
テムは、従来の磁気スピンシステムにおいて観測される
二次元的磁化等温線に特徴的な、稀薄な（状態「１」の
セルが数個）相と、ちよう密な（状態密度「０」のセル
が数個）相とに分離される。第８図に示されたように、
この状態「１」セルの高密度化はランダムなセル状態雑
音のかなり高いレベルに対して裕度をもつ。これは比較
器52内で故障に変わる。
最終的安定密度な初期状態に非常に敏感である。更に、
約0.4という臨界的な初期面積密度において、このシス
テムは、従来の磁気スピンシステムにおいて観測される
二次元的磁化等温線に特徴的な、稀薄な（状態「１」の
セルが数個）相と、ちよう密な（状態密度「０」のセル
が数個）相とに分離される。第８図に示されたように、
この状態「１」セルの高密度化はランダムなセル状態雑
音のかなり高いレベルに対して裕度をもつ。これは比較
器52内で故障に変わる。
第２の好適実施例のメモリ60はメモリ50に類似してい
るが、２つの格子の周辺上のセルすべてに対して付加的
外部入力を有している。これによつて第２の動作モード
が得られる。第２の動作モード、静的周辺モードにおい
ては、格子の中央領域は初期化手続きによつて乱されな
い。むしろ、格子の周辺上の状態「１」セルの平均密度
が調節される。VTはまとめて、または個々に独立的に外
部電源へつながれる。第９図から第12図に示されたよう
に、配列の内部動作にアクセスすることなく、第１のモ
ードで観察されたのと類似の型の状態変換を誘起するこ
とが可能である。制御周辺セルの平均値と被制御格子セ
ルの平均値との間のこのヒステリシス動作の位置と形状
は、セルの相互作用しきい値を変えること、または格子
の大きさかアスペクト比を変えることによつて調節でき
る。上述の規則に従う、数少ない格子セルの動作を第14
図−第16図に示してある。この静的周辺モードは、バル
ク強磁性系での表面磁界効果に類似の現象を呈示する。
るが、２つの格子の周辺上のセルすべてに対して付加的
外部入力を有している。これによつて第２の動作モード
が得られる。第２の動作モード、静的周辺モードにおい
ては、格子の中央領域は初期化手続きによつて乱されな
い。むしろ、格子の周辺上の状態「１」セルの平均密度
が調節される。VTはまとめて、または個々に独立的に外
部電源へつながれる。第９図から第12図に示されたよう
に、配列の内部動作にアクセスすることなく、第１のモ
ードで観察されたのと類似の型の状態変換を誘起するこ
とが可能である。制御周辺セルの平均値と被制御格子セ
ルの平均値との間のこのヒステリシス動作の位置と形状
は、セルの相互作用しきい値を変えること、または格子
の大きさかアスペクト比を変えることによつて調節でき
る。上述の規則に従う、数少ない格子セルの動作を第14
図−第16図に示してある。この静的周辺モードは、バル
ク強磁性系での表面磁界効果に類似の現象を呈示する。
第３の好適実施例のセルオートマトン装置を、一般に
参照番号80で示して、第17A図に切断平面図を、また第1
7B図に切断立面図を示してある。これは格子整合した半
導体材料の単結晶でできており、AlAs層84中に埋めこま
れたGaAs量子井戸82の格子、 AlyGa1-yAsトンネル障壁層86、 AlxGa1-xAs層90に埋めこまれた InAs量子井戸88の格子、AlAsトンネル障壁92、ｎ型AlxG
a1-xAs電極94、AlyGa1-yAsトンネル障壁96、ｎ型AlxGa
1-xAs電極98を含んでいる。量子井戸82は、側辺の長さ
が約50Åの立方体に近く、間隔約50Åを置いており、他
方量子井戸88はやゝ細長い直方体で平均した側辺の長さ
はやはり約50Åで間隔も約50Åとなつている。後述する
が、この間隔は厳密ではない。トンネル障壁86と96の厚
さは各々約100Åであり、混晶比ｙは約0.4である。電極
94と98はｘが約0.2の混晶である。トンネル障壁92の厚
さは約30Åである。
参照番号80で示して、第17A図に切断平面図を、また第1
7B図に切断立面図を示してある。これは格子整合した半
導体材料の単結晶でできており、AlAs層84中に埋めこま
れたGaAs量子井戸82の格子、 AlyGa1-yAsトンネル障壁層86、 AlxGa1-xAs層90に埋めこまれた InAs量子井戸88の格子、AlAsトンネル障壁92、ｎ型AlxG
a1-xAs電極94、AlyGa1-yAsトンネル障壁96、ｎ型AlxGa
1-xAs電極98を含んでいる。量子井戸82は、側辺の長さ
が約50Åの立方体に近く、間隔約50Åを置いており、他
方量子井戸88はやゝ細長い直方体で平均した側辺の長さ
はやはり約50Åで間隔も約50Åとなつている。後述する
が、この間隔は厳密ではない。トンネル障壁86と96の厚
さは各々約100Åであり、混晶比ｙは約0.4である。電極
94と98はｘが約0.2の混晶である。トンネル障壁92の厚
さは約30Åである。
装置80の動作はメモリ50のそれと類似しており、各量
子井戸82は比較器52に対応させて考えることができる。
量子井戸82の大きさは、井戸内の電子のエネルギー準位
が不連続な値をとる程度のものである。最も低い準位の
占有を、出力Ｖを有する比較器に対応させ、最低準位が
空であるものを出力「０」の比較器に対応させて考える
ことができる。近傍の井戸の影響は、近傍井戸を量子が
占めることで静電ポテンシヤルが発生し、それが井戸の
ポテンシヤル（従つてエネルギー準位）を電極98に相対
的にシフトさせる形で発生する。もしこのポテンシヤル
シフトが大きいと、電極98の伝導帯から電子が共鳴トン
ネリングで井戸へ流れ込み、最低準位を占有する。他方
ポテンシヤルシフトが十分でなければ（近傍の井戸のう
ち占有されたものが数少ないと）、井戸内の準位は電極
98の伝導帯準位と共鳴を起こすには至らない。このよう
に、近傍の井戸が占有されている状態の（重みづけられ
た）しきい値数に対応するしきい値シフトが存在し、最
低準位がしきい値以上にシフトしている井戸82に対して
は電極98が電子を供給してその井戸を占有させる。この
占有は、共鳴トンネルで出入りする電子の平衡状態であ
る。
子井戸82は比較器52に対応させて考えることができる。
量子井戸82の大きさは、井戸内の電子のエネルギー準位
が不連続な値をとる程度のものである。最も低い準位の
占有を、出力Ｖを有する比較器に対応させ、最低準位が
空であるものを出力「０」の比較器に対応させて考える
ことができる。近傍の井戸の影響は、近傍井戸を量子が
占めることで静電ポテンシヤルが発生し、それが井戸の
ポテンシヤル（従つてエネルギー準位）を電極98に相対
的にシフトさせる形で発生する。もしこのポテンシヤル
シフトが大きいと、電極98の伝導帯から電子が共鳴トン
ネリングで井戸へ流れ込み、最低準位を占有する。他方
ポテンシヤルシフトが十分でなければ（近傍の井戸のう
ち占有されたものが数少ないと）、井戸内の準位は電極
98の伝導帯準位と共鳴を起こすには至らない。このよう
に、近傍の井戸が占有されている状態の（重みづけられ
た）しきい値数に対応するしきい値シフトが存在し、最
低準位がしきい値以上にシフトしている井戸82に対して
は電極98が電子を供給してその井戸を占有させる。この
占有は、共鳴トンネルで出入りする電子の平衡状態であ
る。
第18図は第17B図のＡ−Ａに沿つてのバンド端図であ
り、近傍の井戸の各種の占有による井戸82内の最低準位
の可能なシフトと、障壁96を通る波状矢印で示したよう
に、しきい値シフトが存在する場合の準位への共鳴トン
ネリングを図示している。逆に、もし近傍の井戸が初期
において占有されていなければ、井戸82内の最低準位
は、しきい値シフト以下となり、電極98内の準位との間
で共鳴を起こさない。しかし、井戸82内でしきい値以下
であるため最低準位にある電子は障壁86、井戸88、障壁
92を通して電極94中へ共鳴トンネリングすることができ
る。井戸88は、井戸88の非立方体形状のために縮退して
いない井戸88内の励起準位を利用して、井戸82のしきい
値以下のシフトをした準位の各々と共鳴を起こすための
十分に密に接近した準位を提供する。（もちろん、離れ
た井戸もいくらか影響を与えるが重要な影響を与えるの
は近傍の井戸であるから、格子内の井戸82の数が、低温
度動作におけるKTと同程度の数meVというシフトした準
位間隔を決定する。）更に、井戸82内の電子は最も近い
井戸88以上に共鳴トンネリングできるので、井戸88は、
井戸82のしきい値以下のシフトした準位から共鳴トンネ
リングして脱出するためより数多くの準位を与えるよう
に、すこし異なつた大きさのものであつてもよいことを
指摘しておく。共鳴トンネリングの異なる経路の可能性
は、井戸82の間隔を井戸88の格子の井戸82の格子からの
間隔よりも小さくすることによつて強調される。これに
よつて、最も近い井戸88へよりむしろ最も近い井戸88の
近傍へのトンネリングの距離の増大は、最も近い井戸88
への距離とくらべて大きくない。井戸82間の結合は、井
戸82間に高い障壁高をもつ材料（AlAs）を用いることで
制限されるが、誘電率が大きいので、静電的効果は減衰
しない。このことは井戸82の格子の超格子への縮退を回
避させる。トンネリング障壁86はトンネル障壁92よりず
つと厚いので、占有された井戸82内の電荷の、井戸88の
準位に対する静電的効果は、他の井戸82への影響よりず
つと少ない。そのためまばらに占有された井戸82に対す
る井戸88内準位のシフトは問題でない。
り、近傍の井戸の各種の占有による井戸82内の最低準位
の可能なシフトと、障壁96を通る波状矢印で示したよう
に、しきい値シフトが存在する場合の準位への共鳴トン
ネリングを図示している。逆に、もし近傍の井戸が初期
において占有されていなければ、井戸82内の最低準位
は、しきい値シフト以下となり、電極98内の準位との間
で共鳴を起こさない。しかし、井戸82内でしきい値以下
であるため最低準位にある電子は障壁86、井戸88、障壁
92を通して電極94中へ共鳴トンネリングすることができ
る。井戸88は、井戸88の非立方体形状のために縮退して
いない井戸88内の励起準位を利用して、井戸82のしきい
値以下のシフトをした準位の各々と共鳴を起こすための
十分に密に接近した準位を提供する。（もちろん、離れ
た井戸もいくらか影響を与えるが重要な影響を与えるの
は近傍の井戸であるから、格子内の井戸82の数が、低温
度動作におけるKTと同程度の数meVというシフトした準
位間隔を決定する。）更に、井戸82内の電子は最も近い
井戸88以上に共鳴トンネリングできるので、井戸88は、
井戸82のしきい値以下のシフトした準位から共鳴トンネ
リングして脱出するためより数多くの準位を与えるよう
に、すこし異なつた大きさのものであつてもよいことを
指摘しておく。共鳴トンネリングの異なる経路の可能性
は、井戸82の間隔を井戸88の格子の井戸82の格子からの
間隔よりも小さくすることによつて強調される。これに
よつて、最も近い井戸88へよりむしろ最も近い井戸88の
近傍へのトンネリングの距離の増大は、最も近い井戸88
への距離とくらべて大きくない。井戸82間の結合は、井
戸82間に高い障壁高をもつ材料（AlAs）を用いることで
制限されるが、誘電率が大きいので、静電的効果は減衰
しない。このことは井戸82の格子の超格子への縮退を回
避させる。トンネリング障壁86はトンネル障壁92よりず
つと厚いので、占有された井戸82内の電荷の、井戸88の
準位に対する静電的効果は、他の井戸82への影響よりず
つと少ない。そのためまばらに占有された井戸82に対す
る井戸88内準位のシフトは問題でない。
もし、井戸88内準位が井戸82内しきい値以上のシフト
した準位へ延びていれば、これら準位へ電子は連続的に
共鳴トンネルし、井戸88を通つて共鳴トンネルで抜け出
す電子を補充するので、これはセルオートマトン動作を
さまたげない。
した準位へ延びていれば、これら準位へ電子は連続的に
共鳴トンネルし、井戸88を通つて共鳴トンネルで抜け出
す電子を補充するので、これはセルオートマトン動作を
さまたげない。
システムした最低基準の範囲の中央付近におけるしき
い値の場合、井戸82はメモリ50と60のセルと同じ範囲に
静電的に相互接続され、装置80は同様な性質をもつセル
オートマトンを形成する。このように、雑音と故障に対
する裕度は同じであるが、装置80は非常に小型である。
装置80内の平均的な井戸82の占有（ほとんど占有されて
いるか、ほとんど空かのいずれか）は、井戸82の格子内
の横方向の共鳴トンネリング準位によつて、直接的に決
定されることを指摘しておく。もしほとんどの井戸が占
有されていれば、準位（それは励起基準の１つであるか
もしれないのでトンネリングに対するAlAsの障壁は最低
準位に対するそれよりも小さい）はシフトされる。しか
し、一群の周辺井戸の検出による平均占有割合の検出は
より簡単であり、同一の単結晶半導体内の隣接するセル
オートマトンの直接接続を可能とする。
い値の場合、井戸82はメモリ50と60のセルと同じ範囲に
静電的に相互接続され、装置80は同様な性質をもつセル
オートマトンを形成する。このように、雑音と故障に対
する裕度は同じであるが、装置80は非常に小型である。
装置80内の平均的な井戸82の占有（ほとんど占有されて
いるか、ほとんど空かのいずれか）は、井戸82の格子内
の横方向の共鳴トンネリング準位によつて、直接的に決
定されることを指摘しておく。もしほとんどの井戸が占
有されていれば、準位（それは励起基準の１つであるか
もしれないのでトンネリングに対するAlAsの障壁は最低
準位に対するそれよりも小さい）はシフトされる。しか
し、一群の周辺井戸の検出による平均占有割合の検出は
より簡単であり、同一の単結晶半導体内の隣接するセル
オートマトンの直接接続を可能とする。
周辺井戸83（第17A図と第17B図に左側列の井戸として
示した）は別々の電極99によつて独立して制御できる。
このことによつてメモリ60に関して述べた周辺モード動
作が実現される。
示した）は別々の電極99によつて独立して制御できる。
このことによつてメモリ60に関して述べた周辺モード動
作が実現される。
第４の好適実施例のセルオートマトン装置は、参照番
号100で示されているが、装置80と類似しているが電流
モードでの動作はより簡素化されている。量子井戸中へ
電子をたくわえ、その静電荷で近傍井戸内の準位をシフ
トさせるよりもむしろ、井戸を流れる共鳴トンネル電流
で、近傍井戸内の準位シフトを引き起こす電荷を井戸中
へ供給する方式である。
号100で示されているが、装置80と類似しているが電流
モードでの動作はより簡素化されている。量子井戸中へ
電子をたくわえ、その静電荷で近傍井戸内の準位をシフ
トさせるよりもむしろ、井戸を流れる共鳴トンネル電流
で、近傍井戸内の準位シフトを引き起こす電荷を井戸中
へ供給する方式である。
装置100は、第19A図と第19B図に切断平面図と切断立
面図を示してある。装置100はAlAsの層104内に埋込まれ
たGaAs量子井戸102の格子を含み、更にAlAs104に埋込ま
れ、両側面で井戸格子に接する格子の形のAlxGa1-xAsト
ンネル障壁106と108を含み、ｎ型GaAsの電極110と112を
含んでいる。電極110は電極112に対して負にバイアスさ
れており、伝導帯端が井戸102のしきい値シフトされた
最低エネルギー準位と揃つている。これについては第20
図を参照されたい。このように、近傍の井戸が共鳴トン
ネル電流を流しているような井戸102内では最低準位は
それら電流で発生するポテンシヤルによつて上方へシフ
トされ、最低準位の上方シフトがしきい値以上になるこ
とで井戸102を通る共鳴トンネル電流が第20図に波状の
矢印で示したように流れ始める。同様に、最低準位がし
きい値より低ければ（導通している近傍井戸の数が少な
すぎれば）、共鳴は停止する。装置80と同じように、し
きい値はバイアスを調節することで制御され、周辺井戸
は別々の電極によつて独立して制御できる。井戸102の
平均状態の検出は、トンネル電流の合計（本質的にオン
かオフ）の測定だけでよい、あるいは一群の周辺井戸の
平均状態の検出で行うことができる。
面図を示してある。装置100はAlAsの層104内に埋込まれ
たGaAs量子井戸102の格子を含み、更にAlAs104に埋込ま
れ、両側面で井戸格子に接する格子の形のAlxGa1-xAsト
ンネル障壁106と108を含み、ｎ型GaAsの電極110と112を
含んでいる。電極110は電極112に対して負にバイアスさ
れており、伝導帯端が井戸102のしきい値シフトされた
最低エネルギー準位と揃つている。これについては第20
図を参照されたい。このように、近傍の井戸が共鳴トン
ネル電流を流しているような井戸102内では最低準位は
それら電流で発生するポテンシヤルによつて上方へシフ
トされ、最低準位の上方シフトがしきい値以上になるこ
とで井戸102を通る共鳴トンネル電流が第20図に波状の
矢印で示したように流れ始める。同様に、最低準位がし
きい値より低ければ（導通している近傍井戸の数が少な
すぎれば）、共鳴は停止する。装置80と同じように、し
きい値はバイアスを調節することで制御され、周辺井戸
は別々の電極によつて独立して制御できる。井戸102の
平均状態の検出は、トンネル電流の合計（本質的にオン
かオフ）の測定だけでよい、あるいは一群の周辺井戸の
平均状態の検出で行うことができる。
装置80と100は各種のｘ値をもつ AlxGa1-xAs層の成長を分子線エピタキシイさせることと
量子井戸を定義するための電子ビームパターニングとエ
ツチングとによつて作製できる。
量子井戸を定義するための電子ビームパターニングとエ
ツチングとによつて作製できる。
［変更と特徴］ セル平均出力を用いることと雑音および故障を克服す
るセルオートマトン中での状態更新の特徴を保ちながら
好適実施例の装置の各種変更を行うことによつて変化す
る部分が生ずる。例えば、格子の寸法と形を変えること
ができる。実施例では装置の大きい（16×16）格子が用
いられた。この格子の大きさとアスペクト比はこの装置
のスイツチ動作とメモリ動作の均衡を得るように変える
ことができる。より小さい格子では、周辺セルの調節に
よつて全体装置格子のより直接的な制御を可能とする。
より大きい格子では、セル状態中の電気的または熱的雑
音に対する裕度を大きくとれる。用いられる全体的な規
則の型を変えることで、メモリ動作か可逆的スイツチ動
作のいずれかを供給することができる。システムの雑音
に対する感度と外部制御装信号に対する感度を調節する
ために、与えられた格子内で規則のしきい値を変えるこ
とを行つてもよい。
るセルオートマトン中での状態更新の特徴を保ちながら
好適実施例の装置の各種変更を行うことによつて変化す
る部分が生ずる。例えば、格子の寸法と形を変えること
ができる。実施例では装置の大きい（16×16）格子が用
いられた。この格子の大きさとアスペクト比はこの装置
のスイツチ動作とメモリ動作の均衡を得るように変える
ことができる。より小さい格子では、周辺セルの調節に
よつて全体装置格子のより直接的な制御を可能とする。
より大きい格子では、セル状態中の電気的または熱的雑
音に対する裕度を大きくとれる。用いられる全体的な規
則の型を変えることで、メモリ動作か可逆的スイツチ動
作のいずれかを供給することができる。システムの雑音
に対する感度と外部制御装信号に対する感度を調節する
ために、与えられた格子内で規則のしきい値を変えるこ
とを行つてもよい。
直接的な接続の強さと範囲を変えて、動作と製造の容
易さとの均衡をとることもできる。より数多いセルと直
接接続することを許容することで、その装置が２状態ス
イツチまたはメモリとして動作する時の抵抗が増大す
る。安定な動作のためにはセルの遷移は、セルとそれと
つながる近傍セルとの間の相互作用の総和の単調な関数
となる。
易さとの均衡をとることもできる。より数多いセルと直
接接続することを許容することで、その装置が２状態ス
イツチまたはメモリとして動作する時の抵抗が増大す
る。安定な動作のためにはセルの遷移は、セルとそれと
つながる近傍セルとの間の相互作用の総和の単調な関数
となる。
周辺モードまたは格子モードのいずれかの制御モード
において、入力制御信号は、制御ラインのサブグループ
を形成することにより１つまたは複数個の信号源から与
えられることができるため、その装置は、装置の素子の
一部分で発生した過渡的または永久的な故障によつて生
ずる誤動作に耐性のあるしきい値をもつた論理ゲートを
供給するように用いることもできる。
において、入力制御信号は、制御ラインのサブグループ
を形成することにより１つまたは複数個の信号源から与
えられることができるため、その装置は、装置の素子の
一部分で発生した過渡的または永久的な故障によつて生
ずる誤動作に耐性のあるしきい値をもつた論理ゲートを
供給するように用いることもできる。
最後に、この装置は全体的であるが非単調な規則を用
いることで不安定なものとすることもできる。すなわ
ち、もしセル相互作用関数Ｆ（参照表）が、すべてのセ
ルが状態「１」であることとすべてのセル状態「０」で
あることの中間である近傍状態に対して、負の第２差分
（最大）を有しているとすると、平均状態密度の振動が
発生しうる。更に、外部制御信号は状態「１」セルの平
均密度に影響を持つので、この振動動作はプログラム可
能である。このように、そのような装置によつて可変周
波数発振器を得ることもできる。
いることで不安定なものとすることもできる。すなわ
ち、もしセル相互作用関数Ｆ（参照表）が、すべてのセ
ルが状態「１」であることとすべてのセル状態「０」で
あることの中間である近傍状態に対して、負の第２差分
（最大）を有しているとすると、平均状態密度の振動が
発生しうる。更に、外部制御信号は状態「１」セルの平
均密度に影響を持つので、この振動動作はプログラム可
能である。このように、そのような装置によつて可変周
波数発振器を得ることもできる。
更に、この配列の中へ異なる全体的規則をもつセルを
混在させることで、等価的しきい値を制御し、ある外部
セルパターンと複雑な関数関係をもつ動作を引起こす規
則の組合せをつくることが可能である。
混在させることで、等価的しきい値を制御し、ある外部
セルパターンと複雑な関数関係をもつ動作を引起こす規
則の組合せをつくることが可能である。
最後に、セル格子をシリコン中へモノリシツクに作り
込む、３状態またはそれ以上の多重状態セルを用いる、
数多くの装置をシステムへ相互接続する、極端に敵対す
る環境内で動作させる、等はすべて本発明の範囲に含ま
れる。
込む、３状態またはそれ以上の多重状態セルを用いる、
数多くの装置をシステムへ相互接続する、極端に敵対す
る環境内で動作させる、等はすべて本発明の範囲に含ま
れる。
以上の説明に関して更に以下の項を開示する。
（１） 電子装置であつて、 （ａ）各々が有限個数の状態を有する能動性セルの集合
を含み、 （ｂ）上記セルが局所的に相互接合されており、或る時
刻における各々のセルの状態が、その前の時刻における
上記セルにつながれたセルの状態によつて決定されるよ
うになつており、上記の決定が、上記前の時刻において
第１の状態にある上記セルの重みつき個数が或るしきい
値を越した場合に、上記各々のセルが上記第１の状態に
なるようにして行われ、 （ｃ）上記セルの少なくとも１個の状態を設定するため
の入力を含み、 （ｄ）上記集合における平均的状態を決定するための出
力を含み、 （ｅ）これによつて、故障や雑音に起因する上記セル中
の状態の変化が、つながれたセルの効果によつて克服さ
れるようになつた、 電子装置。
を含み、 （ｂ）上記セルが局所的に相互接合されており、或る時
刻における各々のセルの状態が、その前の時刻における
上記セルにつながれたセルの状態によつて決定されるよ
うになつており、上記の決定が、上記前の時刻において
第１の状態にある上記セルの重みつき個数が或るしきい
値を越した場合に、上記各々のセルが上記第１の状態に
なるようにして行われ、 （ｃ）上記セルの少なくとも１個の状態を設定するため
の入力を含み、 （ｄ）上記集合における平均的状態を決定するための出
力を含み、 （ｅ）これによつて、故障や雑音に起因する上記セル中
の状態の変化が、つながれたセルの効果によつて克服さ
れるようになつた、 電子装置。
（２） 第１項の装置であって、 （ａ）上記セルの集合がセルの平面的格子であつて、 （ｂ）上記入力が上記格子の周辺上の複数個のセルを設
定するようになつた、 電子装置。
定するようになつた、 電子装置。
（３） 第１項の装置であつて、 （ａ）上記セルが２の状態のみを有するような、 電子装置。
（４） 第３項の装置であつて、 （ａ）上記セルが比較器であつて、 （ｂ）上記相互接続が抵抗体であるような、 電子装置。
（５） 第３項の装置であつて、 （ａ）上記セルが半導体母材中の量子井戸であつて、 （ｂ）上記２つの状態がそれぞれ、上記井戸をキヤリア
が占有しているのと占有していないのに対応しており、 （ｃ）上記決定が電気的ポテンシヤルによつて行われる
ようになつた、 電子装置。
が占有しているのと占有していないのに対応しており、 （ｃ）上記決定が電気的ポテンシヤルによつて行われる
ようになつた、 電子装置。
（６） 第３項の装置であつて、 （ａ）上記セルが半導体母材中の量子井戸であつて、 （ｂ）上記２つの状態がそれぞれ、上記井戸をキヤリア
が共鳴トンネリングしているのと、共鳴トンネリングし
ていないのに対応しており、 （ｃ）上記決定が電気的ポテンシヤルによつて行われる
ようになつた、 電子装置。
が共鳴トンネリングしているのと、共鳴トンネリングし
ていないのに対応しており、 （ｃ）上記決定が電気的ポテンシヤルによつて行われる
ようになつた、 電子装置。
（７） 第３項の装置であつて、 （ａ）上記セルの集合が、行と列に配置されたセルの平
面格子であつて、 （ｂ）上記相互接続が、行内で隣接するセル間列内で隣
接するセル間、対角に隣接するセル間に存在するように
なつており、 （ｃ）上記しきい値数が、上記隣接する行および列セル
で２と３の間にあり、また上記隣接する行及び列セルの
２に加えて上記対角に隣接するセルで２と３の間にある
ようになつた、 電子装置。
面格子であつて、 （ｂ）上記相互接続が、行内で隣接するセル間列内で隣
接するセル間、対角に隣接するセル間に存在するように
なつており、 （ｃ）上記しきい値数が、上記隣接する行および列セル
で２と３の間にあり、また上記隣接する行及び列セルの
２に加えて上記対角に隣接するセルで２と３の間にある
ようになつた、 電子装置。
（８） 雑音と故障に裕度のある２状態装置であつて、 （ａ）２状態セルを含むセルオートマトンであつて、或
るセルへつながれていて第１の状態にあるセルの重みつ
き数が或るしきい値数を越した場合に上記セルを上記第
１の状態へ更新するという更新規則を有し、上記重みが
セル間の距離の増大と共に単調に増大するようになつた
セルオートマトン、 （ｂ）上記セルのすくなくとも１個を設定するための入
力、 （ｃ）上記セルについての平均状態を決定するための出
力、 を含み、 （ｄ）これによつて、出力のための平均と更新によつ
て、上記セル中の雑音と故障によつて引起こされる状態
変化が克服されるようになつた、 装置。
るセルへつながれていて第１の状態にあるセルの重みつ
き数が或るしきい値数を越した場合に上記セルを上記第
１の状態へ更新するという更新規則を有し、上記重みが
セル間の距離の増大と共に単調に増大するようになつた
セルオートマトン、 （ｂ）上記セルのすくなくとも１個を設定するための入
力、 （ｃ）上記セルについての平均状態を決定するための出
力、 を含み、 （ｄ）これによつて、出力のための平均と更新によつ
て、上記セル中の雑音と故障によつて引起こされる状態
変化が克服されるようになつた、 装置。
（９） 第８項の装置であつて、 （ａ）上記セルオートマトンが、行と列に配置されたセ
ルの平面格子であり、 （ｂ）上記重みが、最近接セルと第２近接セルを除いて
零であるような、 装置。
ルの平面格子であり、 （ｂ）上記重みが、最近接セルと第２近接セルを除いて
零であるような、 装置。
（10） 第９項の装置であつて、 （ａ）上記出力が、上記格子の周辺上の一群のセルの状
態の平均したものであるような、 装置。
態の平均したものであるような、 装置。
（11） 第９項の装置であつて、 （ａ）上記入力が、上記格子の周辺上の一群のセルの状
態を設定するようになつた、 装置。
態を設定するようになつた、 装置。
第１図は、基本的な二次元セルオートマトンの模式図で
ある。 第２図は、第１の好適実施例の模式図である。 第３図は、しきい値をもつた全体的規則の説明図であ
る。 第４図は、第３図の規則のための「等価ポテンシヤル」
の説明図である。 第５図から第13図は、第１及び第２の好適実施例の時間
変化の例である。 第14図から第16図は、第１及び第２の実施例の格子の大
きさに対する依存性の例である。 第17A図と第17B図は、第３の好適実施例の平面図と立面
図である。 第18図は、第３の好適実施例のバンド図である。 第19A図と第19B図は、第４の好適実施例の平面図と立面
図である。 第20図は、第４の好適実施例についてのバンド図であ
る。 （参照符号） 16……格子、17……格子、30……セルオートマトン、32
……セル、34……接続線分、36……入出力信号線、50…
…メモリ、52……比較器、60……メモリ、80……セルオ
ートマトン装置、82……GaAs量子井戸、83……周辺井
戸、84……AlAs層、86……AlyGa1-yAsトンネルバリア
層、88……InAs量子井戸、90……AlxGa1-xAs層、92……
AlAsトンネルバリア、94……ｎ型AlxGa1-xAs電極、96…
…AlyGa1-yAsトンネルバリア、98……ｎ型AlxGa1-xAs電
極、99……電極、100……セルオートマトン装置、102…
…GaAs量子井戸格子、104……AlAs層、106……AlxGa-xA
sトンネルバリア、108……AlxGa1-xAsトンネルバリア、
110……ｎ型GaAs電極、112……ｎ型GaAs電極、
ある。 第２図は、第１の好適実施例の模式図である。 第３図は、しきい値をもつた全体的規則の説明図であ
る。 第４図は、第３図の規則のための「等価ポテンシヤル」
の説明図である。 第５図から第13図は、第１及び第２の好適実施例の時間
変化の例である。 第14図から第16図は、第１及び第２の実施例の格子の大
きさに対する依存性の例である。 第17A図と第17B図は、第３の好適実施例の平面図と立面
図である。 第18図は、第３の好適実施例のバンド図である。 第19A図と第19B図は、第４の好適実施例の平面図と立面
図である。 第20図は、第４の好適実施例についてのバンド図であ
る。 （参照符号） 16……格子、17……格子、30……セルオートマトン、32
……セル、34……接続線分、36……入出力信号線、50…
…メモリ、52……比較器、60……メモリ、80……セルオ
ートマトン装置、82……GaAs量子井戸、83……周辺井
戸、84……AlAs層、86……AlyGa1-yAsトンネルバリア
層、88……InAs量子井戸、90……AlxGa1-xAs層、92……
AlAsトンネルバリア、94……ｎ型AlxGa1-xAs電極、96…
…AlyGa1-yAsトンネルバリア、98……ｎ型AlxGa1-xAs電
極、99……電極、100……セルオートマトン装置、102…
…GaAs量子井戸格子、104……AlAs層、106……AlxGa-xA
sトンネルバリア、108……AlxGa1-xAsトンネルバリア、
110……ｎ型GaAs電極、112……ｎ型GaAs電極、
Claims (1)
- 【請求項１】電子装置であって、 （ａ）それぞれ有限個の出力信号値を有することが可能
なセルCjを含む複数個のセルC1、C2、……Cn（n:整数
値）とからなり、 （ｂ）それぞれのセルCjは、最も近いセルCN、CE、CS、
CWあるいは次ぎに近いセルCNE、CSE、CSW、CNWの出力に
接続された入力を有しており、 （ｃ）セルCjの前記出力信号値は、時間t1以前の時間t0
における最も近いセルCN、CE、CS、CWの出力信号値Ｎ、
Ｅ、Ｓ、Ｗあるいは次に近いセルCNE、CSE、CSW、CNWの
出力信号値NE、SE、SW、NWによって決定され、その条件
は、時間t0において第１の値の出力信号値を有する最も
近いセルCN、CE、CS、CWあるいは次ぎに近いセルCNE、C
SE、CSW、CNWの重み付けされた個数がしきい値となる個
数をこえるとき、セルCjの前記出力信号値が、時間t1に
おいて前記第１の値とされ、 （ｄ）前記電子装置の入力が、少なくとも１つの前記セ
ルCjの前記出力信号値を設定する信号であり、 （ｅ）前記電子装置の出力が、前記セルC1、C2、……Cn
の全ての前記出力信号値の平均に依存する出力信号値で
あること を特徴とする電子装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/859,596 US4769644A (en) | 1986-05-05 | 1986-05-05 | Cellular automata devices |
| US859596 | 1986-05-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6325968A JPS6325968A (ja) | 1988-02-03 |
| JP2594940B2 true JP2594940B2 (ja) | 1997-03-26 |
Family
ID=25331296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62108744A Expired - Fee Related JP2594940B2 (ja) | 1986-05-05 | 1987-05-01 | 電子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4769644A (ja) |
| JP (1) | JP2594940B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159690A (en) * | 1988-09-30 | 1992-10-27 | Massachusetts Institute Of Technology | Multidimensional cellular data array processing system which separately permutes stored data elements and applies transformation rules to permuted elements |
| US5258924A (en) * | 1990-03-30 | 1993-11-02 | Unisys Corporation | Target recognition using quantization indexes |
| US5377129A (en) * | 1990-07-12 | 1994-12-27 | Massachusetts Institute Of Technology | Particle interaction processing system |
| US5943663A (en) * | 1994-11-28 | 1999-08-24 | Mouradian; Gary C. | Data processing method and system utilizing parallel processing |
| US5680408A (en) * | 1994-12-28 | 1997-10-21 | Intel Corporation | Method and apparatus for determining a value of a majority of operands |
| US6363350B1 (en) * | 1999-12-29 | 2002-03-26 | Quikcat.Com, Inc. | Method and apparatus for digital audio generation and coding using a dynamical system |
| US6567781B1 (en) * | 1999-12-30 | 2003-05-20 | Quikcat.Com, Inc. | Method and apparatus for compressing audio data using a dynamical system having a multi-state dynamical rule set and associated transform basis function |
| US7236005B1 (en) | 2005-02-09 | 2007-06-26 | Intel Corporation | Majority voter circuit design |
| GB0802245D0 (en) * | 2008-02-07 | 2008-03-12 | Univ Durham | Self-repairing electronic data systems |
| JP5295614B2 (ja) * | 2008-04-08 | 2013-09-18 | 株式会社エフ・シー・シー | 触媒及びその金属触媒の分布決定方法 |
| US9228785B2 (en) | 2010-05-04 | 2016-01-05 | Alexander Poltorak | Fractal heat transfer device |
| US10830545B2 (en) | 2016-07-12 | 2020-11-10 | Fractal Heatsink Technologies, LLC | System and method for maintaining efficiency of a heat sink |
| CN112036109B (zh) * | 2020-08-31 | 2024-04-16 | 合肥工业大学 | 一种基于量子元胞自动机线延迟的比特位重排电路及方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3794983A (en) * | 1973-04-17 | 1974-02-26 | K Sahin | Communication method and network system |
| EP0055965B1 (en) * | 1981-01-05 | 1989-03-29 | Image Processing Technologies Inc. | Process and device for the binarization of a pattern |
| GB2111267B (en) * | 1981-12-08 | 1985-10-16 | Burroughs Corp | Constant-distance structure polycellular very large scale integrated circuit |
| US4510616A (en) * | 1982-01-19 | 1985-04-09 | The Environmental Research Institute Of Michigan | Design rule checking using serial neighborhood processors |
| US4667295A (en) * | 1982-12-21 | 1987-05-19 | Preston Jr Kendall | Logical transform image processor |
| US4571635A (en) * | 1984-02-17 | 1986-02-18 | Minnesota Mining And Manufacturing Company | Method of image enhancement by raster scanning |
| US4541116A (en) * | 1984-02-27 | 1985-09-10 | Environmental Research Institute Of Mi | Neighborhood image processing stage for implementing filtering operations |
| US4707859A (en) * | 1985-12-16 | 1987-11-17 | Hughes Aircraft Company | Apparatus for high speed analysis of two-dimensional images |
-
1986
- 1986-05-05 US US06/859,596 patent/US4769644A/en not_active Expired - Lifetime
-
1987
- 1987-05-01 JP JP62108744A patent/JP2594940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4769644A (en) | 1988-09-06 |
| JPS6325968A (ja) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11635642B2 (en) | Reprogrammable quantum processor architecture incorporating quantum error correction | |
| JP2594940B2 (ja) | 電子装置 | |
| US11730066B2 (en) | Systems and methods for superconducting devices used in superconducting circuits and scalable computing | |
| US9978020B1 (en) | Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding | |
| Lent et al. | Quantum cellular automata | |
| US8697454B2 (en) | Methods of forming spin torque devices and structures formed thereby | |
| US11423322B2 (en) | Integrated quantum computer incorporating quantum core and associated classical control circuitry | |
| DeHon | Nanowire-based programmable architectures | |
| US7624088B2 (en) | Analog processor comprising quantum devices | |
| US20130007087A1 (en) | Analog processor comprising quantum devices | |
| US20220335322A1 (en) | Electronic Structure Component for Logically Connecting Qubits | |
| US20230229952A1 (en) | An advanced quantum processor architecture | |
| US11533046B2 (en) | System and method of generating quantum unitary noise using silicon based quantum dot arrays | |
| Pala et al. | Logic-in-memory architecture made real | |
| US5677637A (en) | Logic device using single electron coulomb blockade techniques | |
| Bate | Nanoelectronics | |
| US20240169242A1 (en) | Qubit and quantum processing system | |
| Nomoto et al. | Single electron–photon logic device using coupled quantum dots: Computation with the Fock ground state | |
| Fountain et al. | The use of nanoelectronic devices in highly parallel computing systems | |
| US11177432B2 (en) | Heusler-alloy and ferrimagnet based magnetic domain-wall devices for artificial neural network applications | |
| CN114078537A (zh) | 存储器器件的参考生成的按行跟踪 | |
| Hutchinson et al. | FPIA: Field-Programmable Ising Arrays with In-Memory Computing | |
| JP4445068B2 (ja) | 量子演算素子および集積回路 | |
| JPH0864803A (ja) | 無配線論理演算回路 | |
| Kaide et al. | Symmetrical, Simple Pair Circuit on Single-Dopant Device with Thermal-Noise-Harnessing Ability and Its Application to a Full Adder Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |