JPS6325749B2 - - Google Patents
Info
- Publication number
- JPS6325749B2 JPS6325749B2 JP56024837A JP2483781A JPS6325749B2 JP S6325749 B2 JPS6325749 B2 JP S6325749B2 JP 56024837 A JP56024837 A JP 56024837A JP 2483781 A JP2483781 A JP 2483781A JP S6325749 B2 JPS6325749 B2 JP S6325749B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time series
- series signal
- register
- binarized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006835 compression Effects 0.000 claims description 8
- 238000007906 compression Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000001131 transforming effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 4
- 230000006837 decompression Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/4105—Bandwidth or redundancy reduction for halftone screened pictures
Description
【発明の詳細な説明】
本発明は、画像信号のデジタル伝送方式におい
て、圧縮符号化された中間調を含む画像信号を復
号する画像信号の復号化装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image signal decoding device for decoding an image signal including compression-encoded halftones in a digital image signal transmission system.
従来、白と黒からなる文書、図面等をスキヤナ
ーで走査して得られた白黒２値のフアクシミリ信
号をデジタル的に圧縮符号化する方法としてラン
レングス符号化の方式が知られている。このラン
レングス符号化方式は白、又は黒画素の継続する
長さを符号化するもので、白および黒画素が連続
して発生する場合には、ラン数が全体として少な
くなるから圧縮効率が高い。通常の文書に対して
は、このランレングス符号化方式によると十分効
率を高くできるので、フアクシミリ符号化の国際
標準方式としてモデイフアイド・ハフマン
（Modified Huffmann）方式やモデイフアイド・
リード（Modified READ）方式が定められ、こ
れが採用されている。一方、中間調を有する画像
信号を白画素と黒画素の占める割合いを調節する
ことによつて表現する方法が知られている。新聞
に用いられる網目写真や、デイザー法と呼ばれる
方法は、白黒の２値信号を用いて中間調を再現す
る代表的な例である。 Conventionally, a run-length encoding method has been known as a method for digitally compressing and encoding a black and white binary facsimile signal obtained by scanning a black and white document, drawing, etc. with a scanner. This run-length encoding method encodes the continuous length of white or black pixels, and when white and black pixels occur consecutively, the number of runs decreases as a whole, resulting in high compression efficiency. . For ordinary documents, this run-length encoding method can achieve sufficiently high efficiency, so the Modified Huffmann method and the Modified Huffmann method are used as international standard methods for facsimile encoding.
A Modified READ method has been established and is being adopted. On the other hand, a method is known in which an image signal having halftones is expressed by adjusting the proportion occupied by white pixels and black pixels. Halftone photographs used in newspapers and a method called the dither method are typical examples of reproducing halftones using black and white binary signals.
しかし、これらの方法によれば、中間調画像信
号は周期的に変化する２値化閾値を用いて２値化
されるため、灰色に対する２値化信号は白画素と
黒画素が周期的に繰返えすパターンとなる。従つ
て、ランレングスが短かく、ラン数が多いのでラ
ンレングス符号化によるも圧縮効率は極めて悪く
なるという欠点があつた。 However, according to these methods, the halftone image signal is binarized using a binarization threshold that changes periodically, so the binarized signal for gray is created by periodically repeating white pixels and black pixels. This is a pattern to return. Therefore, since the run length is short and the number of runs is large, the compression efficiency is extremely poor even with run length encoding.
本発明の目的は、周期的に白画素と黒画素が繰
返えす“１”と“０”からなる時系列信号を論理
変換し、得られた“１”および“０”の継続長の
長い新しい時系列信号をランレングス符号化する
ことにより、中間調画像信号を効率よく圧縮符号
化することのできる符号化装置を確立したうえ、
該装置から送出される圧縮符号化された画像信号
を受信側でうけて、逆の論理変換により元の信号
を再生することのできる画像信号の復号化装置を
提供することにある。 The purpose of the present invention is to logically convert a time-series signal consisting of "1" and "0" periodically repeated by white pixels and black pixels, and to obtain a long continuous length of the obtained "1" and "0". We have established an encoding device that can efficiently compress and encode halftone image signals by run-length encoding new time-series signals.
An object of the present invention is to provide an image signal decoding device that can receive a compression-encoded image signal sent from the device on a receiving side and reproduce the original signal through reverse logical conversion.
本発明によれば、中間調を含む画像信号を周期
ｋ（正の整数）で変化する２値化閾値により２値
化し、得られた“１”と“０”からなる時系列信
号Ｘを、Ｘおよび該Ｘをそれぞれ１、２、…、
（ｋ−１）サンプル遅延させた信号の合計ｋ個の
信号の和が偶数か奇数かを表わす時系列信号Ｙに
変換したのち、圧縮符号化された信号を送信側か
ら受信し、該受信信号を伸張復号化して時系列信
号Ｙを得る手段と、得られた時系列信号Ｙを逆変
換した信号X′を（ｋ−１）サンプル記憶するレ
ジスタと、該時系列信号Ｙの始まりにおいて前記
レジスタに初期値を設定する手段と、前記レジス
タに記憶された信号により該時系列信号Ｙを前記
信号X′が元の時系列信号Ｘに等しくなるように
変換する手段とから構成されたことを特徴とする
画像信号の復号化装置が得られる。 According to the present invention, an image signal including halftones is binarized using a binarization threshold that changes with a period k (positive integer), and the obtained time series signal X consisting of "1" and "0" is X and the X are respectively 1, 2,...
(k-1) After converting the sample-delayed signals into a time-series signal Y indicating whether the sum of k signals is even or odd, the compression-encoded signal is received from the transmitting side, and the received signal means for decompressing and decoding the time series signal Y to obtain a time series signal Y; a register for storing (k-1) samples of a signal and means for converting the time series signal Y using the signal stored in the register so that the signal X' becomes equal to the original time series signal X. A decoding device for an image signal is obtained.
まず、本発明との比較を容易にするために、送
信側において従来適用されている組織的デイザー
法と呼ばれる中間調再現方式について第１図を参
照して説明する。第１図Ａは４×４のデイザーマ
トリクスを示すもので、数字は中間調信号を２値
化する閾値を示している。すなわち、第１列の
０、８、２、10は第１走査線に対する２値化閾値
を示し、第１サンプルは０、第２サンプルは８、
第３サンプルは２、第４サンプルは10がそれぞれ
２値化閾値となる。第５サンプル以降は再び、
０、８、２、10を繰返す。この場合、２値化閾値
の繰返し周期ｋは４である。第２走査線に対する
２値化閾値は12、４、14、６であり、同じように
周期４の繰返しとなる。第３走査線の２値化閾値
は３、11、１、９であり、第４走査線のそれは
15、７、13、５となる。第５走査線の２値化閾値
を第１走査線と同じで、２値化閾値は副走査方向
にも周期４で繰返す。 First, in order to facilitate comparison with the present invention, a halftone reproduction method called a systematic dither method, which has been conventionally applied on the transmitting side, will be explained with reference to FIG. FIG. 1A shows a 4×4 dither matrix, and the numbers indicate threshold values for binarizing halftone signals. That is, 0, 8, 2, and 10 in the first column indicate the binarization threshold for the first scanning line, the first sample is 0, the second sample is 8,
The binarization threshold is 2 for the third sample and 10 for the fourth sample. After the 5th sample, again,
Repeat 0, 8, 2, 10. In this case, the repetition period k of the binarization threshold is 4. The binarization threshold values for the second scanning line are 12, 4, 14, and 6, and the period 4 is similarly repeated. The binarization thresholds for the third scanning line are 3, 11, 1, and 9, and those for the fourth scanning line are
15, 7, 13, 5. The binarization threshold value of the fifth scanning line is the same as that of the first scanning line, and the binarization threshold value is repeated in the sub-scanning direction at a cycle of 4.
第１図Ｂのグラフはａからｅまでに示すような
中間調レベルが、破線で示される２値化閾値（こ
の場合、第１走査線の２値化閾値）と比較される
様子を示す。この図において、横軸は主走査方向
の時間を表わし、縦軸は中間調の信号レベルを示
す。中間調信号は破線の２値化閾値と比較され、
２値化閾値よりレベルが大きい（明るい）場合は
白、レベルが小さい（暗い）場合は黒に２値化さ
れる。また、第１図Ｃは同図Ｂのａ〜ｅに示す各
中間調信号を２値化した時系列の信号図を示す。
この図において、ａのように十分明るい信号はす
べて白に２値化される。ｂの中間調レベルは４画
素毎に黒（図では斜線を施して示している）画素
が現われるように２値化される。ｃの中間調レベ
ルは１画素毎に白と黒が入れ変るように２値化さ
れる。ｄの中間調レベルは４画素中３つが黒画素
となるように２値化される。ｅのように十分に暗
い信号レベルは全て黒画素となる。 The graph in FIG. 1B shows how the halftone levels, as shown from a to e, are compared with the binarization threshold (in this case, the binarization threshold of the first scan line), shown by the dashed line. In this figure, the horizontal axis represents time in the main scanning direction, and the vertical axis represents intermediate tone signal levels. The halftone signal is compared with the dashed binarization threshold,
If the level is higher (brighter) than the binarization threshold, it is binarized into white, and if the level is lower (dark), it is binarized into black. Further, FIG. 1C shows a time-series signal diagram in which each halftone signal shown in a to e of FIG. 1B is binarized.
In this figure, all sufficiently bright signals such as a are binarized to white. The halftone level b is binarized so that a black pixel (indicated by diagonal lines in the figure) appears every four pixels. The halftone level of c is binarized so that white and black are alternated for each pixel. The halftone level of d is binarized so that three out of four pixels are black pixels. All of the sufficiently dark signal levels, such as e, become black pixels.
以上の説明から判るように、中間調を含む画像
信号を周期的に変化する２値化閾値で２値化すれ
ば、周期的な２値化パターンが発生するが、白お
よび黒のランレングスは非常に短かくなり、その
ままランレングス符号化すれば圧縮効率は極めて
悪くなる。 As can be seen from the above explanation, if an image signal including halftones is binarized using a periodically changing binarization threshold, a periodic binarization pattern is generated, but the run lengths of white and black are The length becomes very short, and if run-length encoding is performed as is, the compression efficiency will be extremely poor.
第２図は本発明による画像信号復号化装置に対
向する送信側符号化装置の構成の一例を示すブロ
ツク図である。この図において、参照記号１はフ
アクシミリスキヤナーであり、その出力信号線５
１には中間調画像信号、信号線５２にはサンプリ
ングパルス、そして信号線５３には走査線の開始
を示す位相信号がそれぞれ出力される。信号線５
１の中間調画像信号はＡ／Ｄ変換器２においてデ
ジタル信号に変換され、これを信号線５４に出力
する。一方、カウンタ３は信号線５２からサンプ
リングパルスをうけて、これを計数する。カウン
タ４は信号線５３から位相信号をうけて、これを
計数する。前述の４×４のデイザーの場合、カウ
ンタ３には２ビツトのカウンタが用いられ、これ
によつて主走査方向の位置を表わし、カウンタ４
には同じく２ビツトのカウンタが用いられ、これ
によつて副走査方向の位置を表わす。カウンタ３
および４の出力は閾値発生回路５に印加され、出
力信号線５５に周期的に変化する２値化閾値を出
力する。上記信号線５４に出力されたデジタル信
号は、比較器６において信号線５５から与えられ
る２値化閾値と比較され、その大小に応じて２値
化される。 FIG. 2 is a block diagram showing an example of the configuration of a transmitting side encoding device opposite to the image signal decoding device according to the present invention. In this figure, reference symbol 1 is a facsimile scanner, and its output signal line 5
1, a sampling pulse is output to a signal line 52, and a phase signal indicating the start of a scanning line is output to a signal line 53. signal line 5
The halftone image signal No. 1 is converted into a digital signal by the A/D converter 2 and outputted to the signal line 54. On the other hand, the counter 3 receives sampling pulses from the signal line 52 and counts them. The counter 4 receives the phase signal from the signal line 53 and counts it. In the case of the 4×4 dither described above, a 2-bit counter is used for the counter 3, which represents the position in the main scanning direction, and the counter 4
Similarly, a 2-bit counter is used to represent the position in the sub-scanning direction. counter 3
The outputs of and 4 are applied to the threshold generation circuit 5, which outputs a periodically changing binary threshold to the output signal line 55. The digital signal outputted to the signal line 54 is compared with a binarization threshold given from the signal line 55 in the comparator 6, and is binarized depending on the magnitude thereof.
比較器６の出力信号線５６に取出された２値化
された時系列信号Ｘは論理変換回路７により論理
変換され、出力信号線５７に変換された時系列信
号Ｙを出力する。信号線５７の変換された時系列
信号Ｙは圧縮符号化回路８により圧縮符号化さ
れ、回線５８に送出される。ここで、圧縮符号化
回路８としてはモデイフアイド・ハフマン符号化
やモデイフアイド・リード符号化の如きランレン
グス符号化を基本とした周知の符号化回路が用い
られる。 The binarized time series signal X taken out to the output signal line 56 of the comparator 6 is logically converted by the logic conversion circuit 7, and the converted time series signal Y is outputted to the output signal line 57. The converted time series signal Y on the signal line 57 is compressed and encoded by the compression encoding circuit 8 and sent to the line 58. Here, as the compression encoding circuit 8, a well-known encoding circuit based on run-length encoding such as modified Huffman encoding or modified read encoding is used.
第３図は、第２図における論理変換回路７の具
体的な構成例をブロツク図により示したものであ
る。図において、参照記号７―１，７―２，７―
３はレジスタ、７―４，７―５，７―６は排他的
論理和回路である。これ等の排他的論理和回路
は、周知の如く、入力が“０”と“０”、又は
“１”と“１”のとき、出力は“０”、入力が
“１”と“０”、又は“０”と“１”のとき出力は
“１”である。すなわち、この回路はModulo2の
加算器となり、２つの入力の加算結果が偶数（０
を含む）のとき“０”、奇数のとき“１”となる。
さて２値化された時系列信号Ｘは信号線５６を介
して、レジスタ７―１および排他的論理和回路７
―４に印加される。レジスタ７―１では、信号Ｘ
を信号線５２から供給されるサンプリングパルス
により１サンプル遅延させ、出力を次段のレジス
タ７―２および排他的論理和回路７―４の他方の
入力に印加する。レジスタ７―２および７―３も
同様の動作をする。従つて、レジスタ７―１，７
―２および７―３のそれぞれの出力には時系列信
号Ｘをそれぞれ１、２および３サンプル遅延させ
た信号が得られる。ここで、レジスタの段数は、
２値化閾値の周期をｋとすると（ｋ−１）とな
る。第３図の回路は周期ｋ＝４を例にとつている
のでレジスタは３段となる。 FIG. 3 is a block diagram showing a specific example of the configuration of the logic conversion circuit 7 in FIG. 2. In FIG. In the figures, reference symbols 7-1, 7-2, 7-
3 is a register, and 7-4, 7-5, and 7-6 are exclusive OR circuits. As is well known, in these exclusive OR circuits, when the inputs are "0" and "0" or "1" and "1", the output is "0", and the inputs are "1" and "0". , or "0" and "1", the output is "1". In other words, this circuit becomes a Modulo2 adder, and the addition result of the two inputs is an even number (0
), it is “0”, and when it is an odd number, it is “1”.
Now, the binarized time series signal X is sent via the signal line 56 to the register 7-1 and the exclusive OR circuit 7
-4 is applied. In register 7-1, the signal
is delayed by one sample by the sampling pulse supplied from the signal line 52, and the output is applied to the next stage register 7-2 and the other input of the exclusive OR circuit 7-4. Registers 7-2 and 7-3 operate similarly. Therefore, register 7-1, 7
-2 and 7-3, signals obtained by delaying the time series signal X by 1, 2, and 3 samples, respectively, are obtained. Here, the number of register stages is
If the period of the binarization threshold value is k, it becomes (k-1). Since the circuit of FIG. 3 takes as an example the period k=4, there are three stages of registers.
時系列信号Ｘを１、２および３サンプル遅延さ
せた信号をそれぞれX1，X2およびX3とすれば、
出力信号線５７に得られる変換信号Ｙは、
Ｙ＝ＸX1X2X3 ……(1)
となる。ここで、は排他的論理和、又は
Modulo2の加算を示す。すなわち、ＹはＸ，X1，
X2およびX3の４つの信号の和が偶数の時には
“０”、奇数のときには“１”となる。また、レジ
スタ７―１，７―２，７―３は時系列信号Ｘの始
まり、すなわち、走査線の始まりにおいて、信号
線５３から供給される位相信号により“０”
（“１”に設定しても良い）にクリヤされる。 If the signals obtained by delaying the time series signal X by 1, 2, and 3 samples are respectively X 1 , X 2 , and X 3 , then
The converted signal Y obtained on the output signal line 57 is as follows: Y=XX 1 X 2 X 3 (1). Here, is exclusive OR, or
Showing Modulo2 addition. That is, Y is X, X 1 ,
When the sum of the four signals X 2 and X 3 is an even number, it becomes "0", and when it is an odd number, it becomes "1". Further, the registers 7-1, 7-2, and 7-3 are set to "0" by the phase signal supplied from the signal line 53 at the beginning of the time series signal X, that is, at the beginning of the scanning line.
(It may be set to "1").
上述のごとく、論理変換により得られた時系列
信号Ｙがどのような性質を示すかについて、以下
第４図を参照して説明しよう。図において、横方
向はサンプル時刻１、２、…を示す。同図Ｄは２
値化時系列信号Ｘを“０”と“１”で示す。すな
わち、白画素を“０”、黒画素“１”とすると、
この場合の２値化時系列信号Ｘは第１図Ｂの中間
調信号ｂを２値化した場合に相当する。第４図Ｅ
は変換時系列信号Ｙを示す。初期値“０”である
から、時刻１では(1)式のX1，X2，X3は“０”で
あり、Ｙ＝Ｘ、すなわちＹ＝０となる。時刻２、
３においてもＹ＝０である。時刻４では、Ｘ＝１
でX1＝X2＝X3＝０であるから、Ｙ＝１となる。
換言すれば、時刻１、２、３、４のＸの和は１で
あるから、Ｙ＝１となる。時刻５では、時刻２、
３、４、５のＸの和が１であるから、Ｙ＝１とな
る。同様に時刻６〜16までＹ＝１となる。すなわ
ち、Ｘが周期４で変化する限り、Ｙ＝１が連続す
る。同図Ｆは他の中間調レベル（第１図Ｂのｃ）
を２値化した時系列信号Ｘを示し、同図Ｇはその
変換信号Ｙを示す。時刻２、３でＹ＝１となる
が、その後はＹ＝０が連続する。同図Ｈは更に他
の中間調レベル（第１図Ｂのｄ）を２値化した時
系列信号Ｘを示し、同図Ｉはその変換信号Ｙを示
す。時刻１と３でＹ＝０となる他はＹ＝１が連続
する。Ｘ＝０およびＸ＝１が連続する場合は、Ｙ
＝０が連続することは明らかである。上記の説明
によつて、変換信号ＹはＸが周期４で変化する限
り、Ｙ＝１、又はＹ＝０が連続するから、２値化
時系列信号Ｘの代りに変換信号Ｙをランレングス
符号化すれば効率よく圧縮できることが理解でき
よう。 As mentioned above, the characteristics of the time series signal Y obtained by logical conversion will be explained below with reference to FIG. 4. In the figure, the horizontal direction indicates sample times 1, 2, . . . . D in the same figure is 2
The digitized time series signal X is indicated by "0" and "1". That is, if the white pixel is "0" and the black pixel is "1",
The binarized time series signal X in this case corresponds to the case where the halftone signal b in FIG. 1B is binarized. Figure 4E
indicates the converted time series signal Y. Since the initial value is "0", at time 1, X 1 , X 2 , and X 3 in equation (1) are "0", and Y=X, that is, Y=0. Time 2,
3, Y=0 as well. At time 4, X=1
Since X 1 =X 2 =X 3 =0, Y=1.
In other words, since the sum of X at times 1, 2, 3, and 4 is 1, Y=1. At time 5, time 2,
Since the sum of X of 3, 4, and 5 is 1, Y=1. Similarly, Y=1 from time 6 to time 16. That is, as long as X changes with a cycle of 4, Y=1 continues. Figure F is another halftone level (c in Figure 1 B)
A time-series signal X obtained by binarizing is shown, and G in the same figure shows its converted signal Y. At times 2 and 3, Y=1, but after that, Y=0 continues. FIG. 1H shows a time-series signal X obtained by binarizing another halftone level (d in FIG. 1B), and FIG. 1I shows the converted signal Y thereof. Y=1 continues except for Y=0 at times 1 and 3. If X=0 and X=1 are consecutive, Y
It is clear that =0 is continuous. According to the above explanation, as long as X changes in cycle 4, Y=1 or Y=0 will continue in the converted signal Y, so instead of the binarized time-series signal You can understand that it can be compressed efficiently by converting it to .
なお、上記第２図および第３図に見られる符号
化装置は、７×７の組織的デイザー法を例にとつ
て述べたが、周期的に変化する２値化閾値を使用
するデイザー法すべてに適用できるし、また、網
点写真にも適用できることは言うまでもない。 The encoding device shown in FIGS. 2 and 3 above is described using the 7×7 systematic dither method as an example, but it is applicable to all dither methods that use a periodically changing binarization threshold. Needless to say, this method can also be applied to halftone photographs.
第５図は本発明による画像信号復号化装置の実
施例の構成をブロツク図により示したものであ
る。この装置は受信側に設けられ、第２図で示し
た送信側の画像信号符号化装置で符号化された信
号を受信し、これを復号化する。図において、参
照記号１１は伸張復号化回路であり、信号線６１
を介して供給される圧縮符号を伸張復号化する。
すなわち、第２図に見られる符号化装置において
変換信号Ｙをランレングス符号化したものとすれ
ば、これを伸張復号化回路１１でランレングス復
号化して変換信号Ｙを信号線６２に出力する。伸
張復号化回路１１としては圧縮符号回路に対応し
てモデイフアイド・ハフマン復号化やモデイフア
イド・リード復号化等の周知の復号化回路が使用
できる。信号線６２の変換信号Ｙは１２，１３，
１４で示される排他的論理和回路および１５，１
６，７で示されるレジスタからなる逆変換論理回
路により、元の２値化時系列信号Ｘに等しい信号
X′に変換されて信号線６３に得られる。この信
号X′はフアクシミリ記録機１８に供給され、こ
こで中間調画像が再生される。フアクシミリ記録
機１８は信号線６４および６５を介してそれぞれ
サンプリングパルスおよび走査線の始まりを示す
位相信号をレジスタ１５〜１７および伸張復号化
回路１１に供給する。時系列信号Ｙを逆変換する
論理回路は、第３図の変換論理回路７と殆んど類
似して構成される。すなわち、走査線の始まりに
おいて、レジスタ１５，１６，１７は信号線６５
を介して供給される位相信号によりクリヤされ
る。従つて、時系列信号Ｙの第１番目の逆変換信
号X′はX′＝Ｙとなる。ここで、X′＝Ｘであるか
ら、元の２値化信号に等しくなる。逆変換された
信号X′は信号線６３を介してレジスタ１５に印
加され、そこで１サンプル遅延される。レジスタ
１６および１７の出力には、それぞれX′を２サ
ンプルおよび３サンプル遅延した信号が出力され
る。従つて、逆変換信号X′がＸと等しければ、
レジスタ１５，１６，１７の出力X1，X2，X3は
それぞれX′1＝X1、X′2＝X2、X′3＝X3となる。
かくして、逆変換信号X′は、
X′＝ＹX1X2X3＝Ｘ ……(2)
となり、元の２値化時系列信号が再生される。 FIG. 5 is a block diagram showing the configuration of an embodiment of the image signal decoding apparatus according to the present invention. This device is provided on the receiving side, receives the signal encoded by the image signal encoding device on the transmitting side shown in FIG. 2, and decodes it. In the figure, reference symbol 11 is an expansion decoding circuit, and a signal line 61
The compressed code supplied via the decompression code is decompressed and decoded.
That is, if the conversion signal Y is run-length encoded in the encoding device shown in FIG. As the decompression decoding circuit 11, a well-known decoding circuit such as modified Huffman decoding or modified read decoding can be used corresponding to the compression encoding circuit. The converted signal Y of the signal line 62 is 12, 13,
Exclusive OR circuit indicated by 14 and 15,1
A signal equal to the original binarized time series signal
It is converted into X′ and obtained on the signal line 63. This signal X' is supplied to a facsimile recorder 18, where a halftone image is reproduced. Facsimile recorder 18 supplies a sampling pulse and a phase signal indicating the beginning of a scanning line to registers 15-17 and decompression decoding circuit 11 via signal lines 64 and 65, respectively. A logic circuit for inversely converting the time series signal Y is constructed almost similarly to the conversion logic circuit 7 of FIG. That is, at the beginning of a scan line, registers 15, 16, 17 are connected to signal line 65.
Cleared by a phase signal provided via Therefore, the first inversely transformed signal X' of the time series signal Y becomes X'=Y. Here, since X'=X, it becomes equal to the original binarized signal. The inversely transformed signal X' is applied to the register 15 via the signal line 63, where it is delayed by one sample. The outputs of registers 16 and 17 are signals obtained by delaying X' by 2 samples and 3 samples, respectively. Therefore, if the inverse transformation signal X' is equal to X,
The outputs X 1 , X 2 , and X 3 of the registers 15, 16, and 17 are respectively X' 1 =X 1 , X' 2 =X 2 , and X' 3 =X 3 .
Thus, the inversely transformed signal X' becomes X'=YX 1 X 2 X 3 =X (2), and the original binarized time series signal is reproduced.
以上の説明により明らかなように、本発明によ
れば、時系列信号Ｘが周期ｋの繰返しになる場合
に、これを変換して得られた“１”、また“０”
の継続する新しい時系列信号Ｙのランレングス符
号化された信号を受信し、これを伸張復号化して
時系列信号Ｙを得たのち、該時系列信号Ｙの変換
された信号X′が元の時系列信号Ｘに等しくなる
ように逆変換することによつて、効率良く中間調
画像を再生することができるから、送信側の符号
化装置と対に使用することによつてデイザー化し
た中間調画像の電送効率を向上すべく得られる効
果は大である。 As is clear from the above description, according to the present invention, when the time-series signal
After receiving a run-length coded signal of a new continuous time series signal Y, and decompressing and decoding it to obtain a time series signal Y, the converted signal X' of the time series signal Y is converted to the original By inversely converting the time series signal to be equal to the time series signal X, halftone images can be efficiently reproduced. The effect of improving image transmission efficiency is significant.
第１図Ａ，ＢおよびＣは、デイザー法を説明す
るためのそれぞれデイザーマトリクス、中間調レ
ベル比較グラフおよび時系列信号図、第２図は本
発明による復号化装置に対向する送信側符号化装
置の構成の一例を示すブロツク図、第３図は、第
２図における論理変換回路７の具体的な構成例を
示すブロツク図、第４図は、第３図の論理変換回
路の動作を説明するための信号図、第５図は本発
明による画像信号復号化装置の実施例の構成を示
すブロツク図である。
図において、１はフアクシミリスキヤナー、２
はＡ／Ｄ変換器、３，４はカウンタ、５は閾値発
生回路、６は比較器、７は論理変換回路、８は圧
縮符号化回路、１１は伸張復号化回路、１２，１
３，１４は排他的論理和回路、１５，１６，１７
はレジスタ、１８はフアクシミリ記録機である。
FIGS. 1A, B, and C are a dither matrix, a halftone level comparison graph, and a time series signal diagram, respectively, for explaining the dither method, and FIG. FIG. 3 is a block diagram showing an example of the configuration of the device; FIG. 3 is a block diagram showing a specific example of the configuration of the logic conversion circuit 7 in FIG. 2; FIG. FIG. 5 is a block diagram showing the configuration of an embodiment of the image signal decoding apparatus according to the present invention. In the figure, 1 is a facsimile scanner, 2
is an A/D converter, 3 and 4 are counters, 5 is a threshold generation circuit, 6 is a comparator, 7 is a logic conversion circuit, 8 is a compression encoding circuit, 11 is an expansion decoding circuit, 12, 1
3, 14 are exclusive OR circuits, 15, 16, 17
is a register, and 18 is a facsimile recorder.
Claims (1)
で変化する２値化閾値により２値化し、得られた
“１”と“０”からなる時系列信号Ｘを、Ｘおよ
び該Ｘをそれぞれ１、２、…、（ｋ−１）サンプ
ル遅延させた信号の合計ｋ個の信号の和が偶数か
奇数かを表わす時系列信号Ｙに変換したのち、圧
縮符号化された信号を送信側から受信し、該受信
信号を伸張復号化して時系列信号Ｙを得る手段
と、得られた時系列信号Ｙを逆変換した信号
X′を（ｋ−１）サンプル記憶するレジスタと、
該時系列信号Ｙの始まりにおいて前記レジスタに
初期値を設定する手段と、前記レジスタに記憶さ
れた信号により該時系列信号Ｙを前記信号X′が
元の時系列信号Ｘに等しくなるように変換する手
段とから構成されたことを特徴とする画像信号の
復号化装置。1 Image signal including halftones with period k (positive integer)
The time series signal X consisting of "1" and "0" obtained by binarizing with a binarization threshold that changes at , is delayed by 1, 2, ..., (k-1) samples respectively. After converting the sum of k signals into a time series signal Y representing whether the sum is an even number or an odd number, the compression encoded signal is received from the transmitting side, and the received signal is decompressed and decoded to produce a time series signal Y. Means for obtaining Y and a signal obtained by inversely transforming the obtained time series signal Y
a register for storing (k-1) samples of X';
means for setting an initial value in the register at the beginning of the time series signal Y, and converting the time series signal Y so that the signal X' becomes equal to the original time series signal X using a signal stored in the register; 1. A decoding device for an image signal, comprising means for decoding an image signal.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024837A JPS57140070A (en) | 1981-02-24 | 1981-02-24 | Decoder for picture signal |
| US06/351,678 US4475127A (en) | 1981-02-24 | 1982-02-23 | System for transmitting a video signal with short runs avoided in a signal encoded from the video signal |
| CA000396803A CA1175556A (en) | 1981-02-24 | 1982-02-23 | System for transmitting a video signal with short runs avoided in a signal encoded from the video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024837A JPS57140070A (en) | 1981-02-24 | 1981-02-24 | Decoder for picture signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57140070A JPS57140070A (en) | 1982-08-30 |
| JPS6325749B2 true JPS6325749B2 (en) | 1988-05-26 |
Family
ID=12149313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56024837A Granted JPS57140070A (en) | 1981-02-24 | 1981-02-24 | Decoder for picture signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57140070A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146049U (en) * | 1987-03-16 | 1988-09-27 | ||
| JPH0532588U (en) * | 1991-09-27 | 1993-04-27 | 征人 菅野 | Concrete form holder |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069375B2 (en) * | 1984-04-27 | 1994-02-02 | 株式会社東芝 | Encoding transmission method of halftone image information |
-
1981
- 1981-02-24 JP JP56024837A patent/JPS57140070A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146049U (en) * | 1987-03-16 | 1988-09-27 | ||
| JPH0532588U (en) * | 1991-09-27 | 1993-04-27 | 征人 菅野 | Concrete form holder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57140070A (en) | 1982-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454546A (en) | Band compression device for shaded image | |
| JP2512894B2 (en) | High efficiency coding / decoding device | |
| US6912318B2 (en) | Method and system for compressing motion image information | |
| US8588540B2 (en) | Arithmetic encoding apparatus executing normalization and control method | |
| JP2794281B2 (en) | Code decoding processor for dither signal | |
| JPS60153264A (en) | Transmission system of half tone picture | |
| CN103918186B (en) | Context-adaptive data encoding | |
| JPH0424907B2 (en) | ||
| US4918540A (en) | System for encoding or decoding analog video signals | |
| US6631161B1 (en) | Method and system for compressing motion image information | |
| JPS6325749B2 (en) | ||
| US4782400A (en) | System for encoding or decoding analog video signals | |
| US4905002A (en) | Delta modulation encoder/decoder method and system | |
| JPS6325748B2 (en) | ||
| JP2569568B2 (en) | Pseudo halftone image two-dimensional data prediction operation device for facsimile machine | |
| JP3274566B2 (en) | Image coding device | |
| JPH05183755A (en) | Data compressing device and data expanding device | |
| JP2925043B2 (en) | Data decompression device | |
| JPH0144067B2 (en) | ||
| JPH06189286A (en) | Digital video signal encoder and decoder | |
| JP2501027B2 (en) | Image transmission system | |
| JPS63220672A (en) | Compression-encoding method for half tone picture signal | |
| JPS5813067B2 (en) | Shiyoga Denso Hoshiki | |
| JPH03163961A (en) | Picture compression method | |
| JPH09135357A (en) | Decoder for color image signal |