JPS6325510A - Encoder-pulse discriminating circuit of robot control apparatus - Google Patents

Encoder-pulse discriminating circuit of robot control apparatus

Info

Publication number
JPS6325510A
JPS6325510A JP61167907A JP16790786A JPS6325510A JP S6325510 A JPS6325510 A JP S6325510A JP 61167907 A JP61167907 A JP 61167907A JP 16790786 A JP16790786 A JP 16790786A JP S6325510 A JPS6325510 A JP S6325510A
Authority
JP
Japan
Prior art keywords
phase
noise
circuit
pulse
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61167907A
Other languages
Japanese (ja)
Other versions
JP2521720B2 (en
Inventor
Akinobu Takemoto
明伸 竹本
Kenzo Takechi
武市 謙三
Yuichi Minamimura
南村 雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61167907A priority Critical patent/JP2521720B2/en
Publication of JPS6325510A publication Critical patent/JPS6325510A/en
Application granted granted Critical
Publication of JP2521720B2 publication Critical patent/JP2521720B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enable manufacture of a motor controller of high noise-proofness, by silencing noise by using two steps each of DFF and JKFF on signals of normal and reversed phases of pulses from a motor encoder. CONSTITUTION:From a motor encoder, A-phase clock and B-phase clock which logs the former by 90 deg. are issued and for a noise-silencing circuit. A-phase and B-phase are constructed identically. And, primarily, a reverse-phase signal of the A-phase is generated 10 and + level noise (Noise plunging into a logic 0) is eliminated using two steps each of DFF 11, 12 and sampling pulses (For instance 1MHz). Next, A-phase signal is introduced into a J-input of the JKFF 13 and A-phase inverted signal is introduced into a K-input and - level noise (Noise plunging into a logic 1) is eliminated by using a sampling pulse. Thus, as a pulse signal devoid of noise of different frequency from the reference clock is issued from FF 13, a motor controller of high noise-proofness becomes available by discriminating number of pulses and direction by the same.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はロボット制御装置に係り、特に耐ノイズ性を要
求されるロボット制御装置に用いて好適なエンコーダパ
ルス弁別回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a robot control device, and particularly to an encoder pulse discrimination circuit suitable for use in a robot control device that requires noise resistance.

〔従来の技術〕[Conventional technology]

従来のエンコーダパルス弁別回路は、「ロボット工学と
その応用Jネを団法人電子通信学会(辻三部、江尻正員
 監修)P71〜72に2!載されているように、回路
の信号の入力部にパルス波形を成形するシュミットゲー
ト回路を設け、波形成形とその入力のヒステリシス特性
とによって耐ノイズ性をアップさせるようにしている。
Conventional encoder pulse discriminator circuits are based on the input of circuit signals, as described in ``Robotics and its Applications J,'' published by the Institute of Electronics and Communication Engineers (edited by Sanbe Tsuji and Masaaki Ejiri), pp. 71-72. A Schmitt gate circuit that shapes the pulse waveform is provided in the section, and noise resistance is improved by the waveform shape and the hysteresis characteristics of its input.

また、一般的には、入力部にキャパシタを挿入し、ノイ
ズを吸収することが広くおこなわれている。
Furthermore, it is generally common practice to insert a capacitor into the input section to absorb noise.

r発明が解決しようとする問題点〕 しかして、上記した従来技術は、ノイズのレベルが小さ
い時や単発性のノイズには有効であるが、ノイズのレベ
ルが大きい時には、そのまま次段にノイズのパルスが伝
達されてし7まうという問題があった。
[Problems to be Solved by the Invention] However, the above-mentioned conventional technology is effective when the noise level is small or for one-shot noise, but when the noise level is large, the noise is directly transmitted to the next stage. There was a problem in that pulses were transmitted incorrectly.

本発明は、上記した従来技術のrA題点を解決すべく検
討の結果なされたものであって、その目的とすると、二
ろは、モータエンコーダからのパルスにノイズが侵入し
ても、基準タロツク以外のパルスは全てノイズとみなし
、で除去することにより、耐ノイズ性にすぐれたモータ
コントロールをおこなうことのできるロボット制御装置
のエンコーダパルス弁別回路を提供しようとするもので
ある。
The present invention was developed as a result of studies to solve the rA problem of the prior art described above.Secondly, even if noise intrudes into the pulses from the motor encoder, the reference tarot can be maintained. The present invention aims to provide an encoder pulse discrimination circuit for a robot control device that can perform motor control with excellent noise resistance by treating all other pulses as noise and removing them.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため2本発明は、演算制御回路と5
モータコン1−ロール回路と、モータドライバー回路と
、電源回路とよりなるロボット制御装置において、モー
タエンコーダからのパルスの逆相信号を生成し、正相の
信号と逆相の信号とにつき、それぞれ2段のDフリップ
フロップとサンプリングパルスとを用いて十レベルのノ
イズを消去し1、さらに正相の信号と逆相の信号とをJ
Kフリップフロップに入力して、これらとサンプリング
パルスとを用いて一レベルのノイズを消去する手段を備
えてなることを特徴とするものである。
In order to achieve the above object, two aspects of the present invention include an arithmetic control circuit and five
Motor controller 1 - In a robot control device consisting of a roll circuit, a motor driver circuit, and a power supply circuit, a reverse phase signal of the pulses from the motor encoder is generated, and two stages are each generated for the positive phase signal and the reverse phase signal. The noise of 10 levels is erased using the D flip-flop and the sampling pulse of 1, and the positive phase signal and the negative phase signal are
The device is characterized in that it is provided with means for inputting the K flip-flops and using these and sampling pulses to erase one level of noise.

〔作用〕 しかして、本発明は、上記構成を採用することにより、
モータエンコーダからのパルスの逆相信号と正相信号と
につき、それぞれ2段のDフリップフロップとサンプリ
ングパルスとを用いることで、十レベルのノイズ(論理
+L 011に侵入した1″のノイズ)を:1′I去す
る。次に1.J Kフリップフロップの、1人力にiF
相の信号を入力し7、K入力にiφ相の信号を入力し、
これらとサンプリングパルスとを用いることで一レベル
のノイズ(論理it 144に侵入し、た+t Or+
のノイズ)を消去することにより、ノイズのないパルス
信号がフリップ70ツブから出力されるから、その出力
信号によってパルスの数、方向を弁別することにより、
耐ノイズ性にすぐれたモータコン1−ロールをおこなう
ことができる。
[Operation] By adopting the above configuration, the present invention has the following effects:
By using two stages of D flip-flops and sampling pulses for the negative phase signal and positive phase signal of the pulses from the motor encoder, 10 levels of noise (1" noise intruding into logic + L 011) can be reduced: 1'I leave.Next, 1.JK flip-flop, iF by one person.
Input the phase signal 7, input the iφ phase signal to the K input,
By using these and the sampling pulse, one level of noise (intrudes into the logic it 144 and +tOr+
By eliminating the noise), a noise-free pulse signal is output from the flip 70 tube. By discriminating the number and direction of pulses from the output signal,
It is possible to perform one roll of motor control with excellent noise resistance.

〔実施例〕〔Example〕

以下、本発明を、図面の一実施例にもとづいて説明する
と、第1図はロボット制御装置の全体構成を示すブロッ
ク回路図である。
The present invention will be described below based on one embodiment of the drawings. FIG. 1 is a block circuit diagram showing the overall configuration of a robot control device.

第1図において、演算制御回路lは、カウンタ9よりの
カウンタ値をもとに演算をおこない、モータドライバ回
路2に電流指令を送る。モータ3は、モータドライバ回
路2を流れる電流によって回転し・、モータシャツ1へ
5に取り付けられているエンコーダ4が速度に応じた周
期のパルスを発生させる。エンコーダ4によって発生し
、たパルスは、パルス弁別回路に送られ、まずノイズ消
去回路7でノイズ消去し・、パルス判別回路8でパルス
の方向弁別とパルスのエツジとを検出し、その結果でカ
ウンタ回路9のカウンタ値が増減する。演算制御回路1
は、上記の動作をくり返すことでモータ3を回転させ、
ロボットのアームを位置決めする。
In FIG. 1, an arithmetic control circuit l performs arithmetic operations based on a counter value from a counter 9, and sends a current command to a motor driver circuit 2. The motor 3 is rotated by a current flowing through the motor driver circuit 2, and an encoder 4 attached to the motor shirt 1 5 generates pulses with a period corresponding to the speed. The pulses generated by the encoder 4 are sent to the pulse discrimination circuit, first the noise is canceled by the noise cancellation circuit 7, and the pulse discrimination circuit 8 discriminates the direction of the pulse and detects the edge of the pulse, and the result is used as a counter. The counter value of the circuit 9 increases or decreases. Arithmetic control circuit 1
rotates motor 3 by repeating the above operation,
Position the robot arm.

ここで、第1図に符号6で示すエンコーダパルス弁別回
路の詳細を第2図にもとづいて説明すると、第1図に符
号3で示すモータのエンコーダ4からは、A相クロック
、さらにはA相より90’位相の遅れたB相りロックが
出され、モータ3の回転方向と回転角とを検出する。ノ
イズ消去回路7は、A相とB相とが同一に構成されてお
り、ノイズ消去回路7でノイズを消去した後、パルス判
別回路8でパルスのエツジを検出し、現在のA相とB相
との状況から、正方向ならばカラン1ヘアツブを、逆方
向ならばカウントダウンのパルスを一定時間発生する。
Here, details of the encoder pulse discriminator circuit indicated by reference numeral 6 in FIG. 1 will be explained based on FIG. 2. A B-phase lock delayed by 90' phase is output, and the rotation direction and rotation angle of the motor 3 are detected. The noise canceling circuit 7 has the same configuration for the A phase and the B phase, and after the noise canceling circuit 7 eliminates the noise, the pulse discrimination circuit 8 detects the edge of the pulse, and the current A phase and B phase are detected. Based on this situation, if the direction is in the forward direction, a 1-hair bump is generated, and if the direction is in the reverse direction, a countdown pulse is generated for a certain period of time.

第2図において、ノイズ消去回路7は、A相反転回路I
Oと、A相+ノイズ消去回路IJと、A相+ノイズ消去
回路I2と、A相−ノイズ消去・パルス整形回路13と
、B相反転回路15と、B相+ノイズ消去回路16と、
百相+ノイズ消去回路17と、B相−ノイズ消去・パル
ス整形回路18とからなる。また、パルス判別回路8は
、A相パルスの立上がりおよび立下がりエツジを検出す
るA相エツジ検出回路14と、B相パルスの立上がりお
よび立下がりエツジを検出するB相エツジ検出回路19
と、上記エツジならびに現在のA相。
In FIG. 2, the noise canceling circuit 7 includes an A-phase inverting circuit I
O, A phase + noise cancellation circuit IJ, A phase + noise cancellation circuit I2, A phase - noise cancellation/pulse shaping circuit 13, B phase inversion circuit 15, B phase + noise cancellation circuit 16,
It consists of a 100-phase+noise cancellation circuit 17 and a B-phase noise cancellation/pulse shaping circuit 18. The pulse discrimination circuit 8 also includes an A-phase edge detection circuit 14 that detects the rising and falling edges of the A-phase pulse, and a B-phase edge detection circuit 19 that detects the rising and falling edges of the B-phase pulse.
And the above edge and the current A phase.

B相の状態からアップかダウンかを判定し6、カウンタ
がカラン1−アップすべき時にはアンプパルスを、カウ
ントダウンすべき時にはダウンパルスを発生させろパル
ス判定回路20とからなる。
It is comprised of a pulse determination circuit 20 that determines whether the B phase is up or down based on the state of the B phase and generates an amplifier pulse when the counter should count up and a down pulse when the counter should count down.

なお、図示実施例において、第2図に符号20で示すパ
ルス判定回路は、一般に用いられている方式を採用し、
でおり、その原理を第3図にもとづいて説明すると、第
3図は第2図に示すエンコーダパルス弁別回路各部にお
ける出力信号のタイミングチャートである。
In the illustrated embodiment, the pulse determination circuit shown with reference numeral 20 in FIG. 2 employs a generally used method,
The principle will be explained based on FIG. 3. FIG. 3 is a timing chart of output signals at various parts of the encoder pulse discrimination circuit shown in FIG. 2.

第1図に符号3で示すモータのエンコーダ4から出るA
相とB相との2つのパルスは、モータ3がCW(時計回
り)の時とCCW (反時計回り)の時とで第3図に示
すように変化する。そこで。
A output from the encoder 4 of the motor indicated by numeral 3 in FIG.
The two pulses of phase and B phase change as shown in FIG. 3 when the motor 3 is in CW (clockwise) and CCW (counterclockwise) directions. Therefore.

A相、さらにはA相の反転信号A相について微分し7、
+の方向のエツジだけを検出する。そして。
A phase, further differentiate the inverted signal of A phase with respect to A phase 7,
Only edges in the + direction are detected. and.

人相のエツジ波形ΔXとB相のFa埋積とをアップパル
スとし、A相のエツジ波形△AとB相の論理積とをダウ
ンパルスとしてカウンタ9に加えることで、モータ3の
移動方向とその量とを検出することができる。
By adding the edge waveform ΔX of the human phase and the Fa filling of the B phase as up pulses, and the logical product of the edge waveform ΔA of the A phase and the B phase as down pulses to the counter 9, the moving direction of the motor 3 can be determined. The amount can be detected.

このように、第2図に符号20で示すパルス判定回路は
、A相2人相のエツジを検出することによって計数をお
こなうので、モータ3からの信号線にノイズが侵入する
と、簡単にカラン+−mが狂うことは明白である。そこ
で、本発明では、基準クロックとDフリップフロップと
、JKフリップフロップとを組み合わせたノイズ消去回
路を組み入れ、基準クロックと異なる周波数のノイズを
除去するようにしている。以下、その動作原叩や各部の
詳細をさらに説明する。
As described above, the pulse determination circuit shown by the reference numeral 20 in FIG. It is obvious that -m goes wrong. Therefore, in the present invention, a noise canceling circuit that combines a reference clock, a D flip-flop, and a JK flip-flop is incorporated to remove noise having a frequency different from that of the reference clock. The details of the basic operation and each part will be further explained below.

ノイズ消去回路7は、既述のごとく、A相とB相とが同
一に構成されており、また、ノイズ消去回路7は、A相
反転回路IOと、A相生ノイズ消去回路11と、λ相+
ノイズ消去回路12と、A相−ノイズ)前夫・パルス整
形回路I3と、B相反転回路15と、B相+ノイズ消去
回路16と、B相士、ノイズ消去回路17と、B相−ノ
イズ消去・パルス整形回路18とからなることについて
は既述した。したがって、以下A相に関するノイズ消去
回路7に限って説明すると、A相反転回路10は。
As mentioned above, the noise canceling circuit 7 has the same configuration for the A phase and the B phase, and the noise canceling circuit 7 has the A phase inversion circuit IO, the A phase production noise canceling circuit 11, and the λ phase. +
Noise cancellation circuit 12, A phase-noise) ex-husband/pulse shaping circuit I3, B-phase inversion circuit 15, B-phase + noise cancellation circuit 16, B-phase noise cancellation circuit 17, and B-phase noise cancellation - The fact that it is composed of the pulse shaping circuit 18 has already been described. Therefore, the following description will be limited to the noise canceling circuit 7 related to the A phase, and the A phase inverting circuit 10 will be described below.

ノイズ消去に必要な人相信号を作る回路で、インバータ
が組み入れられている。また、A相+ノイズ消去回路1
1とλ相+ノイズ消去回路12とは同一構成よりなり、
それぞれ信号が” O” 1ノベルの時に侵入した゛′
ビ″のノイズを消去する回路゛である。
This is a circuit that creates the physiognomic signal necessary for noise cancellation, and incorporates an inverter. In addition, A phase + noise cancellation circuit 1
1 and the λ phase + noise canceling circuit 12 have the same configuration,
Each signal was “O” and invaded when it was a novel.
This is a circuit that eliminates the noise of the signal.

これをA相+ノイズ消去回路11を例にとって説明する
と、A相+ノイズ消去回路11は、第4図に示すような
回路構成を有し、ており、また第4図の下部には9回路
品部のタイミングチャートが示されており、(bの斜線
部のようなノイズが侵入し7た時、゛0″レベルの信号
がII I IIになる十レベルのノイズを除去するの
が本回路11の目的であり、(A)を見ろと、その効果
が表われており、1MHzクロック以上の周波数の十レ
ベルのノイズを全て除去することができる。また5回路
内のフリップフロップの真理値表を第1表に示す。
To explain this using the A-phase + noise canceling circuit 11 as an example, the A-phase + noise canceling circuit 11 has a circuit configuration as shown in FIG. The timing chart of the component part is shown. (When noise like the shaded area in b enters, this circuit removes the 10 level noise where the "0" level signal changes to II II II. 11, and its effect is visible in (A), which can remove all ten levels of noise with a frequency of 1 MHz clock or higher. Also, the truth table of the flip-flop in the 5 circuit are shown in Table 1.

第  1  表 次にA相−ノイズ消去・パルス整形回路13について説
明する。
Table 1 Next, the A-phase noise canceling/pulse shaping circuit 13 will be explained.

第4図に丞すごとく、A相+ノイズ消去回路11では、
十レベルのノイズを全て取り去ることができだが、A相
+ノイズ消去回路11では、−レベルのノイズが拡大す
る特徴がある。し、たがって。
As shown in Fig. 4, in the A phase + noise cancellation circuit 11,
Although it is possible to remove all 10-level noise, the A-phase+noise canceling circuit 11 has the characteristic that -level noise is expanded. therefore.

A相−ノイズ消去・パルス整形回路13は、上記したー
レベルのノイズを消去する機能を有し1.その他に、A
相−ノイズ消去・パルス整形回路13は、以下の機能を
も有する。すなわち、A相生ノイズ消去回路11および
A相+ノイズ消去回路12では、それぞれ十レベルのノ
イズ消去を独立し・でおこなっているため、通常その信
号が反転したものとなる関係がくず才1ている場合があ
るので、新たにA相とA相との波形を整形し、反転した
ものとする。第5図は第2図に符号7で示すノイズ消去
回路7のうち、A相ノイズ消去回路のみを取り出して示
し、た詳細ブロック図である。すなわち。
The A-phase noise canceling/pulse shaping circuit 13 has the function of canceling the above-mentioned -level noise.1. In addition, A
The phase-noise cancellation/pulse shaping circuit 13 also has the following functions. In other words, since the A-phase noise canceling circuit 11 and the A-phase + noise canceling circuit 12 independently cancel 10 levels of noise, there is a relationship in which the signals are normally inverted. In some cases, the waveforms of the A phase and the A phase are newly shaped and inverted. FIG. 5 is a detailed block diagram showing only the A-phase noise canceling circuit extracted from the noise canceling circuit 7 shown by reference numeral 7 in FIG. 2. In FIG. Namely.

第5図にはA相反転回路10と、A相+ノイズ’t’A
去回路11と、λ相+ノイズ消去回路12と、A相−ノ
イズ消去・パルス整形回路13との組み合わせが示され
ている。
FIG. 5 shows the A-phase inversion circuit 10 and the A-phase + noise 't'A
A combination of the output circuit 11, the λ phase+noise cancellation circuit 12, and the A phase noise cancellation/pulse shaping circuit 13 is shown.

第6図は第5図に示すA相ノイズ旧去回路各部における
出力信号のタイミングチャー1−である。
FIG. 6 is a timing chart 1 of output signals in various parts of the A-phase noise old circuit shown in FIG.

また、A相−ノイズ消去・パルス整形回路13のJKフ
リップフロップの真理値表を第2表に示し1、第6図の
番号(1)〜(′A′lけ、第5図に同符号で示すA相
ノイズ消去回路各部における信号の泡出位置を示してい
る。
In addition, the truth table of the JK flip-flop of the A-phase noise cancellation/pulse shaping circuit 13 is shown in Table 2. The positions of signal bubbles in each part of the A-phase noise canceling circuit are shown.

第  2  表 第6図の中で、巾〜■は、A和牛ノイズ消去回路11な
らびにA相十ノイズ消去回路12部分での信号を示し、
またC?′lおよび1秒は、A相−ノイズ消去・パルス
整形回路13部分での信号を示し2ており、第6図から
A相十ノイズ消去回路11ならびにA相十ノイズ消去回
路12によって十レベルのノイズが消去され、A相−ノ
イズ消去・パルス整形回路13によって、−レベルのノ
イズ消去、さらにはA相、A相を復元する動作がおこな
われていることがわかる。なお、クロックはl MHz
を用いているが、これはモータエンコーダからのパルス
の約10倍程度の余裕をみている。
In Table 2, Figure 6, width ~ ■ indicates the signal in the A Wagyu noise cancellation circuit 11 and the A phase 10 noise cancellation circuit 12 portion,
C again? 'l and 1 second indicate the signal at the A-phase noise cancellation/pulse shaping circuit 13, and from FIG. It can be seen that the noise is erased, and the A-phase noise canceling/pulse shaping circuit 13 performs an operation of canceling -level noise and restoring the A phase and the A phase. In addition, the clock is l MHz
is used, but this has a margin of about 10 times the pulse from the motor encoder.

〔発明の効果〕〔Effect of the invention〕

本発明は以上のごときであり、図示実施例の説明からも
明らかなように、本発明によれば、モータエンコーダか
らのパルスにノイズが侵入しても。
The present invention is as described above, and as is clear from the description of the illustrated embodiment, according to the present invention, even if noise intrudes into the pulses from the motor encoder.

vt準クロック以外のパルスは全てノイズとみなして除
去することにより、耐ノイズ性にすぐれたモータコン1
−ロールをおこなうことのできるロボット制御装置のエ
ンコーダパルス弁別回路を得ろことができる。
Motor controller 1 with excellent noise resistance by treating all pulses other than the vt quasi-clock as noise and removing them.
- It is possible to obtain an encoder pulse discrimination circuit for a robot control device capable of performing rolls.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示し、第1図はロボット制御
装置の全体構成を示すプロッタ回路図、第2図は第1図
に符号6で示すエンコーダパルス弁別回路の詳細ブロッ
ク図、第3図は第2図に示すエンコーダパルス弁別回路
各部における出力信号のタイミングチャート、第4図は
第2図に符号11で示すA相+ノイズン前夫回路の詳細
ブロック図とタイミングチャート、第5図は第2図に符
号7で示すノイズ消去回路のうち、A相ノイズ消去回路
のみを取り出して示す詳細ブロック図、第6図は第5図
に示すA相、ノイズ消去回路各部における出力信号のタ
イミングチャートである。 1・・・演算制御回路、2・・・モータドライバ回路、
3・・・モータ、4・・・エンコーダ、5・・・モータ
シャフト、6・・・パルス弁別回路、7・・・ノイズ消
去回路。 8・・・パルス判別回路、9・・・カウンタ、1o・・
・A相反転回路、11・・・A相十ノイズ消去回路、1
2・・・入相+ノイズ消去回路、13・・・A相−ノイ
ズ消去。 パルス整形回路、14・・・A相エツジ検出回路。 15・・・B相反転回路、16・・・B相十ノイズ消去
回路、17・・・百相+ノイズ消去回路、18・・・B
相−ノイズ消去、パルス整形回路、19・・・B相エツ
ジ検出回路、20・・・パルス判定回路。
The drawings show an embodiment of the present invention; FIG. 1 is a plotter circuit diagram showing the overall configuration of a robot control device; FIG. 2 is a detailed block diagram of an encoder pulse discriminator circuit indicated by 6 in FIG. 1; The figure shows a timing chart of output signals in each part of the encoder pulse discriminator circuit shown in FIG. Figure 2 is a detailed block diagram showing only the A-phase noise canceling circuit out of the noise canceling circuits indicated by 7, and Figure 6 is a timing chart of output signals in each part of the A-phase noise canceling circuit shown in Figure 5. be. 1... Arithmetic control circuit, 2... Motor driver circuit,
3...Motor, 4...Encoder, 5...Motor shaft, 6...Pulse discrimination circuit, 7...Noise cancellation circuit. 8...Pulse discrimination circuit, 9...Counter, 1o...
・A phase inversion circuit, 11...A phase 10 noise cancellation circuit, 1
2... Phase input + noise cancellation circuit, 13... Phase A - noise cancellation. Pulse shaping circuit, 14...A phase edge detection circuit. 15...B phase inversion circuit, 16...B phase ten noise cancellation circuit, 17...Hundred phase + noise cancellation circuit, 18...B
Phase-noise cancellation, pulse shaping circuit, 19...B phase edge detection circuit, 20... Pulse determination circuit.

Claims (1)

【特許請求の範囲】[Claims] 1、演算制御回路と、モータコントロール回路と、モー
タドライバー回路と、電源回路とよりなるロボット制御
装置において、モータエンコーダからのパルスの逆相信
号を生成し、正相の信号と逆相の信号とにつき、それぞ
れ2段のDフリップフロップとサンプリングパルスとを
用いて+レベルのノイズを消去し、さらに正相の信号と
逆相の信号とをJKフリップフロップに入力して、これ
らとサンプリングパルスとを用いて、−レベルのノイズ
を消去する手段を備えてなることを特徴とするロボット
制御装置のエンコーダパルス弁別回路。
1. In a robot control device consisting of an arithmetic control circuit, a motor control circuit, a motor driver circuit, and a power supply circuit, a reverse phase signal of the pulses from the motor encoder is generated, and a positive phase signal and a reverse phase signal are generated. For each, two stages of D flip-flops and a sampling pulse are used to eliminate + level noise, and a positive phase signal and a negative phase signal are input to a JK flip-flop, and these and the sampling pulse are combined. 1. An encoder pulse discriminator circuit for a robot control device, characterized in that the encoder pulse discrimination circuit comprises means for erasing -level noise using the encoder pulse discriminator circuit.
JP61167907A 1986-07-18 1986-07-18 Encoder pulse discrimination circuit Expired - Fee Related JP2521720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61167907A JP2521720B2 (en) 1986-07-18 1986-07-18 Encoder pulse discrimination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61167907A JP2521720B2 (en) 1986-07-18 1986-07-18 Encoder pulse discrimination circuit

Publications (2)

Publication Number Publication Date
JPS6325510A true JPS6325510A (en) 1988-02-03
JP2521720B2 JP2521720B2 (en) 1996-08-07

Family

ID=15858257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61167907A Expired - Fee Related JP2521720B2 (en) 1986-07-18 1986-07-18 Encoder pulse discrimination circuit

Country Status (1)

Country Link
JP (1) JP2521720B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010913A (en) * 1983-06-30 1985-01-21 Fujitsu Ltd Noise eliminating circuit of pulse signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010913A (en) * 1983-06-30 1985-01-21 Fujitsu Ltd Noise eliminating circuit of pulse signal

Also Published As

Publication number Publication date
JP2521720B2 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
JPS6053190B2 (en) Rotation reference position detection device
JPS6325510A (en) Encoder-pulse discriminating circuit of robot control apparatus
US4599600A (en) Conversion of quadrature signals into counter control pulses
JP2781327B2 (en) Speed detector for encoder type motor
JPS59100866A (en) Digital type speed detector
JP2986881B2 (en) Frequency divider for phase difference pulse signal
JP2554064B2 (en) Pulse counting method
JP2502366Y2 (en) Forward / reverse rotation discrimination circuit
JPS6223548B2 (en)
JPH04324367A (en) Pulse train conversion circuit for rotary encoder
KR940003382Y1 (en) Position detection circuit of encoder pulse
SU663034A1 (en) Power-diode electric motor
JPS605492A (en) Address buffer circuit of semiconductor memory device
JPS5929819B2 (en) Movement direction discrimination circuit
JPH022398B2 (en)
JPS63215969A (en) Speed detector
SU911582A1 (en) Pulsed shaft angular position-to-code converter
JPS6347370B2 (en)
JPS6342516A (en) Pulse processing circuit for pulse generator
JP2712609B2 (en) Pulse generator waveform processing circuit
JPH0716974Y2 (en) Encoder noise removal circuit
JPH05206790A (en) Malfunction preventing circuit
JPS62157929A (en) Mouse controller
JP2714910B2 (en) Flexible disk unit
JPH05134749A (en) Steering angle detection device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees