JPS63254880A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS63254880A
JPS63254880A JP8953087A JP8953087A JPS63254880A JP S63254880 A JPS63254880 A JP S63254880A JP 8953087 A JP8953087 A JP 8953087A JP 8953087 A JP8953087 A JP 8953087A JP S63254880 A JPS63254880 A JP S63254880A
Authority
JP
Japan
Prior art keywords
electron beam
brightness
line
signal
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8953087A
Other languages
Japanese (ja)
Other versions
JPH065928B2 (en
Inventor
Yohei Kawabata
洋平 川端
Yuichi Shiotani
塩谷 友一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62089530A priority Critical patent/JPH065928B2/en
Publication of JPS63254880A publication Critical patent/JPS63254880A/en
Publication of JPH065928B2 publication Critical patent/JPH065928B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To easily compensate a brightness on an arbitrary area on a screen by adding a circuit for modulating the luminance signal level of a video signal outputted from a chrominance demodulating circuit by defining one field to be a cycle. CONSTITUTION:In a picture display device constituting of N line cathodes 2, the respective line cathodes K1-KN are simultaneously sequentially driven in the one field and an electron beam is discharged. For instance, when the brightness of the area (area of slash) on the screen assigned to the line cathode K2 is low, the line cathode K2 operates to a t2 time after t1 time elapses from a vertical synchronizing signal 56. Accordingly, only during the period of t1-t2, data (c) for modulating the luminance signal level is read from a memory 52 through a brightness modulating counter 51, converted to an analog signal in a D/A converter 53, applied to the output of the chrominance demodulating circuit 30, thereby, the luminance level is raised to compensate the brightness.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来の技術 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄形のテレビジョン受像機を作成することは不可能で
あった。また、平板状の表示素子として最近KL表示素
子、プラズマ表示装置、液晶表示素子等が開発されてい
るが、いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分である。
Conventional technology Conventionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes have a very long depth compared to the screen size, making it difficult to receive thin television images. It was impossible to create a machine. Furthermore, although KL display elements, plasma display devices, liquid crystal display elements, and the like have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display.

そこで、電子ビームを用いて平板状の表示装置を達成す
るものとして、特開昭57−135590号公報により
、新規な表示装置が提案された。
Therefore, a new display device was proposed in Japanese Patent Application Laid-Open No. 135590/1983, which uses electron beams to achieve a flat display device.

これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。
This method generates an electron beam for each section when the screen is vertically divided into multiple sections, and displays multiple lines by deflecting each electron beam vertically for each section. However, it displays a television image as a whole.

まず、ここで用いられる画像表示素子の基本的な一構成
例を第3図に示して説明する。
First, a basic configuration example of the image display element used here will be explained with reference to FIG.

この表示素子は、後方から前方に向って順に、背面電極
1、ビーム源としての線陰極2、垂直集束電極3,3′
、垂直偏向電極4、水平集束電極6、水平偏向電極7、
ビーム加速電極8およびスクリーン板9が配置されて構
成されており、これらが扁平なガラスパルプ(図示せず
)の真空になされた内部に収納されている。ビーム源と
しての線陰極2は水平方向に線状に分布する電子ビーム
を発生するように水平方向に張架されており、かかる線
陰極2が適宜間隔を介して垂直方向に複数本(ここでは
2イ〜2二の4本のみ示している)設けられている。こ
の実施例では16本設けられているものとする。それら
を2イ〜2ヨとする。これらの線陰極2はたとえば、1
0〜2oμφのタングステン線の表面に熱電子放出用の
酸化物陰極材料が塗着されて構成されている。そして、
これらの線陰極2イ〜2ヨは電流が流されることにより
熱電子ビームを発生しうるように加熱されており、後述
するように、上記の線陰極2イから順に一定時間ずつ電
子ビームを放出するように制御される。背面電極1は、
その一定時間電子ビームを放出すべく制御される線陰極
2以外の他の線陰極2からの電子ビームの発生を抑止し
、かつ、発生された電子ビームを前方向だけに向けて押
し出す作用をする。この背面電極1はガラスパルプの後
壁の内面に付着された導電材料の塗膜によって形成され
ていてもよい。また、これら背面電極1と線陰極2との
かわりに、面状の電子ビーム放出陰極を用いてもよい。
This display element includes, in order from the back to the front, a back electrode 1, a line cathode 2 as a beam source, and vertical focusing electrodes 3, 3'.
, vertical deflection electrode 4, horizontal focusing electrode 6, horizontal deflection electrode 7,
A beam accelerating electrode 8 and a screen plate 9 are arranged, and these are housed in the evacuated interior of a flat glass pulp (not shown). A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes 2 (here, (Only four wires, 2i to 22 are shown) are provided. In this embodiment, it is assumed that 16 pieces are provided. Let's call them 2i~2yo. These line cathodes 2 are, for example, 1
An oxide cathode material for thermionic emission is coated on the surface of a tungsten wire having a diameter of 0 to 2 μΦ. and,
These line cathodes 2A to 2Y are heated so as to generate a thermionic electron beam by passing an electric current through them, and as described later, the line cathodes 2A and 2Y emit electron beams sequentially for a certain period of time. controlled to do so. The back electrode 1 is
It acts to suppress the generation of electron beams from other line cathodes 2 other than the line cathode 2 that is controlled to emit electron beams for a certain period of time, and to push out the generated electron beams only in the forward direction. . This back electrode 1 may be formed by a coating film of a conductive material adhered to the inner surface of the rear wall of the glass pulp. Further, instead of the back electrode 1 and the linear cathode 2, a planar electron beam emitting cathode may be used.

垂直集束電極3は線陰極2イ〜2ヨのそれぞれと対向す
る水平方向に長いスリット1oを有する導電板11であ
り、吹陰極2から放出された電子ビームをそのスリット
10を通して取り出し、かつ、垂直方向に集束させる。
The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 1o facing each of the line cathodes 2i to 2yo, and takes out the electron beam emitted from the blown cathode 2 through the slit 10, and directs the electron beam vertically. focus in a direction.

水平方向1ライン分(360絵素分)の電子ビームを同
時に取り出す。
Electron beams for one horizontal line (360 pixels) are taken out at the same time.

図では、そのうちの水平方向の1区分のもののみを示し
ている。スリット10は途中に適宜の間隔で桟が設けら
れていてもよく、あるいは、水平方向に小さい間隔(は
とんど接する程度の間隔)で多数個差べて設けられた貫
通孔の列で実質的にスリットとして構成されていてもよ
い。垂直集束電極2も同様のものである。
In the figure, only one section in the horizontal direction is shown. The slit 10 may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through holes provided horizontally at small intervals (so that they almost touch each other). Alternatively, it may be configured as a slit. The vertical focusing electrode 2 is also similar.

垂直偏向電極4は上記スリット10のそれぞれの中間の
位置に水平方向にして複数個配置されており、それぞれ
、絶縁基板12の上面と下面とに導電体13.13’が
設けられたもので構成されている。そして、相対向する
導電体13.13’の間に垂直偏向用電圧が印加され、
電子ビームを垂直方向に偏向する。この実施例では、一
対の導電体13.13’によって1本の線陰極2からの
電子ビームを垂直方向に16ライン分の位置に偏向する
A plurality of vertical deflection electrodes 4 are arranged horizontally in the middle of each of the slits 10, and are each composed of conductors 13 and 13' provided on the upper and lower surfaces of the insulating substrate 12. has been done. Then, a vertical deflection voltage is applied between the opposing conductors 13 and 13',
Deflect the electron beam vertically. In this embodiment, the electron beam from one line cathode 2 is vertically deflected to a position corresponding to 16 lines by a pair of conductors 13, 13'.

そして、16個の垂直偏向電極4によって16本の線陰
極2のそれぞれに対応する16対の導電体対が構成され
、結局、スクリーン9上に240本の水平ラインを描く
ように電子ビームを偏向する。
The 16 vertical deflection electrodes 4 constitute 16 pairs of conductors corresponding to each of the 16 line cathodes 2, and in the end, the electron beam is deflected to draw 240 horizontal lines on the screen 9. do.

次に、制御電極6はそれぞれが垂直方向に長いスリット
14を有する導電板16で構成されており、所定間隔を
介して水平方向に複数個並設されている。この実施例で
は180本の制御電極用導電板15a〜15nが設けら
れている(図では9本のみ示している)。この制御電極
6は、それぞれが電子ビームを水平方向に2絵素分ずつ
に区分して取り出し、かつ、その通過量をそれぞれの絵
素を表示するだめの映像信号に従って制御する。
Next, the control electrodes 6 are composed of conductive plates 16 each having a vertically long slit 14, and a plurality of control electrodes 6 are arranged horizontally in parallel at predetermined intervals. In this embodiment, 180 conductive plates 15a to 15n for control electrodes are provided (only nine are shown in the figure). Each of the control electrodes 6 extracts the electron beam horizontally by dividing it into two picture elements each, and controls the amount of electron beam passing therethrough in accordance with the video signal for displaying each picture element.

従って、制御電極6用導電板15a〜15nを1808
0本設ば水平1ライン分当り360絵素を表示すること
ができる。また、映像をカラーで表示するために、各絵
素はR,G、Hの3色の螢光体で表示することとし、各
制御電極6には2絵素分のR,G、Bの各映像信号が順
次加えられる。
Therefore, the conductive plates 15a to 15n for the control electrode 6 are
If 0 lines are provided, 360 picture elements can be displayed per horizontal line. In addition, in order to display images in color, each picture element is displayed with phosphors of three colors R, G, and H, and each control electrode 6 has two picture elements of R, G, and B. Each video signal is applied sequentially.

また、180本の制御電極6用導電板15a〜16nの
それぞれには1ライン分の180組(1組あたり2絵素
)の映像信号が同時に加えられ、1ライン分の映像が一
時に表示される。
In addition, 180 sets of video signals for one line (2 pixels per set) are simultaneously applied to each of the 180 conductive plates 15a to 16n for the control electrode 6, and the video for one line is displayed at one time. Ru.

水平集束電極6は制御電極5のスリット14と相対向す
る垂直方向に長い複数本(180本)のスリット16を
有する導電板17で構成され、水平方向に区分されたそ
れぞれの絵素毎の電子ビームをそれぞれ水平方向に集束
して細い電子ビームにする。
The horizontal focusing electrode 6 is composed of a conductive plate 17 having a plurality of vertically long slits 16 (180 slits) facing the slits 14 of the control electrode 5, and collects electrons for each pixel divided in the horizontal direction. Each beam is focused horizontally into a narrow electron beam.

水平偏向電極7は上記スリット16のそれぞれの両側の
位置に垂直方向にして複数本配置された導電板18 、
18’で構成されており、それぞれの電極18 、18
’に6段階の水平偏向用電圧が印加されて、各絵素毎の
電子ビームをそれぞれ水平方向に偏向し、スクリーン9
上で2組のR,G、Bの各螢光体を順次照射して発光さ
せるようにする。
A plurality of horizontal deflection electrodes 7 are electrically conductive plates 18 arranged vertically on both sides of the slit 16,
18', each electrode 18, 18
A six-step horizontal deflection voltage is applied to the screen 9 to deflect the electron beam of each picture element in the horizontal direction.
Above, the two sets of R, G, and B phosphors are sequentially irradiated to emit light.

その偏向範囲は、この実施例では各電子ビーム毎に2絵
素分の幅である。
In this embodiment, the deflection range is two picture elements wide for each electron beam.

加速電極8は垂直偏向電極4と同様の位置に水平方向に
して設けられた複数個の導電板19で構成されており、
電子ビームを充分なエネルギーでスクリーンリに衝突さ
せるように加速する。
The acceleration electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4.
Accelerate the electron beam so that it hits the screen with sufficient energy.

スクリーン9は電子ビームの照射によって発光される螢
光体2oがガラス板21の裏面に塗布され、また、メタ
ルバック層(図示せず)が付加されて構成されている。
The screen 9 is constructed by applying a phosphor 2o that emits light when irradiated with an electron beam to the back surface of a glass plate 21, and adding a metal back layer (not shown).

螢光体2oは制御電極6の1つのスリット14に対して
、すなわち、水平方向に区分された各1本の電子ビーム
に対して、R9G、Bの3色の螢光体が2対ずつ設けら
れており、垂直方向にストライプ状に塗布されている。
The phosphors 2o are provided with two pairs of phosphors of three colors R9G and B for each slit 14 of the control electrode 6, that is, for each horizontally divided electron beam. It is applied in vertical stripes.

第1図中でスクリーン9に記入した破線は複数本の線陰
極2のそれぞれに対応して表示される垂直方向での区分
を示し、2点鎖線は複数本の制御電極6のそれぞれに対
応して表示される水平方向での区分を示す。これら両者
で仕切られた・1つの区画には、第4図に拡大して示す
ように、水平方向では2絵素分のR,G、Hの螢光体2
oがあり、垂直方向では162イン分の幅を有している
。1つの区画の大きさは、たとえば、水平方向が1 a
 、垂直方向が10flである。
In FIG. 1, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 6. Indicates the horizontal division displayed. As shown in the enlarged view in Figure 4, one section partitioned by these two has two R, G, and H phosphors for two picture elements in the horizontal direction.
o, and has a width of 162 inches in the vertical direction. For example, the size of one section is 1 a in the horizontal direction.
, the vertical direction is 10fl.

なお、第3図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Note that in FIG. 3, the length in the horizontal direction is greatly expanded relative to the length in the vertical direction for clarity.

また、この実施例では1本の制御電極6すなわち1本の
電子ビームに対してR,G、Bの螢光体20が2絵素分
の1対のみ設けられているが、もちろん、1絵素あるい
は3絵素以上設けられていてもよくその場合には制御電
極6には1絵素あるいは3絵素以上のためのR,G、B
映像信号が順次加えられ、それと同期して水平偏向がな
される。
In addition, in this embodiment, only one pair of R, G, and B phosphors 20 are provided for one control electrode 6, that is, for one electron beam, for two picture elements, but of course, one picture element The control electrode 6 may be provided with R, G, B for one picture element or three picture elements or more.
Video signals are applied sequentially, and horizontal deflection is performed in synchronization with the video signals.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成を第5図に示して説明する。最初
に、電子ビームをスクリーン9に照射してラスターを発
光させるための駆動部分について説明する。
Next, the basic configuration of a drive circuit for displaying television images on this display element will be described with reference to FIG. 5. First, a driving portion for irradiating the screen 9 with an electron beam to emit raster light will be described.

電源回路22は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で、背面電極1には
−v1、垂直集束電極3,3にはv3.v3・、水平集
束電極6にはv6、加速電極8にはv8、スクリーン9
にはv9の直流電圧を印加する。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element, -v1 to the back electrode 1, v3 to the vertical focusing electrodes 3, 3. v3・, v6 for horizontal focusing electrode 6, v8 for accelerating electrode 8, screen 9
A DC voltage of v9 is applied to.

次に、入力端子23にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路24で垂直同期信号Vと水
平同期信号Hとが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal V and a horizontal synchronization signal H.

垂直偏向駆動回路4oは、垂直偏向用カウンター26.
垂直偏向信号記憶用のメモリ27.ディジタル−アナロ
グ変換器39(以下D−A変換器という)によって構成
される。垂直偏向駆動回路4oの入力パルスとしては、
第6図に示す垂直同期信号Vと水平同期信号Hを用いる
。垂直偏向用カウンター26(8ビツト)は、垂直同期
信号Vによってリセットされて水平同期信号Hをカウン
トする。この垂直偏向用カウンター26は垂直周期のう
ちの垂直帰線期間を除いた有効走査期間(ここでは24
0H分の期間とする)をカウントし、このカウント出力
はメモリ27のアドレスへ供給される。メモリ27から
は各アドレスに応じた垂直偏向信号のデータ(ここでは
10ビツト)が出力され、D−A変換器39で第6図に
示すV。
The vertical deflection drive circuit 4o includes a vertical deflection counter 26.
Memory 27 for vertical deflection signal storage. It is constituted by a digital-to-analog converter 39 (hereinafter referred to as a DA converter). The input pulse of the vertical deflection drive circuit 4o is as follows:
A vertical synchronization signal V and a horizontal synchronization signal H shown in FIG. 6 are used. The vertical deflection counter 26 (8 bits) is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H. This vertical deflection counter 26 is counted during an effective scanning period (in this case, 24
This count output is supplied to the address of the memory 27. Vertical deflection signal data (here, 10 bits) corresponding to each address is output from the memory 27, and the data is converted to V as shown in FIG. 6 by the DA converter 39.

V′の垂直偏向信号に変換される。この回路では24O
H分のそれぞれのラインに対応する垂直偏向信号を記憶
するメモリアドレスがあり、16H分ごとに規則性のあ
るデータをメモリに記憶させることにより、16段階の
垂直偏向信号を得ることができる。
V' is converted into a vertical deflection signal. In this circuit, 24O
There is a memory address for storing a vertical deflection signal corresponding to each line of H minutes, and by storing regular data in the memory every 16H minutes, a 16-step vertical deflection signal can be obtained.

一方、線陰極駆動回路26は、垂直同期信号Vと垂直偏
向用カウンタ25の出力を用いて線陰極駆動パルス〔イ
〜ヨ〕を作成する。第7図aは垂直同期信号■、水平同
期信号Hおよび垂直偏向用カウンター26の下位6ビツ
トの関係を示す。第7図すはこれら各信号を用いて16
Hごとの線陰極駆動パルス〔イ′〜ブ〕をつくる方法を
示す。第7図で、LSBは最低ビットを示し、(LSB
−)−1)はLSBより1つ上位のビットを意味する。
On the other hand, the line cathode drive circuit 26 uses the vertical synchronization signal V and the output of the vertical deflection counter 25 to create line cathode drive pulses [I to YO]. FIG. 7a shows the relationship between the vertical synchronizing signal (2), the horizontal synchronizing signal H, and the lower six bits of the vertical deflection counter 26. Figure 7 shows 16 using each of these signals.
A method of creating line cathode drive pulses [I' to B] for each H will be shown. In FIG. 7, LSB indicates the lowest bit, (LSB
-)-1) means the bit one higher than the LSB.

最初の線陰極駆動パルス〔イ′〕は、垂直同期信号Vと
垂直偏向用カウンター26の出力(LSB+4)を用い
てR−Sフリップフロップなどで作成することができ、
線陰極駆動パルス〔口′〜ヨ′〕はシフトレジスタを用
いて、線陰極駆動パルス〔イ′〕を垂直偏向用カウンタ
ー26の出力(LSB+3)の反転したものをクロック
とし転送することによυ得ることができる。この駆動パ
ルス〔イ′〜ヨ′〕は反転されて各パルス期間のみ低電
位にされ、それ以外の期間には約20ボルトの高電位に
された線陰極駆動パルス〔イ〜ヨ〕に変換され、各線陰
極2イ〜2ヨに加えられる。
The first line cathode drive pulse [A'] can be created using an R-S flip-flop or the like using the vertical synchronization signal V and the output (LSB+4) of the vertical deflection counter 26.
The line cathode drive pulses [A' to 'Y'] are transferred by using a shift register to transfer the line cathode drive pulse [A'] using the inverted version of the output (LSB+3) of the vertical deflection counter 26 as a clock. Obtainable. This drive pulse [A' to Yo'] is inverted and converted into a line cathode drive pulse [I to Yo], which has a low potential only during each pulse period, and a high potential of about 20 volts during other periods. , are added to each line cathode 2i to 2yo.

各線陰極2イ〜2ヨはその駆動パルス〔イ〜ヨ〕の高電
位の間に電流が流されて加熱されており、駆動パルス〔
イ〜ヨ〕の低電位期間に電子を放出しうるように加熱状
態が保持される。これにより、16本の線陰極2イ〜2
ヨからはそれぞれに低電位の駆動パルス〔イ〜ヨ〕が加
えられた16H期間にのみ電子が放出される。高電位が
加えられている期間には、背面電極1と垂直集束電極3
とに加えられているバイアス電圧によって定められた線
陰極2の位置における電位よりも線陰極2イ〜2ヨに加
えられている高電位の方がプラスになるために、線陰極
2イ〜2ヨからは電子が放出されない。かくして、線陰
極2においては、有効垂直走査期間の間に、上方の線陰
極2イがら下方の線陰極2ヨに向って順に1eH期間ず
つ電子が放出される。
Each line cathode 2i to 2yo is heated by a current flowing through it during the high potential of the driving pulse [i to yo].
The heated state is maintained so that electrons can be emitted during the low potential period (I to Y). As a result, 16 line cathodes 2-2
From Y to Y, electrons are emitted only during the 16H period when a low potential drive pulse [I to Y] is applied to each of them. During the period when a high potential is applied, the back electrode 1 and the vertical focusing electrode 3
Since the high potential applied to the linear cathodes 2i to 2yo is more positive than the potential at the position of the linear cathodes 2 determined by the bias voltage applied to the linear cathodes 2i to 2yo, No electrons are emitted from yo. Thus, in the line cathode 2, electrons are sequentially emitted from the upper line cathode 2 to the lower line cathode 2 every 1 eH period during the effective vertical scanning period.

放出された電子は背面電極1により前方の方へ押し出さ
れ、垂直集束電極3のうち対向するスリット1oを通過
し、垂直方向に集束されて、平板状の電子ビームとなる
The emitted electrons are pushed forward by the back electrode 1, pass through the opposing slits 1o of the vertical focusing electrode 3, and are focused in the vertical direction to form a flat electron beam.

次に、線陰極駆動パルス〔イ〜ヨ〕と垂直偏向信号v 
、 v’との関係について、第8図を用いて説明する。
Next, the line cathode drive pulses [I to Y] and the vertical deflection signal v
, v' will be explained using FIG.

垂直偏向信号v 、 v’は各線陰極パルス〔イ〜ヨ〕
の16H期間の間に1H分ずつ変化して16段階に変化
する。垂直偏向信号VとV′とはともに中心電圧がv4
のもので、■は順次増加し、V′は順次減少してゆくよ
うに、互いに逆方向に変化するようになされている。こ
れら垂直偏向信号VとV′はそれぞれ垂直偏向電極4の
電極13と13′に加えられ、その結果、それぞれの線
陰極2イ〜2ヨから発生された電子ビームは垂直方向に
16段階に偏向され、先に述べたようにスクリーン9上
では1つの電子ビームで16ライン分のラスクーを上か
ら順に順次1ライン分ずつ描くように偏向される。
The vertical deflection signals v and v' are each line cathode pulse [I to Y]
During the 16H period, it changes by 1H and changes in 16 steps. The center voltage of both vertical deflection signals V and V' is v4.
They are designed to change in opposite directions, such that {circle around (2)} increases sequentially and V' decreases sequentially. These vertical deflection signals V and V' are applied to the electrodes 13 and 13' of the vertical deflection electrode 4, respectively, and as a result, the electron beams generated from the respective line cathodes 2I to 2Y are deflected in 16 steps in the vertical direction. As described above, on the screen 9, one electron beam is deflected so as to sequentially draw 16 lines of rascous one line at a time from the top.

以上の結果、16本の線陰極2イ〜2ヨの上方のものか
ら順に16H期間ずつ電子ビームが放出され、かつ各電
子ビームは垂直方向の15の区分内で上方から下方に順
次1ライン分ずつ偏向されることによって、スクリーン
9上では上端の第1ライン目から下端の240ライン目
まで順次1ライン分ずつ電子ビームが垂直偏向され、合
計240ラインのラスターが描かれる。
As a result of the above, electron beams are emitted for each 16H period from the top of the 16 line cathodes 2I to 2Y, and each electron beam is sequentially emitted for one line from top to bottom within 15 sections in the vertical direction. As a result, the electron beam is vertically deflected one line at a time on the screen 9 from the first line at the top end to the 240th line at the bottom end, thereby drawing a raster of 240 lines in total.

このように垂直偏向された電子ビームは制御電極6と水
平集束電極6とによって水平方向に180の区分に分割
されて取り出される。第3図ではそのうちの1区分のも
のを示している。この電子ビームは各区分毎に、制御電
極6によって通過量が制御され、水平集束電極6によっ
て水平方向に集束されて1本の細い電子ビームとなり、
次に述べる水平偏向手段によって水平方向に6段階に偏
向されてスクリーン9上の2絵素分のR,G、B6螢光
体20に順次照射される。第4図に垂直方向および水平
方向の区分を示す。制御電極6のそれぞれ15a〜15
mに対応する螢光体は2絵素分のR,G、Bとなるが説
明の便宜上、1絵素をR1,G1.B1とし他方をR2
,G2.B2とする。
The electron beam thus vertically deflected is horizontally divided into 180 sections by the control electrode 6 and the horizontal focusing electrode 6 and extracted. Figure 3 shows one of these categories. The amount of electron beam passing through each section is controlled by a control electrode 6, and is focused in the horizontal direction by a horizontal focusing electrode 6 to become one thin electron beam.
The light is deflected horizontally in six steps by the horizontal deflection means described below, and is sequentially irradiated onto the R, G, and B6 phosphors 20 corresponding to two picture elements on the screen 9. FIG. 4 shows the vertical and horizontal divisions. Control electrodes 6 15a to 15, respectively
The phosphor corresponding to m is R, G, B for two picture elements, but for convenience of explanation, one picture element is R1, G1... B1 and the other R2
, G2. Let's call it B2.

つぎに、水平偏向駆動回路41は、水平偏向用カウンタ
ー(11ビツト)と、水平偏向信号を記憶しているメモ
リ29と、D−A変換器38とから構成されている。水
平偏向駆動回路41の人力パルスは第9図に示すように
垂直同期信号Vと水平同期信号Hに同期し、水平同期信
号Hの6倍のくり返し周波数のパルス6Hを用いる。
Next, the horizontal deflection drive circuit 41 is composed of a horizontal deflection counter (11 bits), a memory 29 storing horizontal deflection signals, and a DA converter 38. The manual pulse of the horizontal deflection drive circuit 41 is synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal H, as shown in FIG. 9, and uses a pulse 6H having a repetition frequency six times that of the horizontal synchronizing signal H.

水平偏向用カウンター28は垂直同期信号■によってリ
セットされて水平の6倍パルス6Hをカウントする。こ
の水平偏向用カウンター28は1Hの間に6回、1vの
間に240HX6/H=1440回カウントし、このカ
ウント出力はメモリ29のアドレスへ供給される。メモ
リ29からはアドレスに応じた水平偏向信号のデータ(
ここでは8ビツト)が出力され、D−A変換器38で、
第9図に示すh 、 h’のような水平偏向信号に変換
される。
The horizontal deflection counter 28 is reset by the vertical synchronizing signal (2) and counts the horizontal six times pulse 6H. This horizontal deflection counter 28 counts 6 times during 1H and 240H×6/H=1440 times during 1V, and this count output is supplied to the address of the memory 29. From the memory 29, horizontal deflection signal data (
Here, 8 bits) are output, and the D-A converter 38 outputs the
It is converted into horizontal deflection signals such as h and h' shown in FIG.

この回路では6X240ライン分のそれぞれに対応する
水平偏向信号を記憶するメモリアドレスがあり、1ライ
ンごとに規則性のある6個のデータをメモリに記憶させ
ることにより、1H期間に6段階波の水平偏向信号を得
ることができる。
This circuit has memory addresses for storing horizontal deflection signals corresponding to each of 6 x 240 lines, and by storing 6 pieces of regular data for each line in the memory, 6-step horizontal waves are generated in 1H period. A deflection signal can be obtained.

この水平偏向信号は第9図に示すようにe段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
がv7のもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号h 、 h’はそれぞれ水平偏向電極7の電極18
と18′とに加えられる。
As shown in FIG. 9, this horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in stages e, both of which have a center voltage of v7, h decreasing sequentially and h' increasing sequentially. They change in opposite directions as they move forward. These horizontal deflection signals h and h' are applied to the electrode 18 of the horizontal deflection electrode 7, respectively.
and 18'.

その結果、水平方向に区分された各電子ビームは各水平
期間の間にスクリーン9のR、G 、 B 、 R。
As a result, each horizontally segmented electron beam is directed to the R, G, B, R of the screen 9 during each horizontal period.

G 、B(R1,G1.B1.R2,G2.B2)の螢
光体に順次H/ eずつ照射されるように水平偏向され
る。
It is horizontally deflected so that the phosphors of G and B (R1, G1.B1.R2, G2.B2) are sequentially irradiated with H/e.

かくして、各ラインのラスターにおいては水平方向18
0個の各区分毎に電子ビームがR1,G1゜B1.R2
,G2.B2の各螢光体20に順次照射される。
Thus, in each line raster, the horizontal direction 18
The electron beam for each section of 0 is R1, G1°B1. R2
, G2. Each phosphor 20 of B2 is sequentially irradiated with light.

そこで各ラインの各水平区分毎に電子ビームをR1,G
1.B1.R2,G2.B2の映像信号によって変調す
ることにより、スクリーン9の上にカラーテレビジョン
画像を表示することができる。
Therefore, the electron beam is set to R1, G for each horizontal section of each line.
1. B1. R2, G2. By modulating the B2 video signal, a color television image can be displayed on the screen 9.

次に、その電子ビームの変調制御部分について説明する
Next, the modulation control portion of the electron beam will be explained.

まず、テレビジョン信号入力端子23に加えられた複合
映像信号は色復調回路3oに加えられ、ここで、R−Y
とB−Yの色差信号が復調され、G−Yの色差信号がマ
トリクス合成され、さらに、それらが輝度信号Yと合成
されて、R,G、Bの各原色信号(以下R,G、B映像
信号という)が出力される。それらのR,G、B6映像
信号は180組のサンプルホールド回路組31a〜31
Hに加えられる。各サンプルホールド回路組31a〜3
1nはそれぞれR1用、G1用、B1用;R2用。
First, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 3o, where the R-Y
and B-Y color difference signals are demodulated, the G-Y color difference signals are matrix-synthesized, and further, they are combined with the luminance signal Y to generate R, G, and B primary color signals (hereinafter R, G, and B). (referred to as a video signal) is output. Those R, G, and B6 video signals are processed by 180 sample and hold circuit sets 31a to 31.
Added to H. Each sample and hold circuit set 31a to 3
1n is for R1, G1, B1; R2.

G2用、B2用の6個のサンプルホールド回路を有して
いる。それらのサンプルホールド出力は各々保持用のメ
モリ組32a〜32nに加えられる。
It has six sample and hold circuits for G2 and B2. These sample and hold outputs are respectively applied to holding memory sets 32a-32n.

一方、基準クロック発振器33はPLL ()ニーズロ
ックドループ)回路等により構成されており、この実施
例では色副搬送波fscの6倍の基準クロック6fsa
と2倍の基準クロック2f80を発生する。その基準ク
ロックは水平同期信号Hに対して常に一定の位相を有す
るように制御されている。基準クロック21110は偏
向用パルス発生回路42に加えられ、水平同期信号Hの
6倍の信号6Hとiごとの信号切替パルスr1.g1.
b1. r2゜q2# B2のパルスを得ている。一方
基準クロック6f、。はサンプリングパルス発生回路3
4に加えられ、ここでシフトレジスタにより、クロック
1周期ずつ遅延される等して、水平周期(63,5μ5
ec)のうちの有効水平走査期間(約50μ5ec)の
間に1080個のサンプリングパルスR&1〜Bn2が
順次発生され、その後に1個の転送パルスtが発生され
る。このサンプリングパルスRa1〜Bn2は表示すべ
き映像の1ライン分を水平方向360の絵素に分割した
ときのそれぞれの絵素に対応し、その位置は水平同期信
号Hに対して常に一定になるように制御される。
On the other hand, the reference clock oscillator 33 is constituted by a PLL (needs-locked loop) circuit, etc., and in this embodiment, the reference clock 6fsa, which is six times the color subcarrier fsc, is used.
and generates a double reference clock 2f80. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H. A reference clock 21110 is added to the deflection pulse generation circuit 42, and a signal 6H, which is six times the horizontal synchronization signal H, and a signal switching pulse r1. g1.
b1. r2゜q2# B2 pulse is obtained. On the other hand, the reference clock 6f. is sampling pulse generation circuit 3
4, and is then delayed by one clock period by a shift register, so that the horizontal period (63,5μ5
ec), 1080 sampling pulses R&1 to Bn2 are sequentially generated during the effective horizontal scanning period (approximately 50 μ5 ec), and then one transfer pulse t is generated. These sampling pulses Ra1 to Bn2 correspond to each picture element when one line of the video to be displayed is divided into 360 picture elements in the horizontal direction, and their positions are always constant with respect to the horizontal synchronizing signal H. controlled by.

この1080個のサンプリングパルスRa1〜B!12
がそれぞれ180組のサンプルホールド回路組31a〜
31nに6個ずつ加えられ、これによって各サンプルホ
ールド回路組31a〜31nには1ラインを180個に
区分したときのそれぞれの2絵素分のR1,G1.B1
.R2,G2.B2 の各映像信号が個別にサンプリン
グされホールドされる。
These 1080 sampling pulses Ra1~B! 12
are each 180 sample and hold circuit sets 31a~
31n, and as a result, each sample-and-hold circuit set 31a to 31n has R1, G1 . B1
.. R2, G2. Each video signal of B2 is individually sampled and held.

そのサンプルホールドされた180組のR1,G1゜B
1.R2,G2.B2の映像信号は1ライン分のサンプ
ルホールド終了後に180組のメモリ32a〜32nに
転送パルスtによって一斉に転送され、ここで次の一水
平期間の間保持される。この保持されたR1.G1.B
1.R2,G2.B2 の信号はスイッチング回路36
a〜35nに加えられる。スイッチング回路35a〜3
5nはそれぞれがR1゜G、、B1.R2,G2.B2
 の個別入力端子とそれらを順次切換えて出力する共通
出力端子とを有するトライステートあるいはアナログゲ
ートにより構成されたものである。
The sample held 180 pairs of R1, G1゜B
1. R2, G2. After completing the sample and hold for one line, the B2 video signal is transferred all at once to 180 sets of memories 32a to 32n by a transfer pulse t, where it is held for the next horizontal period. This retained R1. G1. B
1. R2, G2. The signal of B2 is the switching circuit 36
Added to a~35n. Switching circuits 35a-3
5n are R1°G, , B1 . R2, G2. B2
It is composed of a tri-state or analog gate having individual input terminals and a common output terminal for sequentially switching and outputting these input terminals.

各スイッチング回路36&〜35nの出力は180組の
パルス幅変調(PWM)回路37a〜37nに加えられ
、ここで、サンプルホールドされたR1.G1.B1.
R2,G2.B2映像信号の大きさに応じて基準パルス
信号がパルス幅変調されて出力される。その基準パルス
信号のくり返し周期は上記の信号切換パルスr1.q1
.b1.r2.G2゜B2のパルス幅よりも充分小さい
ものであることが望ましく、たとえば、1:10〜1:
100程度のものが用いられる。
The output of each switching circuit 36&~35n is applied to 180 sets of pulse width modulation (PWM) circuits 37a~37n, where R1. G1. B1.
R2, G2. The reference pulse signal is pulse width modulated according to the magnitude of the B2 video signal and output. The repetition period of the reference pulse signal is the signal switching pulse r1. q1
.. b1. r2. It is desirable that the pulse width of G2°B2 is sufficiently smaller, for example, 1:10 to 1:
About 100 are used.

このパルス幅変調回路37a〜37nの出力は電子ビー
ムを変調するための制御信号として表示素子の制御電極
6の180本の導電板IE5a〜15nにそれぞれ個別
に加えられる。各スイッチング回路36a〜35nはス
イッチングパルス発生回路36から加えられるスイッチ
ングパルスτ1.(il、blj r2jq2.B2 
 によッテ同時に切換制御される。スイッチングパルス
発生回路36は先述の偏向用パルス発生回路42からの
信号切換パルスr1 #q1.b1t r2.G2,1
)2  によって制御されており、各水平期間を6分割
してH/6ずつスイッチング回路35a〜35nを切換
え、R1゜G1.B1.R2,G2.B2  の各映像
信号を時分割して順次出力し、パルス幅変調回路37a
〜37nに供給するように切換信号r1.q1.b1.
r2.b2゜G2を発生する。
The outputs of the pulse width modulation circuits 37a-37n are individually applied to the 180 conductive plates IE5a-15n of the control electrode 6 of the display element as control signals for modulating the electron beam. Each of the switching circuits 36a to 35n receives a switching pulse τ1.tau applied from the switching pulse generation circuit 36. (il, blj r2jq2.B2
Switching is controlled at the same time. The switching pulse generation circuit 36 receives signal switching pulses r1 #q1. from the aforementioned deflection pulse generation circuit 42. b1t r2. G2,1
)2, each horizontal period is divided into six, and the switching circuits 35a to 35n are switched by H/6, and the switching circuits 35a to 35n are controlled by R1°G1. B1. R2, G2. Each video signal of B2 is time-divided and sequentially outputted to the pulse width modulation circuit 37a.
-37n, the switching signal r1. q1. b1.
r2. Generates b2°G2.

ここで注意すべきことは、スイッチング回路35a〜3
6nにおけるR1.G1.B1.R2,G2゜B2の映
像信号の供給切換えと、水平偏向駆動回路41による電
子ビームR1,G1.B1.R2,G2゜B2の螢光体
への照射切換え水平偏向とが、タイミングにおいても順
序においても完全に一致するように同期制御されている
ことである。これにより、電子ビームがR1螢光体に照
射されているときにはその電子ビームの照射量がR1映
像信号によって制御され、G1.B1.R2,G2.B
2についても同様に制御されて、各絵素のR1,G1.
B1.R2゜G2.B2各各党光の発光がその絵素のR
1,G1゜B1.R2,G2.B2 の映像信号によっ
てそれぞれ制御されることになり、各絵素が入力の映像
信号に従って発光表示されるのである。かかる制御が1
ライン分の180組(各2絵素ずつ)について同時に行
われて1ライン360絵素の映像が表示され、さらに2
40分のラインについて上方のラインから順次行われて
、スクリーン9上に1つの映像が表示されることになる
What should be noted here is that the switching circuits 35a to 3
R1 in 6n. G1. B1. R2, G2°B2 video signal supply switching and electron beam R1, G1 . B1. The horizontal deflection of R2, G2 and B2 for switching the irradiation to the phosphor is synchronously controlled so that they completely match both in timing and order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 video signal, and the G1. B1. R2, G2. B
2 are similarly controlled, and R1, G1 .
B1. R2°G2. B2 The light emission of each party light is the R of that picture element.
1, G1°B1. R2, G2. Each picture element is controlled by the video signal of B2, and each picture element is displayed by emitting light according to the input video signal. Such control is 1
This is done simultaneously for 180 lines (2 pixels each), and an image of 360 pixels per line is displayed, and 2
One video is displayed on the screen 9 by sequentially performing the 40-minute lines starting from the upper line.

そして、以上の如き諸動作が入力テレビジョン信号の1
フィールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン9上に動画のテレビジg
/映像が映出される。
The above operations are performed on one input television signal.
This is repeated field by field, and as a result, a moving television image is displayed on the screen 9, similar to a normal television receiver.
/The image is projected.

発明が解決しようとする問題点 このように複数の線陰極、電極から本画像表示装置は構
成されているため、線陰極の微妙な特性の違いや、集束
電極の歪等によって画面上に輝度ムラを生じることがあ
る。この輝度ムラに対しては、適当な補償法がなく、調
整の際にビーム位置を微妙に変化させることにより、対
応してきている。
Problems to be Solved by the Invention Since this image display device is constructed from a plurality of line cathodes and electrodes, brightness unevenness may occur on the screen due to subtle differences in the characteristics of the line cathodes, distortion of the focusing electrode, etc. may occur. There is no suitable compensation method for this brightness unevenness, and it has been dealt with by subtly changing the beam position during adjustment.

しかるに、上記の調整時における輝度ムラの補償では、
0画面上の任意の位置のビームを個別に動かすことがで
きない(偏向電極が共通で時間的に同時に表示されてい
るビームは、すべて動いてしまう)。■ビームの輝度そ
めものを変化させることができない、等の問題点を有し
ていた。
However, in the compensation for brightness unevenness during the above adjustment,
0 Beams at arbitrary positions on the screen cannot be moved individually (beams that share a common deflection electrode and are displayed at the same time will all move). ■It had problems such as the inability to change the brightness of the beam.

本発明は、上記問題点に鑑み、画面上の任意の位置ある
いは任意の領域の輝度を変化させ、輝度ムラを補償する
ことを可能にする画像表示装置を提供するものである。
In view of the above problems, the present invention provides an image display device that makes it possible to compensate for uneven brightness by changing the brightness of any position or area on the screen.

問題点を解決するための手段 上記問題点を解決するため、本発明の画像表示装置は、
1フィールドを周期として、色復調回路より出力される
映像信号の輝度信号レベルに変調をかける回路を加えた
ものである。
Means for Solving the Problems In order to solve the above problems, the image display device of the present invention includes:
A circuit is added that modulates the luminance signal level of the video signal output from the color demodulation circuit at a period of one field.

作  用 この技術的手段による作用は、次のようになる。For production The effect of this technical means is as follows.

NTSC方式によるテレビ画面は、垂直同期信号を基準
に画面上の左上から順に映像信号により走査線を構成し
、次の垂直同期信号までの間に1フィールドを構成して
いる。この際、垂直同期信号からのタイミングとその時
の画面上のビームの位置は一義的に決まる。したがって
、垂直同期信号によりリセットされるカウンタを設け、
細い時間間隔で、メモリ番地を変化させ、メそりの読み
出しを行うと、各メモリ番地内のディジタルデータは、
画面上の常に決まった位置への、輝度信号レベルの変化
させるべき量を示す。そこで、常にこのデータをD/A
変換器を介して、映像信号に加え合わせておくことによ
り、画面上の輝度補償が行える。
On a television screen based on the NTSC system, scanning lines are formed by video signals sequentially from the top left on the screen based on a vertical synchronization signal, and one field is formed between them until the next vertical synchronization signal. At this time, the timing from the vertical synchronization signal and the position of the beam on the screen at that time are uniquely determined. Therefore, a counter that is reset by the vertical synchronization signal is provided,
When the memory address is changed at small time intervals and the memory is read, the digital data in each memory address is
Indicates the amount by which the luminance signal level should be changed to a fixed position on the screen. Therefore, always use this data as D/A.
By adding it to the video signal via a converter, it is possible to compensate for the brightness on the screen.

実施例 以下、本発明の一実施例を図面を参照しながら説明する
。第1図は本発明の一実施例のブロック図で、図中61
は垂直同期信号Vによりリセットされる輝度変調用カウ
ンタで、垂直同期信号Vが人力されるごとにアドレスを
変えながらメモリ62内の変調用データの読み出しを行
う。63はこの変調用データをアナログ信号に変換する
D−A変換器である。その他の構成は従来に示すものと
同様であるため説明は省略する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention.
is a brightness modulation counter that is reset by the vertical synchronization signal V, and reads the modulation data in the memory 62 while changing the address every time the vertical synchronization signal V is input manually. 63 is a DA converter that converts this modulation data into an analog signal. The other configurations are the same as those shown in the prior art, so explanations will be omitted.

第2図に、線陰極2ごとに異なる輝度の補償を行う場合
を例にとり、その動作を説明する。第2図中(a)のよ
うにN本の線陰極2により構成された画像表示装置は同
図中山)のように1フィールド中に各線陰極2が順次駆
動され、電子ビーム放出動作を行う。上記例からいけば
、16H期間毎に各線陰極は電子を放出する。今、仮に
、線陰極に2が受けもつ画面上の領域(図中斜線の領域
)の輝度が暗いとすると、線陰極に2が動作しているの
は、第2図03)に示すように、垂直同期信号66から
11時間経過後、12時間までである。したがってとの
t1〜t2の期間だけ、メモリ62より輝度信号レベル
を変調するデータ(C)を読み出しアナログ信号に変換
して、色復調回路3oの出力に加え合わせ、輝度信号レ
ベルを上げることにより、輝度補償を行うことができる
The operation will be described with reference to FIG. 2, taking as an example a case where different brightness is compensated for each line cathode 2. In an image display device constituted by N line cathodes 2 as shown in FIG. 2(a), each line cathode 2 is sequentially driven during one field to emit an electron beam, as shown in the middle of the figure. According to the above example, each line cathode emits electrons every 16H period. Now, suppose that the brightness of the area on the screen that the line cathode 2 is responsible for (the shaded area in the figure) is dark, then the line cathode 2 is operating as shown in Figure 2 (03). , 11 hours after the vertical synchronization signal 66 and up to 12 hours. Therefore, only during the period t1 to t2, the data (C) for modulating the luminance signal level is read from the memory 62, converted to an analog signal, and added to the output of the color demodulation circuit 3o to increase the luminance signal level. Brightness compensation can be performed.

発明の効果 以上のように本発明によれば、輝度信号の段階で輝度補
償を行うものであるため、画面(スクリーン)上の任意
の領域についての輝度補償を容易に行うことができ、輝
度ムラの生じない高品質の画像を得ることができる。
Effects of the Invention As described above, according to the present invention, since brightness compensation is performed at the stage of the brightness signal, brightness compensation for any area on the screen can be easily performed, and brightness unevenness can be eliminated. It is possible to obtain high-quality images without any interference.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における画像表示装置のブロ
ック図、第2図a、b、cはその動作説明のための線陰
極配置図および波形図、第3図は従来例の画像表示装置
に用いられる画像表示素子の分解斜視図、第4図は同画
像表示素子の螢光面の拡大正面図、第6図は同画像表示
素子の駆動回路の基本構成を示すブロック図、第6図は
垂直偏向駆動の動作説明のだめの波形図、第7図a、b
は線陰極駆動回路の動作説明のための波形図、第8図a
、b、cは各駆動信号の波形図、第9図は水平偏向駆動
回路の動作説明のための波形図である。 2・・・・・・線陰極、3・・・・・・垂直集束電極、
4・・・・・・垂直偏向電極、6・・・・・・ビーム流
制御電極、7・・・・・・水平偏向電極、9・・・・・
・スクリーン、61・・・・・・輝度変調用カウンタ、
62・・・・・・メモリ、63・・・・・・D、/A変
換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名漣−
テレビ画面 (a) (ムフ ダ (Cノ ヱー スクリーン 20− ψ光体 第4図 氷平方句01区分 :jS6図 ニー」 第7図
Fig. 1 is a block diagram of an image display device according to an embodiment of the present invention, Fig. 2 a, b, and c are line cathode arrangement diagrams and waveform diagrams for explaining its operation, and Fig. 3 is an image display of a conventional example. FIG. 4 is an exploded perspective view of the image display element used in the device; FIG. 4 is an enlarged front view of the fluorescent surface of the image display element; FIG. 6 is a block diagram showing the basic configuration of the drive circuit of the image display element; The figure is a waveform diagram to explain the operation of vertical deflection drive, Figure 7 a, b
Figure 8a is a waveform diagram for explaining the operation of the line cathode drive circuit.
, b, and c are waveform diagrams of each drive signal, and FIG. 9 is a waveform diagram for explaining the operation of the horizontal deflection drive circuit. 2... Line cathode, 3... Vertical focusing electrode,
4... Vertical deflection electrode, 6... Beam flow control electrode, 7... Horizontal deflection electrode, 9...
・Screen, 61... Brightness modulation counter,
62...Memory, 63...D, /A converter. Name of agent: Patent attorney Toshio Nakao and one other person: Ren
TV screen (a) (Muhdah (C Noie Screen 20- ψ light body Figure 4 Ice square phrase 01 division: jS6 Figure Knee) Figure 7

Claims (2)

【特許請求の範囲】[Claims] (1)電子ビーム源を構成する複数の線陰極と、上記線
陰極からの電子ビームを集束させる集束電極と、上記電
子ビームを垂直および水平方向に偏向させる偏向電極と
、電子ビームが照射されることによって発光するスクリ
ーンと、テレビジョン信号によって上記電子ビームの量
を制御し、上記スクリーン上での輝度を制御する電子ビ
ーム制御電極とを備え、1フィールドを周期として上記
テレビジョン信号の輝度信号レベルを変化させて輝度調
整を行うようにしたことを特徴とする画像表示装置。
(1) A plurality of line cathodes constituting an electron beam source, a focusing electrode that focuses the electron beam from the line cathode, and a deflection electrode that deflects the electron beam in vertical and horizontal directions, and the electron beam is irradiated. and an electron beam control electrode that controls the amount of the electron beam according to a television signal and controls the brightness on the screen, and the brightness signal level of the television signal is controlled at a period of one field. An image display device characterized in that brightness is adjusted by changing.
(2)輝度信号レベルへの補償分をディジタルデータと
してメモリ内に備え、垂直同期信号によりリセットされ
るカウンタのタイミングにより上記ディジタルデータを
読み出し、D/A変換器を介して、輝度信号に重畳する
ことを特徴とする特許請求の範囲第1項記載の画像表示
装置。
(2) The amount of compensation for the luminance signal level is stored in the memory as digital data, and the digital data is read out at the timing of a counter reset by a vertical synchronization signal, and superimposed on the luminance signal via a D/A converter. An image display device according to claim 1, characterized in that:
JP62089530A 1987-04-10 1987-04-10 Image display device Expired - Lifetime JPH065928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62089530A JPH065928B2 (en) 1987-04-10 1987-04-10 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089530A JPH065928B2 (en) 1987-04-10 1987-04-10 Image display device

Publications (2)

Publication Number Publication Date
JPS63254880A true JPS63254880A (en) 1988-10-21
JPH065928B2 JPH065928B2 (en) 1994-01-19

Family

ID=13973365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089530A Expired - Lifetime JPH065928B2 (en) 1987-04-10 1987-04-10 Image display device

Country Status (1)

Country Link
JP (1) JPH065928B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190582A (en) * 1984-10-09 1986-05-08 Matsushita Electric Ind Co Ltd Picture display device
JPS61256386A (en) * 1985-05-10 1986-11-13 ソニー株式会社 Liquid crystal display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190582A (en) * 1984-10-09 1986-05-08 Matsushita Electric Ind Co Ltd Picture display device
JPS61256386A (en) * 1985-05-10 1986-11-13 ソニー株式会社 Liquid crystal display unit

Also Published As

Publication number Publication date
JPH065928B2 (en) 1994-01-19

Similar Documents

Publication Publication Date Title
JPH0332175B2 (en)
JPS58201492A (en) Television receiver
JPH0314382B2 (en)
JPS63254880A (en) Picture display device
JPS60191578A (en) Picture display device
JPS5884580A (en) Picture display
JP2543065B2 (en) Image display device
JPH0524610B2 (en)
JPH0520033B2 (en)
JPS5883483A (en) Picture display
JPS58200679A (en) Picture display device
JPH02134077A (en) Picture display device
JPS613580A (en) Picture display device
JPS63254877A (en) Picture display device
JPS62186678A (en) Picture display device
JPH0434255B2 (en)
JPH0334716B2 (en)
JPS62185477A (en) Picture display device
JPS60154788A (en) Device for displaying picture
JPS6198077A (en) Image display device
JPH0252476B2 (en)
JPS63194485A (en) Picture display device
JPS6188675A (en) Picture display device
JPH02134076A (en) Picture display device
JPS6229282A (en) Picture display device