JPS63244238A - 論理回路の出力評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、双方向素子、特にＭＯＳトランジスタを含む
回路を取シ扱う論理シミュレータおよび故障シミュレー
タにおいて、論理回路の出力を評価するために用いる装
置に関するものである。

従来の技術 従来より、信号の流れが単方向である素子を基本要素と
して構成された、回路であるゲート・レベルの回路を対
象とした論理シミュレーションあるいは故障シミュレー
ションに対し、信号の流れが双方向である素子を基本要
素として構成された回路であるスイッチ・レベルの回路
を対象とした論理シミュレーション、あるいは故障シミ
ュレーションが試みられてきた。

ここでいうスイッチｅレベルとは、スイッチと、０ある
いは１、あるいは不定という三つの状態を持つノードと
によって構成された回路に対して用いる表現である。ス
イッチとはトランジスタに対する定義であり、回路の構
成要素であるトランジスタが導通している状態をオン状
態、導通していない状態をオフ状態とみると、トランジ
スタの動作はスイッチの動作のように考えられることか
ら、トランジスタは、オン状態、あるいはオフ状態、あ
るいはオン、オフどちらかに決めることのできない状態
といった三つの状態をもつスイッチとして扱うことがで
きるという考えに基づいて、トランジスタをスイッチと
定義している。

前記ゲート・レベルの回路においては、前述したように
、回路の基本構成素子は入力の値のみに依存して出力が
決定する論理素子として動作し、加えて前記基本構成素
子における信号の流れが一方向である。このため、前記
ゲート・レベルの回路について論理の解析を行う論理シ
ミュレーション（コンピュータ　サイエンス　プレス社
の−ｈｕｔ　ｎ、ＣＯＭＰＵＴＥＲ８ＣＩＥＮＣＥＰＲ
ＥＳＳ、ＩＮＣ”ＤＩＡＧＮＯ８ＩＳ＆ＲＥＬＩＡＢＬ
Ｅ　ＤＥＳＩＧＮ　ＯＦ　ＤＩＣ７ｌＴＡＬＳＹＳＴＥ
ＭＳ。

ｐ、２０３−２１９　、４．４Ｂａｓｉｃ　Ｓｉｍｘｌ
ａｔｏｒ　５ｔｒｕｃｔｕｔｅｓ、”）あるいは故障の
ある前記ゲート・レベルの回路において論理の堰折を行
う故障シミュレーション（コンピータ　サイエンス　プ
レス社有初Ｈ物。

ＣＯＭＰＵＴＥＲ５ＣＩＥＮＣＥＰＲＥＳＳ、ＩＮＣ”
ＤＩＮＸ）ＳＩＳ＆ＲＥＬＩＡＢＬＥ　ＤＥＳＩＧＮ　
ＯＦ　　ＤＩＧＩＴＡＬ　ＳＹＳＴＥＭＳ。

ｐ、２２４−２４２，４．６　Ｆａｕｌｔ　Ｓｉｍｕｌ
ａｔｉｏｎ、”）において、論理の決定は容易に行うこ
とができる。

一方、前記スイッチ・レベルの回路を対象としたシュミ
レーションでは、前述したように、回路の基本構成素子
はスイッチであり、加えて前記基本構成素子における信
号の流れが双方向である。

このため前記ゲート・レベルにおける基本構成素子と異
なシ前記基本構成素子の動作のみで論理決定を行うこと
はできず、前記基本構成素子の接続によって表されるネ
ットワークの動作によって論理決定が行われる。前記ス
イッチ・レベルの回路を対象とした論理シミュレーショ
ンあるいは故障シミュレーションは、論理決定の部分を
除けば前記ゲートΦレベルの回路を対象とした論理シミ
ュレーションあるいは故障シミュレーションとほぼ同様
な方法で行われる。前記スイッチ・レベルの回路におけ
る論理は、前述したようにスイッチのネットワークの動
作によって決定される。この論理決定の方法には以下に
示すものである。

前記スイッチ・レベルにおいて、前記の論理決定によシ
回路の出力を決定するアルゴリズムとして、アイ−イー
・イー・イー、トラスザクジョンオフ　　コアピユータ
（ＩＥＥＥ　Ｔｒａｎｇ、ｏｎＣｏｍｐ）？Ｖｏｌ。

Ｃ−３３，４２，ｐｐ、１６０−１７７、Ｆｅｂ、１９
８４　Ｒ，Ｅ。

Ｂ　ｒｙａｎｔ　、　”Ａ　ｓｗｉ　ｔｃｈ−１ｅｖｅ
ｌ　ｍｏｄｅｌ　ａｎｄ　ａ　ｉｍｕｌａｔｏｒ　ｆｏ
ｒＭＯ８ｄｉｇｉｔａｌ　ｓｙｓｔｅｍｓ、’　）に記
述されテいる、等電位のノードをグループ化して状態の
評価を行う方法、あるいはプロシーディング・アイニス
シーエイｘス（Ｐｒｏａ、Ｉ　５ＣＡＳ）−８３，、（
ｐｐ、；ｚａｅ−２４９。

Ｄｅｃ、　１９８３　　Ｉ　、Ｈ，Ｈａｌ　ａｘｘｌ　
Ｄ、５ａａｂ、”Ｓｙｍｂｏｌｉａ　ｌｏｇｉｃｓ　ｉ
ｍｕ　１ａｔｉｏｎ　ｏｆ　ＭＯＳ　ｃｉｒｃｕｉｔｓ
　、”）に記述されている、論理式を用いる方法が知ら
れている。前者の等電位のノードをグループ化して状態
の評価を行う方法は、入力信号が与えられたとき等電位
のノードをひとつのグループとして扱い、グループ内の
ノードの状態を評価してグループの出力を決定する方法
であり、後者の論理式を用いる方法は、回路の接続情報
を論理式で表現し、入力信号情報をこの論理式に代入す
ることで、出力を決定する方法である。

発明が解決しようとする問題点 前記の等電位のノードをグループ化して状態の評価を行
う方法においては、回路内のノードの状態が、スイッチ
を介して互いに接続している各ノードの状態から影響を
受けなくなってから、つまシ、回路内の各ノードの状態
が安定してはじめて等電位のノードのグループ化が行わ
れる。このため前記の等電位のノードをグループ化して
状態の評価を行う方法では、グループ化を行うまでにか
なシの時間を要し、結果として回路の出力を決定するの
に時間がかかるという問題点があった。一方、前記の論
理式を用いる方法においても、用いる論理式の演算が複
雑であるため、前記論理式の演算に時間を要し、回路の
出力を決定するのに時間がかかるという問題点があった
。

加えて、前記の等電位のノードをグループ化して状態の
評価を行う方法、あるいは前記の論理式を用いる方法を
用いて、前記のコンピュータ　サイエンス　プレス社の
刊行物（ＣＤ＆ＵＴＥＲＳＣＩ　ＥＮＣＥＰＲＥＳＳ　
、　ＩＮＣ”ＤＩＡＧＮＯ３ＩＳ　＆ＲＥＩ、ＩＡＢＬ
Ｅ　ＤＥＳＩＧＮＯＦ　ＤＩＧＩＴＡＬ　ＳＹＳＴＥＭ
Ｓ、ｐ、２２６−２２８．４．６．２Ｐａｒａｌｌｅｌ
　Ｆａｕｌｔ　Ｓｉｍｕｌａｔｉａｎ、ｐ、２３７−２
４１．４　＊６．４Ｃｏｎｃｕｒｒｅｎｔ　Ｆａｕｌｔ
　Ｓ　ｉｍｕｌａｔｉｏｎ　”　）に記述されている、
、１１１シミユレーシヨンあるいは同時シミュレーショ
ンによって、故障シミュレーションを行う場合、次のよ
うな不都合が生じる。前記の並列シミュレーショ／ある
いは同時シミュレーションとは、故障のない回路と故障
のある回路とを、同時にシミュレーションできることを
特徴とする故障シミュレーションである。前者の方法で
は、ノードの状態が１に縮退する単一１縮退故障や、ノ
ードの状態が０に縮退する単一〇縮退故障を扱うことは
容易であるが、等電位のノードを一つのグループとして
扱い、グループ内の状態の評価を行うため、トランジス
タの状態がそのゲートの状態とは無関係に常にオフ状態
となるトランジスタ・スタック・オープン故障、あるい
はトランジスタの状態がそのゲートの状態とは無関係に
常にオン状態となるスタック・オン故障が回路に存在し
たとき、前記のトランジスタ・スタック・オープン、ス
タック・オン故障によってグループが乱れ、故障のない
回路におけるグループの構成と、故障のある回路におけ
るグループの構成が異なってしまう。

このため、故障のない回路と故障のある回路とを、同時
にシミュレーションすることができないので、前記の並
列シミュレーションあるいは同時シミュレーションによ
る故障シミュレーションではトランジスタ・スタック番
オープン、スタック・オン故障を扱うことが困難である
という問題点が生じるのである。

また後者の論理式を用いる方法によって、前記の並列シ
ミュレーション、あるいは同時シミュレーションによる
故障シミュレーションを行うと、扱える故障に制限はな
いが、前述したように用いる論理式の演算が複雑であり
、加えて、与えられた各故障について論理式を再構成す
る必要がある。

つまシ、各故障の挿入時に論理式を再構成することで故
障挿入時のオーバーヘッドが大きくなってしまうという
問題点がある。

上述のように、従来の等電位のノードをグループ化して
状態の評価を行う方法および論理式を用いる方法を用い
て、故障シミュレーションを行う場合、等電位のノード
をグループ化して状態の評価を行う方法では扱える故障
に制限があった。また論理式を用いる方法ではその処理
速度に問題があった。

本発明は、かかる点に鑑みてなされたもので、双方向素
子で構成された回路の出力を決定する装置を用いること
で、論理シミニレ−シコンあるいは故障シミュレーショ
ンにおいて前記ゲートレベルの回路を対象としたシミー
レージ目ンと同等の処理速度のシミュレーションを可能
にし、かつ故障シミュレーションにおいては、トランジ
スタ・スタック・オープン、スタック・オン故障が容易
に扱えることを目的としたものである。

問題点を解決するための手段 本発明では、ＭＯＳ）ランジスタなどに代表される双方
向素子を含むことで、回路における信号の流れが一方向
に定まらず、双方向となる範囲を１つのブロックと呼ぶ
ことにする。前記ブロック内では信号の流れは双方向で
あるが、前記ブロックを回路の構成要素とみることで回
路全体としては、信号の流れが一方向であると見ること
ができる。本発明は上記の目的を達成するための、ブロ
ック内の回路情報およびブロックの入力信号情報に基づ
いて、ブロックの出力から電源ハイレベルへ至る活性化
された経路が存在するための条件を判定する正論理値接
続条件判定手段と、ブロックの出力から電源ローレベル
へ至る活性化された経路が存在するための条件を判定す
る負論理値接続条件判定手段と用い、前記の正論理値接
続条件判定手段の出力と負論理値接続条件判定手段の出
力とをもとに回路の状態を評価する論理判定手段、から
なる論理回路の出力評価装置である。

作　　用 本発明は、ブロック内の回路の状態を評価し、ブロック
の出力値を決定することで、双方向素子を含む論理回路
の出力を評価する装置である。与えられたブロック内の
回路情報およびブロックの入力信号情報を、正論理値接
続条件判定手段と負論理値接続条件判定手段とに転送す
る。前記の正論理値接続条件判定手段では、前記のブロ
ック内の回路情報および前記のブロックの入力信号情報
に基づいて、前記のブロックの出力から電源ノ・イレベ
ルへ至る活性化された経路が存在するか否かを判定し、
判定結果を論理判定手段に転送する。

前記の負論理値接続条件判定手段では正論理接続条件判
定手段と同様に、前記のブロックの出力から電源ローレ
ベルへ至る活性化された経路が存在するか否かを判定し
、判定結果を論理判定手段に転送する。論理判定手段は
前記の正論理値接続条件判定手段と、前記の負論理値接
続条件判定手段とからあたえられた結果をもとにして、
前記のブロック内の回路の状態を評価し、前記のブロッ
クの出力値を決定する。このように、以上に述べた装置
によって、信号が双方向に流れうる範囲に含まれる回路
の状態は、ブロックの出力値として表ことができる。こ
のことにより、スイッチレベルを対象とした論理シミュ
レーションおよび故障シミュレーションは、前記のゲー
トレベルを対象とした論理シミュレーションおよび故障
シミュレションと同様な方法によって行うことができる
。

実施例 第１図は、本発明に係る論理回路の出力評価装置の実施
例を示したブロック図である。第１図において、１は与
えられたブロック内の回路情報とブロックの入力信号情
報とを一時記憶する入力レジスタである。２は正論理値
接続条件判定を行う正論理値接続条件判定手段である。

３は負論理値接続条件判定を行う負論理値接続条件判定
手段である。４は２の正論理値接続条件判定手段回路と
３の負論理値接続条件判定手段状態から、回路の状態を
評価する論理判定手段である。

以上のように構成された本実施例において、第２図に示
される回路を例にとり、以下に論理回路の出力評価装置
の具体的な動作を説明する。

本発明では、前述したよう〈双方向素子を含むことで、
信号の流れが単方向に定まらず、双方向となる範囲を１
つのブロックとして扱う。１つのブロックは、単方向の
入出力をもつ機能ブロックとして扱うことができるので
、前述したように、スイッチレベルを対象とした論理シ
ミュレーションおよび故障シミュレーションは、前記の
ゲートレベルを対象とした論理シミュレーションおよび
故障シミュレーションと同様な方法によって行うことが
可能となる。

第２図に示される回路において、破線で囲まれた部分、
すなわち、電源ハイレベルＶｄｄと、電源ローレヘルｖ
ｓ８ト、トランジスタ１１のソースおよびドレインと、
トランジスタ１２のソースおよびドレインと、トランジ
スタ１３のソースおよびドレインと、トランジスタ１４
のソースおよびドレインと、トランジスタ１６のソース
およびドレイント、トランジスタ１６のソースおよびド
レインと、これらを接続するノードを含む部分が１つの
ブロックを構成する。出力１７が正の論理値をもつとき
は、トランジスタ１１が導通しているか、あるいはトラ
ンジスタ１６とトランジスタ１６の両方が導通している
状態であシ、このような時、出力１７は電源ハイレベル
Ｖｄｄへ至る活性化された経路を持つという。同様に、
出力１７が負の論理値をもつときも、出力１７から電源
ローレベルＶｓｓへ至る活性化された経路が存在すると
いう。

第２図の回路の破線で囲まれた部分、つまりブロックに
おいて、トランジスタ１１と、トランジスタ１５と、ト
ランジスタ１６の状態は、これらのトランジスタのゲー
トの状態が、０であるときオンとなるとし、一方トラン
ジスタ１２と、トランジスタ１３と、トランジスタ１４
の状態は、これらのトランジスタのゲートの状態が、１
であるときオンとなるとする。前記のブロック内の回路
において、トランジスタ１１の状態がオンであるか、ま
たは、トランジスタ１５とトランジスタ１６の状態が両
方ともオンであるとき、出力１了は電源ハイレベルＶｄ
ｄへ至る活性化された経路を持つ。

またトランジスタ１２の状態がオンか、またはトランジ
スタ１４の状態がオンでアシ、かつトランジスタ１３の
状態がオンであるとき、出力１７は電源ローレベルへ至
る活性化された経路を持つ。

さて、第２図のブロック内の回路に対して、トランジス
タ１１のゲート２１および、トランジスタ１２のゲート
２２および、トランジスタ１３のゲート２３および、ト
ランジスタ１６のゲート２６の状態が１となり、トラン
ジスタ１４のゲート２４および、トランジスタ１６のゲ
ート２５の状態が０となるような入力信号情報と、前記
ブロック内の回路情報があたえられた場合を考える。

この時、前記の与えられたブロック内の回路情報とブロ
ックの入力信号情報とを入力レジスタ１にとシこみ、一
時記憶する。入力レジスタ１は、前記の与えられたブロ
ックの入力信号情報と前記のブロック内の回路情報を正
論理値接続条件判定手段２と負論理値接続条件判定手段
３に転送する。

前記の正論理値接続条件判定手段２は、予め蓄えられて
いた論理関数の中から、前記のブロック内の回路情報に
基づく適当なもの、つまシ、前記のブロック内の回路情
報に基づいて、前記のブロックの出力から電源ハイレベ
ルに至る活性化された経路が存在するための回路状態を
論理関数として表現したものを選び出し、入力レジスタ
１から与えられたブロックの入力信号情報を選ばれた論
理関数に代入し、前記ブロックの出力から電源ハイレベ
ルに至る活性化された経路の有無を判定し、その結果を
論理判定手段４に転送する。

第２図のブロック内の回路においては、前記の入力信号
情報によって、トランジスタ１１の状態がオフ、トラン
ジスタ１６の状態がオン、トランジスタ１６の状態がオ
フであることがわかシ、このことから、出力１７は電源
ハイレベルＶｄｄへ至る活性化された経路を持たないこ
とがわかる。

負論理値接続条件判定手段３は、正論理値接続条件判定
手段２と同様な方法で、予め蓄えられていた論理関数の
中から、前記のブロック内の回路情報に基づく適当なも
の、つまり、前記のブロック内の回路情報に基づいて、
前記のブロックの出力から電源ローレベルに至る活性化
された経路が存在するための回路状態を論理関数として
表現したものを選び出し、入力レジスタ１から与えられ
たブロックの入力信号情報を選ばれた論理関数に代入し
、前記ブロックの出力から電源ローレベルに至る活性化
された経路の有無を判定し、その結果を論理判定手段４
に転送する。

第２図のブロック内の回路においては、前記のブロック
の入力信号情報によって、トランジスタ１２の状態がク
ローズ、トランジスタ１３の状態がオン、トランジスタ
１４の状態がオフであることがわかり、このことから、
出力１７は電源ローレベルＶｓｇへ至る活性化された経
路を持つことがわかる。

論理判定手段４は正論理値接続条件判定手段２および負
論理値接続条件判定手段３から与えられた２つの出力信
号の比較を行い、前記ブロックの出力から電源ハイレベ
ルに至る活性化された経路が存在し、かつ前記ブロック
の出力から電源ローレベルに至る活性化された経路が存
在しなければ、前記ブロック内の回路状態は電源ハイレ
ベルであるとし、また電源ローレベルに至る活性化され
た経路が存在し、前記ブロックの出力から電源ハイレベ
ルに至る活性化された経路が存在しなければ、前記ブロ
ック内の回路状態は電源ローレベルであるとする。

一方前記ブロックの出力から電源ハイレベルに至る活性
化された経路と、前記ブロックの出力から電源ローレベ
ルに至る活性化された経路の両方妙伺時に存在するなら
ば、前記ブロック内の回路状態は不定であると、前記ブ
ロックの出力から電源ハイレベルに至る活性化された経
路と、前記ブロックの出力から電源ローレベルに至る活
性化された経路のどちらも存在しなければ、前記ブロッ
ク内の回路状態はハイ・インピーダンスであるとする。

第２図のブロック内の回路においては、出力１７から電
源ハイレベルＶｄｄへ至る活性化された経路は存在しな
いが、出力１７から電源ローレベルＶｓｓへ至る活性化
された経路が存在するので、出力１７の状態は電源ロー
レベルであると決定することができる。

以上に述べたように本実施例によれば、正論理値接続条
件判定手段２あるいは負論理値接続条件判定手段３にお
いて、接続条件の判定はブロックの入力信号情報と論理
関数によっておこなわれ、また論理判定手段４において
も論理判定は前述したように、ある論理に基づいて判定
される。このため、前記ブロックをひとつの論理素子と
して扱うことができ、回路状態を評価し回路の出力値を
決定することは容易に行うことができる。

発明の効果 以上述べてきたように、本発明によれば、双方向素子を
含む回路において信号が双方向に流れつる範囲であるブ
ロックをひとつの論理素子として扱うことにより、前記
ブロックの出力値を容易に決定することができ、ゲート
レベルと同等の処理速度の論理シミュレーションが可能
である。また故障シミュレーションにおいては、トラン
ジスタ書スタック・オープン、スタック拳オン故障は、
故障が生じたトランジスタのゲートにおける１縮退故障
あるいは０縮退故障と等価であると見ることができるの
で、本発明を故障シミュレータに用いれば、前記のトラ
ンジスタ・スタック・オープン、スタック・オン故障を
容易に扱うことができ、かつ論理シミュレーションと同
様に、ゲートレベルと同等の処理速度のシミュレーショ
ンが可能トなり、実用的にきわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例に係る論理回路の出力評価装
置のブロック図、第２図は本発明の具体的な動作の説明
のための回路図である。 １・・・・・−人力レジスタ、２・・・・・・正論理値
接続条件判定手段、３・・・・・・負論理値接続条件判
定手段、４・・・・・・論理判定手段。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
１１

Claims (1)

【特許請求の範囲】
1. 双方向素子で構成された回路の情報と、前記の回路への
   入力信号情報を受け、前記の回路の出力から電源ハイレ
   ベルへ至る活性化された経路の有無を判定する正論理値
   接続条件判定手段と、前記の回路の出力から電源ローレ
   ベルへ至る活性化された経路の有無を判定する負論理値
   接続条件判定手段と、前記の正論理値接続条件判定の結
   果と前記の負論理値接続条件判定の結果とから、前記の
   回路の出力値を決定する論理判定手段とで構成される論
   理回路の出力評価装置。