JPS6323754B2 - - Google Patents

Info

Publication number
JPS6323754B2
JPS6323754B2 JP56045173A JP4517381A JPS6323754B2 JP S6323754 B2 JPS6323754 B2 JP S6323754B2 JP 56045173 A JP56045173 A JP 56045173A JP 4517381 A JP4517381 A JP 4517381A JP S6323754 B2 JPS6323754 B2 JP S6323754B2
Authority
JP
Japan
Prior art keywords
signal
circuit
motor
frequency
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56045173A
Other languages
Japanese (ja)
Other versions
JPS57160376A (en
Inventor
Yasuo Nagai
Fumyoshi Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP56045173A priority Critical patent/JPS57160376A/en
Publication of JPS57160376A publication Critical patent/JPS57160376A/en
Publication of JPS6323754B2 publication Critical patent/JPS6323754B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P1/00Arrangements for starting electric motors or dynamo-electric converters
    • H02P1/16Arrangements for starting electric motors or dynamo-electric converters for starting dynamo-electric motors or dynamo-electric converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Motor And Converter Starters (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 本発明は例えばVTRにおけるリールモータ、
ドラムモータ、キヤプスタンモータ等のモータ制
御回路に関する。
[Detailed Description of the Invention] The present invention relates to a reel motor in a VTR, for example.
This invention relates to motor control circuits for drum motors, capstan motors, etc.

上述のようなVTRのモータ制御において、例
えば起動を行う場合に、従来は単に各モータに電
力を投入し、モータを回転させていた。ところが
モータの回転において、起動時等の加速を行つて
いるときの消費電力が最つとも大きい。従つて上
述のように各モータを同時に起動すると、全体の
消費電力は極めて大きなものになつてしまう。
In the above-mentioned VTR motor control, for example, when starting, conventionally, electric power was simply applied to each motor and the motors were rotated. However, when the motor rotates, power consumption is greatest during acceleration such as during startup. Therefore, if each motor is started at the same time as described above, the overall power consumption will become extremely large.

また上述のようなモータ制御においていわゆる
AFCを行う場合に、従来のAFC回路ではあらか
じめ決められた一ないし数点の回転速度に対する
制御を行うことができなかつた。
In addition, in motor control as mentioned above, so-called
When performing AFC, conventional AFC circuits cannot control the rotation speed at one or several predetermined points.

本発明はこのような点にかんがみ、マイクロプ
ロセツサを用いることにより、上述の起動時の消
費電力を少なくしたり、あらゆる速度でAFCが
行えるなど種々の制御が行えるようにしたもので
ある。
In view of these points, the present invention uses a microprocessor to perform various controls such as reducing power consumption during startup as described above and performing AFC at any speed.

しかしながらそのような制御をマイクロプロセ
ツサで行つた場合に、マイクロプロセツサでは信
号の処理速度が遅いために精密な制御を行うこと
ができない。
However, when such control is performed by a microprocessor, precise control cannot be performed because the microprocessor has a slow signal processing speed.

本発明はそのような点も考慮して成されたもの
である。以下図面を参照しながら本発明の一実施
例について説明しよう。
The present invention has been made taking such points into consideration. An embodiment of the present invention will be described below with reference to the drawings.

まず第1図は本発明の基本構成例を示す。図に
おいて1はマイクロプロセツサであつて、このマ
イクロプロセツサ1には中央処理回路(CPU)
とリードオンリーメモリ(ROM)及びランダム
アクセスメモリ(RAM)が内蔵され、これらの
間がデータバス、コントロールバス及びアドレス
バスで接続される。そして発振器2からのクロツ
ク信号が供給されると、CPUにおいてROMに書
込まれたプログラムに従つてRAMに記憶された
データが処理される。
First, FIG. 1 shows an example of the basic configuration of the present invention. In the figure, 1 is a microprocessor, and this microprocessor 1 includes a central processing circuit (CPU).
A read-only memory (ROM) and a random access memory (RAM) are built-in, and these are connected by a data bus, a control bus, and an address bus. When the clock signal from the oscillator 2 is supplied, the CPU processes the data stored in the RAM according to the program written in the ROM.

さらにデータバス、コントロールバス、アドレ
スバスを含んだバス3が導出され、このバスに
種々の回路が接続される。
Furthermore, a bus 3 including a data bus, a control bus, and an address bus is led out, and various circuits are connected to this bus.

また4は例えばドラムモータであつて、このモ
ータ4に回転速度を検出する周波数発生器として
の周波数発電機(FG)5と回転位相を検出する
パルス発生器(PG)6が設けられる。このパル
ス発生器6からの信号が位相比較器7に供給され
ると共に、発振器2からのクロツク信号が基準信
号発生回路となる分周器8に供給されて例えば垂
直周期の基準信号が形成され、この基準信号が位
相比較器7に供給される。そしてこの比較出力が
バス3に供給される。
Reference numeral 4 is, for example, a drum motor, and the motor 4 is provided with a frequency generator (FG) 5 as a frequency generator for detecting rotational speed and a pulse generator (PG) 6 for detecting rotational phase. The signal from the pulse generator 6 is supplied to a phase comparator 7, and the clock signal from the oscillator 2 is supplied to a frequency divider 8, which serves as a reference signal generation circuit, to form, for example, a vertical period reference signal. This reference signal is supplied to the phase comparator 7. This comparison output is then supplied to bus 3.

また周波数発電機5からの信号が周波数測定回
路9に供給されて周波数が測定され、この測定値
がバス3に供給される。
Further, the signal from the frequency generator 5 is supplied to a frequency measuring circuit 9 to measure the frequency, and this measured value is supplied to the bus 3.

さらに周波数発電機5からの信号がAFC回路
10に供給される。またバス3の信号がDA変換
回路11に供給され、このDA変換回路11から
の信号がAFC回路10に供給される。
Furthermore, a signal from the frequency generator 5 is supplied to the AFC circuit 10. Further, the signal on the bus 3 is supplied to the DA conversion circuit 11, and the signal from this DA conversion circuit 11 is supplied to the AFC circuit 10.

このAFC回路10からの信号がスイツチ12
の一方の接点に供給され、またDA変換回路11
からの信号がスイツチ12の他方の接点に供給さ
れる。さらにバス3からの信号がパラレル出力ポ
ート13に供給され、この出力ポート13からの
一つのビツトがスイツチ12の制御端子に供給さ
れる。
The signal from this AFC circuit 10 is sent to the switch 12.
is supplied to one contact of the DA converter circuit 11.
is applied to the other contact of switch 12. Furthermore, the signal from bus 3 is applied to parallel output port 13, from which one bit is applied to the control terminal of switch 12.

そしてスイツチ12から取り出された信号がモ
ータ4に供給される。
The signal taken out from the switch 12 is then supplied to the motor 4.

さらにシステムコントロール回路14からの
VTRの動作状態を示す信号がバス3に供給され
る。
Furthermore, from the system control circuit 14
A signal indicating the operating state of the VTR is supplied to the bus 3.

この構成において、位相比較器7からの信号と
周波数測定回路9からの信号とがバス3を通じて
マイクロプロセツサ1に供給される。そしてシス
テムコントロール回路14からの信号が所定の記
録再生モードであつた場合には、マイクロプロセ
ツサ1においてAPC信号に相当するデジタル信
号が形成され、この信号がDA変換回路11に供
給されると共に、出力ポート13からの信号によ
りスイツチ12が図示のようにAFC回路側に接
続される。
In this configuration, the signal from the phase comparator 7 and the signal from the frequency measurement circuit 9 are supplied to the microprocessor 1 via the bus 3. When the signal from the system control circuit 14 is in a predetermined recording/reproduction mode, a digital signal corresponding to the APC signal is formed in the microprocessor 1, and this signal is supplied to the DA conversion circuit 11. A signal from the output port 13 connects the switch 12 to the AFC circuit side as shown.

従つてこの構成において、所定の記録再生モー
ドでは、マイクロプロセツサ1からの信号により
APCが行われると共に、AFCはアナログ信号の
ままで行われる。このためAFCは信号処理期間
等の時間遅れなく行われ、精密な制御を行うこと
ができる。
Therefore, in this configuration, in a predetermined recording/reproducing mode, the signal from the microprocessor 1
While APC is performed, AFC is performed using analog signals as they are. Therefore, AFC is performed without time delay such as during signal processing, and precise control can be performed.

また起動時においては、システムコントロール
回路14から起動時を示す信号が供給される。そ
してこのときは出力ポート13からの信号により
スイツチ12が図示とは逆にDA変換回路11側
に接続されると共に、マイクロプロセツサ1にお
いて目標とする起動特性を得られるようにする信
号がDA変換回路11に供給される。
Further, at the time of startup, a signal indicating the time of startup is supplied from the system control circuit 14. At this time, the switch 12 is connected to the DA conversion circuit 11 side by the signal from the output port 13, contrary to the illustration, and the signal that enables the microprocessor 1 to obtain the target startup characteristics is connected to the DA conversion circuit. It is supplied to the circuit 11.

所で通常の記録再生を行うための起動を考えた
場合に、リールモータの起動はテープテンシヨン
を一定に保つようにキヤプスタンの立ち上がりに
合せる事が必要となり、またドラムモータの起動
と早送りや巻戻し動作を同時に行うと消費電力が
瞬時的に相当大きくなつてしまう。そこで上述の
モータ4〜スイツチ12の回路を各リールモー
タ、ドラムモータ、キヤプスタンモータごとに設
けると共に、各DA変換回路に供給される信号を
調整する。
However, when considering the startup for normal recording and playback, it is necessary to start the reel motor in synchronization with the rise of the capstan to keep the tape tension constant, and also to start the drum motor and perform fast forwarding and winding. If the return operation is performed at the same time, the power consumption will instantly increase considerably. Therefore, a circuit from the motor 4 to the switch 12 described above is provided for each reel motor, drum motor, and capstan motor, and the signals supplied to each DA conversion circuit are adjusted.

すなわちリールモータの起動が第2図Aのよう
に行われるようにすると、このときの消費電力は
第2図Bのようになる。ここでもしトラムモータ
及びキヤプスタンモータを同時に起動したとする
と、モータの起動は第2図Cの実線のように行わ
れ、このモータの消費電力は第2図Dの実線のよ
うになり、全体の消費電力は第2図Eの実線のよ
うになつてしまう。これに対してマイクロプロセ
ツサ1で信号を制御することにより、モータの起
動を例えば第2図Cの破線のようにすると、この
モータの消費電力は第2図Dの破線のようにな
り、全体の消費電力が第2図Eの破線のようにな
つて起動時の最大消費電力を小さくすることがで
きる。
That is, if the reel motor is started as shown in FIG. 2A, the power consumption at this time will be as shown in FIG. 2B. If the tram motor and capstan motor are started at the same time, the motors will start up as shown by the solid line in Figure 2C, and the power consumption of this motor will be as shown in the solid line in Figure 2D. The total power consumption becomes as shown by the solid line in FIG. 2E. On the other hand, if the microprocessor 1 controls signals to start the motor as shown in the broken line in Figure 2C, the power consumption of this motor will be as shown in the broken line in Figure 2D, and the overall power consumption will be as shown in the broken line in Figure 2D. Since the power consumption becomes as shown by the broken line in FIG. 2E, the maximum power consumption at startup can be reduced.

さらに例えばキヤプスタンモータにおいて、2
倍速、3倍速、1/2倍速等の変速再生時において
も、マイクロプロセツサ1を通じてAFCを行う
ことにより、あらゆる速度でAFCを行うことが
できる。なおキヤプスタンモータの制御において
はパルス発生器6の出力の代りにCTL再生ヘツ
ドからの再生CTL信号を用いる。
Furthermore, for example, in a capstan motor, 2
Even when playing at variable speeds such as double speed, triple speed, 1/2 speed, etc., AFC can be performed at any speed by performing AFC through the microprocessor 1. Note that in controlling the capstan motor, the reproduced CTL signal from the CTL reproducing head is used instead of the output of the pulse generator 6.

こうしてモータの制御が行われるわけである
が、本発明によればマイクロプロセツサを用いる
ことにより種々の制御が行えると共に、所定の記
録再生モードではアナログ信号によるAFCが行
われるので、精密な制御を行うことができる。な
お起動時変速再生時は再生信号の品質等が余り問
題にされないので、AFCの精度は低くてよい。
The motor is controlled in this way, and according to the present invention, various controls can be performed by using a microprocessor, and AFC is performed using analog signals in a predetermined recording/playback mode, so precise control can be performed. It can be carried out. Note that during variable-speed playback at startup, the quality of the playback signal is not much of a problem, so the accuracy of AFC may be low.

さらにモータの電圧、電流、消費電力等を自由
に制御できるので、モータの能力を定格内で最大
限に利用できる。また適確な制御を行うことによ
り安定動作までの立ち上がり時間等も短かくでき
る。
Furthermore, since the voltage, current, power consumption, etc. of the motor can be freely controlled, the motor's capacity can be utilized to the maximum within its rating. Furthermore, by performing appropriate control, the start-up time until stable operation can be shortened.

さらに第3図は本発明をドラムモータの制御に
用いた場合の具体回路例である。図においてパル
ス発生器6及び周波数発電機5の出力はそれぞれ
コンパレータ21,22を通じて位相比較器7、
周波数測定回路9及びAFC回路10を構成する
可変遅延線23、サンプルパルス形成回路24に
供給される。また位相比較器7及び周波数測定回
路9の出力はそれぞれインターフエース回路を構
成するカウンタ25,26に供給されると共に、
発振器2からのクロツク信号がこれらのカウンタ
25,26に供給され、このカウント値がバス3
に供給される。
Further, FIG. 3 shows a specific circuit example when the present invention is used to control a drum motor. In the figure, the outputs of the pulse generator 6 and the frequency generator 5 are passed through comparators 21 and 22, respectively, to a phase comparator 7,
The signal is supplied to a variable delay line 23 and a sample pulse forming circuit 24, which constitute the frequency measurement circuit 9 and the AFC circuit 10. Further, the outputs of the phase comparator 7 and the frequency measuring circuit 9 are respectively supplied to counters 25 and 26 constituting an interface circuit, and
A clock signal from the oscillator 2 is supplied to these counters 25 and 26, and this count value is sent to the bus 3.
is supplied to

またバス3の信号がラツチ回路27を通じて
DA変換回路11に供給される。このDA変換回
路11からの信号が可変遅延線23の制御端子に
供給される。この可変遅延線23からの信号が台
形波発生回路28を通じてサンプルホールド回路
29に供給される。またサンプルパルス形成回路
24からのパルスがサンプルホールド回路29に
供給される。そしてサンプルホールドされた信号
がバツフアー回路30を通じてスイツチ12に供
給される。
Also, the bus 3 signal passes through the latch circuit 27.
The signal is supplied to the DA conversion circuit 11. The signal from this DA conversion circuit 11 is supplied to the control terminal of the variable delay line 23. The signal from this variable delay line 23 is supplied to a sample hold circuit 29 through a trapezoidal wave generating circuit 28. Further, pulses from the sample pulse forming circuit 24 are supplied to a sample hold circuit 29. The sampled and held signal is then supplied to the switch 12 through the buffer circuit 30.

さらにデコーダ31からの制御信号がパラレル
出力ポート13を制御し、スイツチ12への制御
信号を得ると共に、デコーダ31からの信号が各
インターフエース回路(カウンタ25,26)、
ラツチ回路27及びシステムコントロール回路1
4等の制御端子に供給される。
Further, the control signal from the decoder 31 controls the parallel output port 13 to obtain a control signal to the switch 12, and the signal from the decoder 31 controls each interface circuit (counter 25, 26).
Latch circuit 27 and system control circuit 1
It is supplied to a control terminal such as No. 4.

そしてスイツチ12からの信号が駆動用のパワ
ーアンプ32を通じてモータ4に供給される。
A signal from the switch 12 is then supplied to the motor 4 through a driving power amplifier 32.

このようにしてドラムモータの制御回路が形成
される。
In this way, a drum motor control circuit is formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基本構成例を示す図、第2図
はその説明のための図、第3図は本発明をドラム
モータに適用した場合の一例の構成図である。 1はマイクロプロセツサ、4はモータ、5は周
波数発電機、6はパルス発生器、7は位相比較回
路、9は周波数測定回路、10はAFC回路、1
1はDA変換回路である。
FIG. 1 is a diagram showing an example of the basic configuration of the present invention, FIG. 2 is a diagram for explaining the same, and FIG. 3 is a configuration diagram of an example in which the present invention is applied to a drum motor. 1 is a microprocessor, 4 is a motor, 5 is a frequency generator, 6 is a pulse generator, 7 is a phase comparison circuit, 9 is a frequency measurement circuit, 10 is an AFC circuit, 1
1 is a DA conversion circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 モータの回転数に応じた周波数信号を発生す
る周波数発生器と、上記モータの回転位相に応じ
たパルス信号を発生するパルス発生器と、上記モ
ータの動作モードを指示すると共に上記モータを
原動力として用いるシステムの動作モードを指示
するシステムコントロール回路とを備え、上記シ
ステムコントロール回路の指示に基づき上記モー
タの回転制御を上記周波数信号と上記パルス信号
とに応じて行なうモータ制御回路において、上記
モータの回転位相の基準となる信号を発生する基
準信号発生回路と、上記基準信号発生回路の出力
信号と上記パルス信号との位相を比較する位相比
較回路と、上記周波数信号の周波数を測定する周
波数測定回路と、上記システムコントロール回路
出力と上記位相比較回路出力と上記周波数測定回
路出力とに応じて上記モータの回転制御を行なう
ための少くとも位相制御データと周波数制御デー
タとモード制御データを生成するマイクロプロセ
ツサと、上記マイクロプロセツサで生成された上
記位相制御データおよび上記周波数制御データを
DA変換するDA変換回路と、上記周波数信号発
生器出力の上記周波数信号が入力されこの周波数
信号の周波数が所定値になるように上記モータの
回転数を制御する信号を形成すると共に上記DA
変換回路出力の上記位相制御データのDA変換信
号を上記回転数を制御する信号に合成するAFC
回路と、上記AFC回路の出力信号と上記DA変換
回路の出力信号のうちの周波数制御データのDA
変換信号とのどちらか一方を上記マイクロプロセ
ツサ出力のモード制御データに応じて選択して上
記モータに供給するスイツチ回路とを有すること
を特徴とするモータ制御回路。
1 A frequency generator that generates a frequency signal according to the rotational speed of the motor, a pulse generator that generates a pulse signal according to the rotational phase of the motor, and a pulse generator that instructs the operation mode of the motor and uses the motor as a driving force. a system control circuit for instructing an operating mode of a system to be used, and controlling the rotation of the motor in accordance with the frequency signal and the pulse signal based on instructions from the system control circuit; a reference signal generation circuit that generates a signal serving as a phase reference; a phase comparison circuit that compares the phase of the output signal of the reference signal generation circuit with the pulse signal; and a frequency measurement circuit that measures the frequency of the frequency signal. , a microprocessor that generates at least phase control data, frequency control data, and mode control data for controlling the rotation of the motor according to the system control circuit output, the phase comparison circuit output, and the frequency measurement circuit output; and the above phase control data and the above frequency control data generated by the above microprocessor.
A DA conversion circuit that performs DA conversion, and a DA conversion circuit that receives the frequency signal output from the frequency signal generator and forms a signal that controls the rotation speed of the motor so that the frequency of this frequency signal becomes a predetermined value.
AFC that combines the DA conversion signal of the phase control data output from the conversion circuit with the signal that controls the rotation speed.
DA of the frequency control data of the output signal of the above AFC circuit and the output signal of the above DA conversion circuit.
A motor control circuit comprising: a switch circuit that selects either one of the conversion signal and the conversion signal according to mode control data output from the microprocessor and supplies the selected signal to the motor.
JP56045173A 1981-03-27 1981-03-27 Control circuit for motor Granted JPS57160376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56045173A JPS57160376A (en) 1981-03-27 1981-03-27 Control circuit for motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56045173A JPS57160376A (en) 1981-03-27 1981-03-27 Control circuit for motor

Publications (2)

Publication Number Publication Date
JPS57160376A JPS57160376A (en) 1982-10-02
JPS6323754B2 true JPS6323754B2 (en) 1988-05-18

Family

ID=12711868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56045173A Granted JPS57160376A (en) 1981-03-27 1981-03-27 Control circuit for motor

Country Status (1)

Country Link
JP (1) JPS57160376A (en)

Also Published As

Publication number Publication date
JPS57160376A (en) 1982-10-02

Similar Documents

Publication Publication Date Title
JPS6323754B2 (en)
JPH0610907B2 (en) Scanner servo device
US4902946A (en) Software servo for a rotary head drum of VTR
JP3067898B2 (en) Servo circuit
KR100248926B1 (en) Servo control device for video apparatus
JPH0553026B2 (en)
JPS58121166A (en) Reel shaft driver of tape recorder
JPH0736240B2 (en) Reel drive
JP2724703B2 (en) Motor control device in tape transfer device
JPS6215886Y2 (en)
US5790339A (en) Video tape playback mode decision circuit and video apparatus using the same
JPH0429587A (en) Motor serve device
JP3050876B2 (en) Motor rotation phase control device
JPS639272Y2 (en)
JP2518025B2 (en) Magnetic tape device
KR940001070Y1 (en) Recording position decision circuit for recording device
JP2625455B2 (en) Control device for magnetic recording / reproducing device
JPS6356615B2 (en)
JPS63244354A (en) Rotary head type magnetic recording and reproducing device
JPS637177A (en) Capstan motor control system
JPS63175252A (en) Reel control device
JPS5920185B2 (en) Tape travel control device for magnetic recording and reproducing machines
JPS6247851A (en) High-speed reproducer for video tape recorder
JPS60229685A (en) Controller for motor
JPH088783B2 (en) Motor control device