JPS6323697B2 - - Google Patents

Info

Publication number
JPS6323697B2
JPS6323697B2 JP7648483A JP7648483A JPS6323697B2 JP S6323697 B2 JPS6323697 B2 JP S6323697B2 JP 7648483 A JP7648483 A JP 7648483A JP 7648483 A JP7648483 A JP 7648483A JP S6323697 B2 JPS6323697 B2 JP S6323697B2
Authority
JP
Japan
Prior art keywords
analog
digital
transmitter
voltage drop
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7648483A
Other languages
Japanese (ja)
Other versions
JPS59201540A (en
Inventor
Haruo Yamauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP7648483A priority Critical patent/JPS59201540A/en
Publication of JPS59201540A publication Critical patent/JPS59201540A/en
Publication of JPS6323697B2 publication Critical patent/JPS6323697B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00Electric signal transmission systems
    • G08C19/02Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、工業計測等において、アナログ信号
とデイジタル信号とを同一の伝送路により伝送す
る場合に適用されるアナログ・デイジタル通信方
法に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an analog/digital communication method that is applied when transmitting an analog signal and a digital signal through the same transmission path in industrial measurement, etc. .

〔従来技術〕[Prior art]

従来、工業計測においては、差圧発信器、電磁
流量計等の測定出力を遠隔地点へ伝送する場合、
一般に4〜20mA等の統一信号が用いられてお
り、このアナログ信号の電流値により測定値を示
すものとなつている。
Conventionally, in industrial measurement, when transmitting the measurement output of a differential pressure transmitter, electromagnetic flowmeter, etc. to a remote point,
Generally, a unified signal such as 4 to 20 mA is used, and the measured value is indicated by the current value of this analog signal.

しかし、差圧発信器、電磁流量計等は、広域に
分散のうえ設置されるのが一般的であり、これら
の調整および動作状況チエツク等を行なうには、
係員が巡回のうえ保守、点検作業を行なわねばな
らず、既存の設備を利用して遠隔操作により、調
整および動作状況チエツク等をも行なうことので
きる手段の出現が要望されるに至つている。
However, differential pressure transmitters, electromagnetic flowmeters, etc. are generally installed spread over a wide area, and in order to adjust them and check their operating status, it is necessary to
Since personnel must make rounds to perform maintenance and inspection work, there is a growing demand for a means that can make adjustments, check operating conditions, etc. by remote control using existing equipment.

また、統一信号の受信は、監視制御盤等におい
て集中的に行なわれるものとなつており、こゝに
は、統一信号用の伝送路が1000回線程度収容され
るため、これらの伝送路を介して遠隔操作により
調整および動作状況のチエツク等を行なう場合、
相手側の差圧発信器、電磁流量計等がどこに設置
されたものであるかを容易に確認できることが要
求されるものとなつている。
In addition, the reception of unified signals is performed centrally at supervisory control panels, etc., which accommodates approximately 1000 transmission lines for unified signals, so When making adjustments or checking the operating status by remote control,
It has become necessary to be able to easily confirm where the other party's differential pressure transmitter, electromagnetic flow meter, etc. are installed.

〔発明の目的および構成〕[Object and structure of the invention]

本発明は、従来のかゝる要望に基づいてなされ
たものであり、差圧発信器、電磁流量計等の発信
器と通信器との間において、デイジタル信号の送
受信を自在にすると共に、発信器からは自己の個
別コードを含むデイジタル信号を送信するものと
したうえ、通信器においてアナログ信号の受信も
行なえるものとしたアナログ・デイジタル通信方
法を提供する目的を有し、この目的を達成するた
め、電源部から供給される電流値を発信器により
変化させてアナログ信号とする通信方法におい
て、前記アナログ信号の通ずる伝送路中へ電圧降
下素子を挿入し、該電圧降下素子に通ずる電流を
通信器によりパルス状に変化させデイジタル信号
として送信し、これを前記発信器において受信の
うえ前記アナログ信号とする電流値の変化を中止
しかつ前記電圧降下素子に通ずる電流をパルス状
に変化させ自己の個別コードを含むデイジタル信
号として送信し、該デイジタル信号を前記通信器
において受信すると共に前記電圧降下素子の端子
電圧に基づいて前記アナログ信号を前記通信器に
おいて受信することを特徴として構成したもので
ある。
The present invention has been made based on such a conventional demand, and allows digital signals to be freely transmitted and received between a transmitter such as a differential pressure transmitter or an electromagnetic flowmeter and a communication device, and also enables the transmitter to transmit and receive digital signals. The purpose of this invention is to provide an analog/digital communication method that not only transmits a digital signal containing its own individual code, but also allows a communication device to receive an analog signal, and in order to achieve this purpose. In a communication method in which a current value supplied from a power source is changed by a transmitter to produce an analog signal, a voltage drop element is inserted into a transmission path through which the analog signal passes, and the current passing through the voltage drop element is transmitted to a communication device. The transmitter changes the current value into a pulse and transmits it as a digital signal, which is then received by the transmitter and becomes the analog signal. The digital signal is transmitted as a digital signal including a code, the digital signal is received by the communication device, and the analog signal is received by the communication device based on the terminal voltage of the voltage drop element.

〔実施例〕〔Example〕

以下、実施例を示す図によつて本発明の詳細を
説明する。
Hereinafter, details of the present invention will be explained with reference to figures showing examples.

第1図は、全構成のブロツク図であり、線路
La1,Lb1〜Lan,Lbnからなる複数の2線式伝送
路(以下、伝送路)に対し各個に電流を供給する
電源部PS1〜PSnが設けられていると共に、各伝
送路の他端には、差圧発信器、電磁流量計等の発
信器Tx1〜Txnが各個に接続されており、発信器
Tx1〜Txnが電流値Iを各個に制御し、アナログ
信号として伝送路へ通ずるものとなつている。
Figure 1 is a block diagram of the entire configuration.
Power supply units PS 1 to PSn are provided to supply current to each of a plurality of two-wire transmission lines (hereinafter referred to as transmission lines) consisting of La 1 , Lb 1 to Lan, and Lbn, and each transmission line is Transmitters Tx 1 to Txn such as differential pressure transmitters and electromagnetic flowmeters are connected to each end, and the transmitters
Tx 1 to Txn individually control the current value I and pass it to the transmission path as an analog signal.

また、端子板TBを介する各伝送路中には、電
圧降下素子として二つの抵抗器RL1〜RLn、Rc1
〜Rcnが各々直列に挿入されており、抵抗器RL
の回路では、これの端子電圧をアナログ・デイジ
タル変換器(以下、ADC)へ与え、デイジタル
信号としてから数字表示器等の表示器DPを駆動
し、電流値Iによつて示されるアナログ信号の値
を受信のうえ表示するものとなつている。
In addition, in each transmission path via the terminal plate TB, two resistors R L1 to R L n, Rc 1 are installed as voltage drop elements.
~Rcn are each inserted in series, and the resistor R L n
In this circuit, this terminal voltage is applied to an analog-to-digital converter (hereinafter referred to as ADC), which converts it into a digital signal and then drives a display device such as a numeric display DP, which converts the value of the analog signal indicated by the current value I. It is supposed to be displayed after receiving it.

一方、抵抗器RL1〜RLn,Rc1〜Rcnよりも発
信器Tx1〜Txn側の伝送路には、通信器CEが選
択的に橋絡接続されており、これが、電流値Iを
パルス状に変化させ、デイジタル信号として発信
器Txnへ送信すると、これが発信器Txnにおいて
受信され、受信に応じて発信器Txnが電流値Iを
同様に変化させ、デイジタル信号として通信器
CEへ送信するため、これが通信器CEにおいて受
信されるものとなつている。
On the other hand, a communication device CE is selectively connected to the transmission path closer to the transmitters Tx 1 to Txn than the resistors R L1 to R L n and Rc 1 to Rcn, and this allows the current value I to be When it is changed into a pulse and sent to the transmitter Txn as a digital signal, this is received by the transmitter Txn, and in response to the reception, the transmitter Txn similarly changes the current value I, and sends it as a digital signal to the transmitter Txn.
This is to be received at the communicator CE in order to transmit it to the CE.

なお、これは、いずれの発信器Txおよび抵抗
器RLにおいても同様となつている。
Note that this is the same for any oscillator Tx and resistor R L.

第2図は、抵抗器RLに通ずる電流値Iの時間
tに応ずる変化状況を示す波形図であり、発信器
Txの測定値に応じて定まるアナログ信号Saは、
この場合4〜20mAの範囲において変化するもの
となつているが、通信器CEからの送信開始に応
じ、通信器CEの線路端子T1,T2間に通ずる電流
Icにより、電流値IがSa+16mAにより最大約
36mAまで増加するフラグビツトBFの送信が行
なわれると、発信器Txがアナログ信号Saの流通
を停止するため、デイジタル信号Scの期間、電
流IcによりスタートビツトBs、第1ビツトB1
第8ビツトB8が送信される。
FIG. 2 is a waveform diagram showing how the current value I flowing through the resistor R L changes over time t.
The analog signal Sa determined according to the measured value of Tx is
In this case, the current flows between the line terminals T 1 and T 2 of the communication device CE in response to the start of transmission from the communication device CE, which varies in the range of 4 to 20 mA.
Due to Ic, the current value I is up to approximately
When the flag bit B F is transmitted, which increases to 36 mA, the oscillator Tx stops the flow of the analog signal Sa. Therefore, during the period of the digital signal Sc, the start bit Bs, the first bit B 1 ~
The eighth bit B8 is transmitted.

なお、フラグビツトBFおよびスタートビツト
Bsは、約20mAの電流値Iとなるが、データを
示す第1ビツトB1〜第8ビツトB8は、例えば、
論理値“1”のとき約20mA、論理値“0”のと
きには約4mAを維持するものとなつている。
In addition, flag bit B F and start bit
Bs has a current value I of about 20 mA, but the first bit B1 to the eighth bit B8 indicating the data are, for example,
Approximately 20 mA is maintained when the logic value is "1", and approximately 4 mA is maintained when the logic value is "0".

この電流値変化は、抵抗器RL,Rcの電圧降下
変化を生じ、発信器Tx側の線路La,Lb間電圧変
化として発信器Txへ与えられ、これによつてデ
イジタル信号Scが発信器Txにより受信される。
This current value change causes a voltage drop change in the resistors R L and Rc, which is applied to the oscillator Tx as a voltage change between the lines La and Lb on the oscillator Tx side. received by.

すると、発信器Txは、デイジタル信号Scの終
了後、一定期間ts1を経てからデイジタル信号St
の期間、電流Itにより同様に電流値Iを変化さ
せ、フラグビツトBF、スタートビツトBsおよび、
自己の個別コードならびにデータを示す第1ビツ
トB1〜第8ビツトB8を送信する。
Then, the oscillator Tx outputs the digital signal St after a certain period of time ts 1 after the end of the digital signal Sc.
During the period, the current value I is similarly changed by the current It, and the flag bit B F , start bit Bs, and
The first bit B1 to the eighth bit B8 indicating its own individual code and data are transmitted.

このため、前述と同様に線路La,Lb間の電圧
変化が生じ、これが通信器CEにより受信される。
As a result, a voltage change occurs between the lines La and Lb as described above, and this is received by the communication device CE.

たヾし、この例では、8ビツトからなる1バイ
トの送受信のみを示したが、状況に応じ、所定数
のビツトからなる所望数のバイトがデイジタル信
号Sc,Stの各々において送受信される。
Although this example shows only the transmission and reception of one byte consisting of 8 bits, a desired number of bytes consisting of a predetermined number of bits may be transmitted and received in each of the digital signals Sc and St depending on the situation.

なお、発信器Txは、デイジタル信号Stの送信
終了から所定期間ts2の後に原状へ復帰し、アナ
ログ信号Saの流通を開始する。
Note that the transmitter Tx returns to its original state after a predetermined period ts2 from the end of transmission of the digital signal St, and starts distributing the analog signal Sa.

第3図は、通信器CEのブロツク図であり、マ
イクロプロセツサ等のプロセツサCPUcを中心と
し、固定メモリROMc、可変メモリRAMc、キ
ーボードKBc、数字表示器等の表示器DPcd,
DPcaユニバーサル非同期送受信部(以下、送受
信部)UARTcおよび、インターフエイスI/
Fc、ならびにADC・A/Dc等が周辺に配され、
母線BUcにより相互間が接続されており、固定
メモリROMcへ格納されたプログラムをプロセ
ツサCPUcが実行し、所定のデータを可変メモリ
RAMcへアクセスしながら制御動作を行なうも
のとなつている。
Figure 3 is a block diagram of the communication device CE, which mainly includes a processor CPUc such as a microprocessor, a fixed memory ROMc, a variable memory RAMc, a keyboard KBc, a display device DPcd such as a numeric display, etc.
DPca universal asynchronous transmitter/receiver (hereinafter referred to as transmitter/receiver) UARTc and interface I/
Fc, ADC, A/Dc, etc. are arranged around the
They are connected by a bus BUc, and the processor CPUc executes the program stored in the fixed memory ROMc, and stores the specified data in the variable memory.
Control operations are performed while accessing RAMc.

こゝにおいて、キーボードKBcから所望のデ
ータを与えれば、これに応じてプロセツサCPUc
が送受信部UARTcを制御すると共に、インター
フエイスI/Fcを介してゲートパルスPcg1
“H”(高レベル)として送出するため、ANDゲ
ートGc1がオンとなり、送受信部UARTcから送
出される“H”の送信パルスが電流制御部CCcへ
与えられ、これに応じて線路端子T1からT2への
電流Icが通ずる。
Here, if desired data is given from the keyboard KBc, the processor CPUc is
controls the transmitting/receiving unit UARTc and transmits the gate pulse Pcg 1 as “H” (high level) via the interface I/Fc, so the AND gate Gc 1 is turned on and “ A transmission pulse of "H" is applied to the current control section CCc, and in response, a current Ic flows from the line terminal T1 to T2 .

また、線路La,Lb間の線間電圧は、デイジタ
ル信号Stの周波数成分のみを通過させる帯域波
器等の波器FLcdを介し、比較器CPcの一方の
入力へ与えられており、他方の入力へ与えられて
いる基準電圧Ecsとの比較がなされ、基準電圧
Ecs以上のレベルが受信出力として抽出されるも
のとなつている。
In addition, the line voltage between the lines La and Lb is applied to one input of the comparator CPc via a wave wave device FLcd such as a band wave wave device that passes only the frequency component of the digital signal St, and the other input A comparison is made with the reference voltage Ecs given to the reference voltage Ecs.
Levels higher than Ecs are extracted as received output.

このため、デイジタル信号Scの送信終了後、
デイジタル信号StのフラグビツトBFを示す受信
出力がインターフエイスI/Fcを介して与えら
れるのに応じ、インターフエイスI/Fcからゲ
ートパルスPcg2を“H”として送出し、ANDゲ
ートGc2をオンとすれば、スタートビツトBs以降
を示す受信出力が送受信部UARTcへ与えられ、
これの出力に応じて表示器DPcdによる発信器Tx
の個別コードおよび受信データの表示が行なわれ
る。
Therefore, after the digital signal Sc has been transmitted,
In response to the reception output indicating the flag bit B F of the digital signal St being given via the interface I/Fc, the gate pulse Pcg 2 is sent out as "H" from the interface I/Fc, and the AND gate Gc 2 is turned on. Then, the reception output indicating after the start bit Bs is given to the transmitter/receiver unit UARTc,
Transmitter Tx by indicator DPcd according to the output of this
The individual code and received data are displayed.

一方、線路端子T1,T3から与えられる抵抗器
Rcの端子電圧は、デイジタル信号Sc,Stの周波
数成分を阻止する低域波器等の波器FLcaを
介し、積分回路等の平均化部AVRcへ与えられ、
こゝにおいてアナログ信号Saが抽出されたうえ、
ADC・A/Dcによりデイジタル信号へ変換さ
れ、プロセツサCPUcへ与えられる。
On the other hand, the resistors given from line terminals T 1 and T 3
The terminal voltage of Rc is given to an averaging unit AVRc such as an integrating circuit through a wave generator FLca such as a low frequency wave generator that blocks the frequency components of the digital signals Sc and St.
Here, the analog signal Sa is extracted, and
It is converted into a digital signal by ADC/A/DC and given to the processor CPUc.

したがつて、ADC・A/Dcの出力は、プロセ
ツサCPUcにより処理されたうえ、表示器DPca
へ送出されるものとなり、これによつてアナログ
信号Saにより示される測定値の受信および表示
が行なわれる。
Therefore, the output of ADC/A/Dc is processed by the processor CPUc, and is also processed by the display device DPca.
The measured value represented by the analog signal Sa is received and displayed.

第4図は、電流制御部CCcの回路図であり、抵
抗器R1およびコンデンサC1による雑音除去用の
低域波器を介するANDゲートGc1からの送信
パルスは、差動増幅器A1により増幅されたうえ、
電界効果形等のトランジスタQ1をオンとするた
め、抵抗器R2,R3を経て電流Icが通ずる。
FIG. 4 is a circuit diagram of the current control unit CCc, in which the transmission pulse from the AND gate Gc 1 passes through a low-frequency filter for noise removal using a resistor R 1 and a capacitor C 1 , and is transmitted by a differential amplifier A 1 . In addition to being amplified,
In order to turn on the field effect transistor Q1 , a current Ic passes through the resistors R2 and R3 .

なお、抵抗器R3の端子電圧は、抵抗器R4を介
して差動増幅器A1へ負帰還されており、これに
よつて電流Icが所定の値に保たれる。
Note that the terminal voltage of the resistor R3 is negatively fed back to the differential amplifier A1 via the resistor R4 , thereby maintaining the current Ic at a predetermined value.

第5図は、通信器CEの外形斜視図であり、手
持形のケース1に表示器DPca,DPcdおよびキー
ボードKBcが配されていると共に、コード2が
導出されており、コード2の先端には線路端子
T1〜T3としてのクリツプ3が接続され、線路
La,Lbに対する着脱が自在となつている。
FIG. 5 is an external perspective view of the communication device CE, in which the display devices DPca, DPcd and the keyboard KBc are arranged in a hand-held case 1, and a cord 2 is led out. track terminal
Clips 3 as T 1 to T 3 are connected and the line
La and Lb can be attached and detached freely.

第6図は、発信器Txのブロツク図であり、第
3図と同様のプロセツサCPUt、固定メモリ
ROMt、可変メモリRAMt、送受信部UARTt、
インターフエイスI/Ft等を母線BUtにより接
続し、第3図と同様にプロセツサCPUtが制御動
作を行なうものとなつているが、差圧、流量等を
検出するセンサSSの出力をデイジタル信号へ変
換するADC・A/Dt、および、これの出力をプ
ロセツサCPUtが処理のうえ送出するデイジタル
信号をアナログ信号へ変換するデイジタル・アナ
ログ変換器(以下、DAC)D/At、ならびに、
デイジタルスイツチ等を用いた個別コード設定用
のアドレス設定器ASTtが設けてある。
Figure 6 is a block diagram of the transmitter Tx, which includes the same processor CPUt and fixed memory as in Figure 3.
ROMt, variable memory RAMt, transmitter/receiver UARTt,
The interface I/Ft, etc. are connected by the bus BUt, and the processor CPUt performs control operations as shown in Figure 3, but the output of the sensor SS that detects differential pressure, flow rate, etc. is converted into digital signals. a digital-to-analog converter (hereinafter referred to as DAC) D/At, which processes the output of the ADC/A/Dt and converts the digital signal sent out by the processor CPUt into an analog signal, and
An address setter ASTt is provided for setting individual codes using a digital switch or the like.

また、線路端子T1には、電源回路PStが接続さ
れ、この場合は、線路Laから4mAの電流を取
り入れ、安定化のうえ局部電源Etとして各部へ
供給していると共に、線路La,Lb間の線間電圧
は、デイジタル信号Scの周波数成分のみを通過
させる帯域波器等の波器FLtを介し、第3図
と同様に比較器CPtへ与えられており、こゝにお
いて、第3図と同様に基準電圧Etsと比較され、
比較器CPtが受信出力を生じ、インタフエイス
I/Ftへ与えると共に、ANDゲートGt1を介し
送受信部UARTtへ与えるものとなつている。
In addition, a power supply circuit PSt is connected to the line terminal T1 , and in this case, it takes in a current of 4 mA from the line La, stabilizes it, and supplies it to each part as a local power supply Et, and also connects the line La and Lb. The line voltage of Sc is applied to the comparator CPt in the same manner as in Fig. 3 via a wave transducer FLt such as a band wave transducer that passes only the frequency component of the digital signal Sc. Similarly compared with the reference voltage Ets,
The comparator CPt generates a reception output, which is applied to the interface I/Ft and also to the transmitter/receiver unit UARTt via the AND gate Gt1 .

このため、デイジタル信号Scのフラグビツト
BFに応ずる受信出力は、インターフエイスI/
Ftを介してプロセツサCPUtへ与えられ、これに
応じてプロセツサCPUtがインターフエイスI/
Ftを介し、ゲートパルスPtg1を“H”として送
出すると共に、制御パルスPtc1を送出し、AND
ゲートGt1をオンにすると同時に、スイツチ回路
SWt1をANDゲートGt2側へ切替える。
Therefore, the flag bit of digital signal Sc
The reception output corresponding to B F is the interface I/
Ft to the processor CPUt, and in response, the processor CPUt
Through Ft, send out gate pulse Ptg 1 as “H” and send out control pulse Ptc 1 , AND
At the same time as turning on gate Gt 1 , the switch circuit
Switch SWt 1 to AND gate Gt 2 side.

したがつて、デイジタル信号のスタートビツト
Bs以降による受信出力は、送受信部UARTtへ与
えられ、デイジタル信号Scの受信が行なわれる
と共に、電流制御部CCtがオフ状態となり、アナ
ログ信号Saの流通が停止する。
Therefore, the start bit of the digital signal
The reception output from Bs onwards is given to the transmitter/receiver unit UARTt, where the digital signal Sc is received, and the current controller CCt is turned off, stopping the flow of the analog signal Sa.

ついで、デイジタル信号Scの受信終了後、期
間ts1の経過に応じ、プロセツサCPUtがインター
フエイスI/Ftを介し“H”のゲートパルス
Ptg2を送出すると共に、送受信部UARTtを制御
すれば、オンとなつたANDゲートGt2を介し、送
信パルスが送出され、スイツチ回路SWt1を経て
電流制御部CCtへ与えられるものとなり、デイジ
タル信号Stに応じた電流制御部CCtを流通する。
Then, after receiving the digital signal Sc, the processor CPUt outputs an "H" gate pulse via the interface I/Ft as the period ts1 elapses.
When transmitting Ptg 2 and controlling the transmitting/receiving unit UARTt, a transmission pulse is transmitted via the ON AND gate Gt 2 , and is applied to the current control unit CCt via the switch circuit SWt 1 , resulting in a digital signal. The current flows through the current control unit CCt according to St.

たヾし、プロセツサCPUtがアドレス設定器
ASTtの出力に応ずる個別コードを送受信部
UARTtへ与えるため、デイジタル信号St中には
個別コードが含まれるものとなる。
However, the processor CPUt is the address setting device.
Transmits and receives individual codes according to the output of ASTt
Since the digital signal St is supplied to the UARTt, an individual code is included in the digital signal St.

デイジタル信号Stの送信が終了し、期間ts2
経過すると、プロセツサCPUtが制御パルスPtc1
の送出を停止するため、スイツチ回路SWt1
DAC・D/At側へ復旧し、これの出力が電流制
御部CCtへ与えられるものとなり、センサSSの測
定値を示すアナログ信号Saの流通が再開される。
When the transmission of the digital signal St is finished and the period ts 2 has elapsed, the processor CPUt outputs the control pulse Ptc 1
In order to stop sending out the switch circuit SWt 1 is
The output is restored to the DAC/D/At side, and its output is given to the current control unit CCt, and the distribution of the analog signal Sa indicating the measured value of the sensor SS is resumed.

なお、電流制御部CCtの構成は、第4図に示す
ものと同様である。
Note that the configuration of the current control section CCt is similar to that shown in FIG. 4.

このほか、発信器Txは、EAROM等の不揮発
性メモリを備え、必要とするデータをこれへ格納
するものとなつており、電源断を生じてもこれら
のデータは保持されるものとなつている。
In addition, the transmitter Tx is equipped with a non-volatile memory such as EAROM, in which necessary data is stored, and this data is retained even if the power is cut off. .

したがつて、伝送路を収容する端子板等へ抵抗
器Rcを挿入のうえ通信器CEを接続し、所望のデ
ータ送受信を発信器Txと行なうことが自在とな
り、個別コードにより発信器Txの設置部位を確
認の後、発信器Txの可変メモリRAMt中へ格納
されている各種調整値、設定値等の更新が遠隔操
作により可能になると共に、アナログ信号の受信
および発信器Txの動作状況を遠隔チエツクする
ことが可能となるうえ、従来からの設備に若干の
追加を行なうのみにより目的を達することができ
る。
Therefore, it is possible to insert the resistor Rc into the terminal board etc. that accommodates the transmission line, connect the communication device CE, and perform the desired data transmission and reception with the transmitter Tx. After checking the parts, it becomes possible to update various adjustment values, setting values, etc. stored in the variable memory RAMt of the transmitter Tx by remote control, and also to remotely check the reception of analog signals and the operating status of the transmitter Tx. In addition to making it possible to check, the objective can be achieved by only making some additions to conventional equipment.

たヾし、第1図において、発信器Tx用の電源
を別途の線路により供給するものとし、あるいは
抵抗器RL,Rcの代りに他のインピーダンス素子
を用いてもよく、または、抵抗器Rcのみを用い
るものとしてもよい。
However, in Fig. 1, the power source for the oscillator Tx may be supplied by a separate line, or other impedance elements may be used in place of the resistors R L and Rc, or the resistor Rc It is also possible to use only one.

また、第2図においては、各バイト毎にパリテ
イチエツク用のビツトを付加し、あるいは、特定
のバイトを個別コード用に割当てるものとしても
同様であり、第3図、第4図、第6図の構成は、
状況に応じて選定が任意であると共に、第5図の
形状は、手持形に限らず、パネル実装形等とし、
スイツチにより伝送路の選択および接続を行なう
ものとしてもよい等、種々の変形が自在である。
In addition, in FIG. 2, a parity check bit may be added to each byte, or a specific byte may be allocated for an individual code. The structure of the diagram is
The selection is arbitrary depending on the situation, and the shape shown in Fig. 5 is not limited to hand-held type, but can also be panel-mounted type, etc.
Various modifications are possible, such as selecting and connecting transmission paths using a switch.

〔発明の効果〕〔Effect of the invention〕

以上の説明により明らかなとおり本発明によれ
ば、既存の設備を大幅に変更することなく、差圧
発信器、電磁流量計等の発信器とデータの送受信
が自在となり、かつ、発信器の設置部位確認が確
実に行なえるうえ、アナログ信号の受信も通信器
により行えるため、各種発信器の遠隔調整および
動作状況監視上、顕著な効果が得られる。
As is clear from the above explanation, according to the present invention, it is possible to freely transmit and receive data to and from transmitters such as differential pressure transmitters and electromagnetic flowmeters without significantly changing existing equipment, and the installation of the transmitter Not only can the parts be confirmed reliably, but analog signals can also be received by the communication device, which provides a significant effect in remotely adjusting and monitoring the operating status of various transmitters.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例を示し、第1図は全構成の
ブロツク図、第2図は電流値の波形図、第3図は
通信器のブロツク図、第4図は第3図における電
流制御部の回路図、第5図は通信器の外形斜視
図、第6図は発信器のブロツク図である。 Tx1〜Txn……発信器、PS1〜PSn……電源部、
La1,Lb1〜Lan,Lbn……線路、CE……通信器、
I……電流値、RL1〜RLn,Rc1〜Rcn……抵抗
器(電圧降下素子)、Sa……アナログ信号、Sc,
St……デイジタル信号、CPUc,CPUt……プロ
セツサ、ROMc,ROMt……固定メモリ、
RAMc,RAMt……可変メモリ、UARTc,
UARTt……送受信部、KBc……キーボード、
DPcd,DPca……表示器、I/Fc,I/Ft……
インターフエイス、FLcd,FLca,FLt……波
器、CPc,CPt……比較器、Ecs,Ets……基準電
圧、CCc,CCt……電流制御部、EcL……局部電
源、D/At……DAC(デイジタル・アナログ変換
器)、ASTt……アドレス設定器、SWt1,SWt2
…スイツチ回路、Ct……コンデンサ、A/Dc…
…ADC(アナログデイジタル変換器)、3……ク
リツプ。
The figures show an embodiment of the present invention, Fig. 1 is a block diagram of the entire configuration, Fig. 2 is a waveform diagram of the current value, Fig. 3 is a block diagram of the communication device, and Fig. 4 is the current control in Fig. 3. FIG. 5 is an external perspective view of the communication device, and FIG. 6 is a block diagram of the transmitter. Tx 1 ~ Txn... Transmitter, PS 1 ~ PSn... Power supply section,
La 1 , Lb 1 ~ Lan, Lbn...Line, CE...Communication device,
I... Current value, R L1 ~ R L n, Rc 1 ~ Rcn... Resistor (voltage drop element), Sa... Analog signal, Sc,
St...Digital signal, CPUc, CPUt...Processor, ROMc, ROMt...Fixed memory,
RAMc, RAMt...variable memory, UARTc,
UARTt...transmission/reception unit, KBc...keyboard,
DPcd, DPca……display unit, I/Fc, I/Ft……
Interface, FLcd, FLca, FLt... Wave device, CPc, CPt... Comparator, Ecs, Ets... Reference voltage, CCc, CCt... Current controller, Ec L ... Local power supply, D/At... DAC (digital-to-analog converter), ASTt...address setter, SWt 1 , SWt 2 ...
...Switch circuit, Ct...Capacitor, A/Dc...
...ADC (Analog Digital Converter), 3...Clip.

Claims (1)

【特許請求の範囲】 1 電源部から供給される電流値を発信器により
変化させてアナログ信号とする通信方法におい
て、前記アナログ信号の通ずる伝送路中へ電圧降
下素子を挿入し、該電圧降下素子に通ずる電流を
通信器によりパルス状に変化させデイジタル信号
として送信し、これを前記発信器において受信の
うえ前記アナログ信号とする電流値の変化を中止
しかつ前記電圧降下素子に通ずる電流をパルス状
に変化させ自己の個別コードを含むデイジタル信
号として送信し、該デイジタル信号を前記通信器
において受信すると共に前記電圧降下素子の端子
電圧に基づいて前記アナログ信号を前記通信器に
おいて受信することを特徴としたアナログ・デイ
ジタル通信方法。 2 伝送路として2線式伝送路を用いると共に、
電源部から供給される電流を電源とする発信器を
用いたことを特徴とする特許請求の範囲第1項記
載のアナログ・デイジタル通信方法。 3 伝送路に対し着脱自在とした通信器を用いた
ことを特徴とする特許請求の範囲第1項記載のア
ナログ・デイジタル通信方法。 4 電圧降下素子として抵抗器を用いたことを特
徴とする特許請求の範囲第1項記載のアナログ・
デイジタル通信方法。 5 電圧降下素子として二つのものを用いると共
に、いずれか一方の端子電圧に基づいてアナログ
信号の受信を行なう通信器を用いたことを特徴と
する特許請求の範囲第1項記載のアナログ・デイ
ジタル通信方法。 6 プログラムを実行するプロセツサにより制御
される発信器および通信器を用いたことを特徴と
する特許請求の範囲第1項記載のアナログ・デイ
ジタル通信方法。 7 アドレス設定器により設定された個別コード
を含むデイジタル信号を送信する発信器を用いた
ことを特徴とする特許請求の範囲第1項記載のア
ナログ・デイジタル通信方法。
[Claims] 1. A communication method in which a current value supplied from a power source is changed by an oscillator to produce an analog signal, in which a voltage drop element is inserted into a transmission path through which the analog signal passes, and the voltage drop element The current flowing through the voltage drop element is changed into a pulse shape by a communication device and transmitted as a digital signal, which is received by the transmitter and converted into the analog signal.The change in current value is stopped and the current flowing through the voltage drop element is changed into a pulse shape. and transmitting it as a digital signal containing its own individual code, and receiving the digital signal in the communication device, and receiving the analog signal in the communication device based on the terminal voltage of the voltage drop element. analog and digital communication methods. 2 Using a two-wire transmission line as the transmission line,
The analog/digital communication method according to claim 1, characterized in that an oscillator whose power source is a current supplied from a power supply section is used. 3. The analog/digital communication method according to claim 1, which uses a communication device that is detachable from the transmission path. 4. The analog device according to claim 1, characterized in that a resistor is used as the voltage drop element.
Digital communication methods. 5. Analog/digital communication according to claim 1, characterized in that two voltage drop elements are used and a communication device that receives an analog signal based on the terminal voltage of one of them is used. Method. 6. The analog/digital communication method according to claim 1, which uses a transmitter and a communication device that are controlled by a processor that executes a program. 7. The analog/digital communication method according to claim 1, which uses a transmitter that transmits a digital signal containing an individual code set by an address setting device.
JP7648483A 1983-04-30 1983-04-30 Analog-digital communication method Granted JPS59201540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7648483A JPS59201540A (en) 1983-04-30 1983-04-30 Analog-digital communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7648483A JPS59201540A (en) 1983-04-30 1983-04-30 Analog-digital communication method

Publications (2)

Publication Number Publication Date
JPS59201540A JPS59201540A (en) 1984-11-15
JPS6323697B2 true JPS6323697B2 (en) 1988-05-17

Family

ID=13606474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7648483A Granted JPS59201540A (en) 1983-04-30 1983-04-30 Analog-digital communication method

Country Status (1)

Country Link
JP (1) JPS59201540A (en)

Also Published As

Publication number Publication date
JPS59201540A (en) 1984-11-15

Similar Documents

Publication Publication Date Title
JPH0824392B2 (en) Transmitter
JP2735174B2 (en) 2-wire communication method
JPS63500831A (en) Signal transmission device in measuring equipment
WO2007078604A2 (en) Power management in a process transmitter
JP2013526737A (en) Two-wire industrial process field device that maximizes the power available to the equipment circuit with minimal control loop current
JPS6323697B2 (en)
JPS6323694B2 (en)
JPS6323698B2 (en)
JPH0532800B2 (en)
JPS6323695B2 (en)
JPS6323696B2 (en)
JPS59201535A (en) Method and apparatus of analog-digital communication
JPS6323693B2 (en)
GB2141276A (en) Data reporting system
CA1293787C (en) Sensor output transmission system
JPH01302928A (en) Analogue-digital communication method and its equipment
JPH01302996A (en) Analog/digital communication method
JPH0363879B2 (en)
US20140225589A1 (en) Adaptive Fieldbus Power Distribution System
US4797669A (en) Receiver
JP2668166B2 (en) Terminal adjustment device in data transmission system
JP2928970B2 (en) Two-wire communication device
EP0262658A2 (en) Two-wire signal transmission system
JPS60257630A (en) Communication equipment
JPS61109335A (en) Communication equipment