JPS63236422A - 二線全二重モデム用エコ−キヤンセラ - Google Patents
二線全二重モデム用エコ−キヤンセラInfo
- Publication number
- JPS63236422A JPS63236422A JP6884087A JP6884087A JPS63236422A JP S63236422 A JPS63236422 A JP S63236422A JP 6884087 A JP6884087 A JP 6884087A JP 6884087 A JP6884087 A JP 6884087A JP S63236422 A JPS63236422 A JP S63236422A
- Authority
- JP
- Japan
- Prior art keywords
- data
- echo canceller
- end echo
- far
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 13
- 230000004044 response Effects 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 29
- 239000000872 buffer Substances 0.000 abstract description 5
- 238000005070 sampling Methods 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002592 echocardiography Methods 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 101100010418 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DSF1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011181 container closure integrity test Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二線全二重モデム用エコーキャンセラに関し、
時にそのデータ処理速度の高速化及び低価格化に好適な
適応型トランスパーサルフィルタ式のエコーキャンセラ
に関する。
時にそのデータ処理速度の高速化及び低価格化に好適な
適応型トランスパーサルフィルタ式のエコーキャンセラ
に関する。
二線全二重モデムにおい℃は、第４図に示すように、伝
送路上のインピーダンス不整合点、つまりハイブリッド
回路１，２にて送信信号３が受信路側に漏れ、それぞれ
近端エコー４及び遠端エコー５となる。これは受信信号
６に対し℃ノイズとなりＳＲ比を劣化させるため、これ
をキャンセルするたメツエコーキャンセラ７．６が必要
となる。第５図に示すように送信パルスに対する近端及
び遠端エコー４，５のインパルス応答波形には、波形変
化のある部分（これを持続部分という） Ｂ、Ｄと、ま
るで波形変化のない部分（これを平坦遅延） Ａ、ｃと
がある。これら部分の実態は以下の通りである。
送路上のインピーダンス不整合点、つまりハイブリッド
回路１，２にて送信信号３が受信路側に漏れ、それぞれ
近端エコー４及び遠端エコー５となる。これは受信信号
６に対し℃ノイズとなりＳＲ比を劣化させるため、これ
をキャンセルするたメツエコーキャンセラ７．６が必要
となる。第５図に示すように送信パルスに対する近端及
び遠端エコー４，５のインパルス応答波形には、波形変
化のある部分（これを持続部分という） Ｂ、Ｄと、ま
るで波形変化のない部分（これを平坦遅延） Ａ、ｃと
がある。これら部分の実態は以下の通りである。
近端エコーの遅延期間Ａ＝約Ｏｍｚ
遠端エコーの遅延期間Ｅ−約４０〜５６０ ｍｙ近端エ
コーの持続期間Ｂ−約２５ｍｐｍαＸ遠端エコーの持続
期間Ｄ−約４ｏ酊ｍｇｇつまり、合計約６２５１１１Ｊ
Ｉ ｒｐｈａｘもの時間の間、データを記憶している必
要がある。これを適応型トランスパーサルフィルタにて
実現するには、そのサンプリング周波数、例えば９．６
ｋＨｚでは、フィルタを１次元とすれば、３０００
タップ（６２５ｘ ／Ｏ−” ｘ ９６００−３ｏｏｏ
）のデータ遅延メモリが必要となる。また、たたみ込
み演算及び係数ｕｐｄａｔｅに要する演算量も膨大とな
る。
コーの持続期間Ｂ−約２５ｍｐｍαＸ遠端エコーの持続
期間Ｄ−約４ｏ酊ｍｇｇつまり、合計約６２５１１１Ｊ
Ｉ ｒｐｈａｘもの時間の間、データを記憶している必
要がある。これを適応型トランスパーサルフィルタにて
実現するには、そのサンプリング周波数、例えば９．６
ｋＨｚでは、フィルタを１次元とすれば、３０００
タップ（６２５ｘ ／Ｏ−” ｘ ９６００−３ｏｏｏ
）のデータ遅延メモリが必要となる。また、たたみ込
み演算及び係数ｕｐｄａｔｅに要する演算量も膨大とな
る。
そこで従来は、第５図Ｃｂ）の平坦遅延部Ｃに注目し、
遅延手段を、適応型トランスパーサルフィルタではなく
、単なるデータ遅延メモリで構成し、ハード量の削減を
図っている。この種のものとしては、「特公表５８−５
０１／Ｏ４号」、「アイ・イー・イー・イー・ トラン
ザクシ曹ン オン コミュニケーション シー・オー・
エム２５ （１９７７年）第６４４頁から第６６６頁（
ＩＥＥＥ ＴｒａＦ＆ＩｏｒｂＣｏｔｙｒｙｃｕｎｉｃ
ａｔｉｏＦ＆ｚ ＣＯＮ −２５（１９７７） ｐｐ６
４４−６６６ ）Ｊがある。
遅延手段を、適応型トランスパーサルフィルタではなく
、単なるデータ遅延メモリで構成し、ハード量の削減を
図っている。この種のものとしては、「特公表５８−５
０１／Ｏ４号」、「アイ・イー・イー・イー・ トラン
ザクシ曹ン オン コミュニケーション シー・オー・
エム２５ （１９７７年）第６４４頁から第６６６頁（
ＩＥＥＥ ＴｒａＦ＆ＩｏｒｂＣｏｔｙｒｙｃｕｎｉｃ
ａｔｉｏＦ＆ｚ ＣＯＮ −２５（１９７７） ｐｐ６
４４−６６６ ）Ｊがある。
第６図はデータ遅延メモリを用いた場合の構成図であり
、同図（α）は直列形、同図（ｂ）は並列形のデータ遅
延メモリである。第６図（α） 、 （Ａ）に示される
データ遅延メモリ９α、９Ａは、第５図（Ａ）のＣ部分
及びＥ部分を受持っており、また、第５図（Ａ）の近端
エコー及び遠端エコーの持続期間Ｂ及びＤはそれぞれ第
６図（ａ）（Δ）の近端エコー用適応型トランスパーサ
ルフィルタ（タップ長はａ ） ／Ｏｇ、／ＯＡ及び遠
端エコー 用適応ｆＭ ） ランスパーサルフィルタ（
タップ長は７１１ ） １１ｇ、１１Ａにて受は持って
いる。なお第６図中Ｔはサンプリング周期を示す。また
、遅延メモリ９ａ及び９ｂのタップ長は夫々！及び（ｎ
＋Ｚ）である。
、同図（α）は直列形、同図（ｂ）は並列形のデータ遅
延メモリである。第６図（α） 、 （Ａ）に示される
データ遅延メモリ９α、９Ａは、第５図（Ａ）のＣ部分
及びＥ部分を受持っており、また、第５図（Ａ）の近端
エコー及び遠端エコーの持続期間Ｂ及びＤはそれぞれ第
６図（ａ）（Δ）の近端エコー用適応型トランスパーサ
ルフィルタ（タップ長はａ ） ／Ｏｇ、／ＯＡ及び遠
端エコー 用適応ｆＭ ） ランスパーサルフィルタ（
タップ長は７１１ ） １１ｇ、１１Ａにて受は持って
いる。なお第６図中Ｔはサンプリング周期を示す。また
、遅延メモリ９ａ及び９ｂのタップ長は夫々！及び（ｎ
＋Ｚ）である。
ところで、第６図（、）または（Ａ）の構成の適応型ト
ランスパーサルフィルタを実現する方法について前述の
従来技術の文献は何も記載していない。しかし、通常は
、ディジタル信号処理プロセッサ（ＤｉｌｉｔａＬ Ｓ
ｉｇ％ａｌ Ｐｒｅｃｅｐｔｏｒ以下ＤＳＰという）の
内部メモリの制約上、ＤＳＰの内部ＲＡＭに適応フィル
タ部を、ＤＳＦ外部に付加した外部ＲＡＩＬにデータ遅
延メモリ部を構成させるようにしている。以下、このＤ
ＳＰ及びＲＡＭを用いたエコーキャンセラの従来技術を
第３図で説明する。尚、ここでは第６図（、）の直列形
についてのみ説明する。
ランスパーサルフィルタを実現する方法について前述の
従来技術の文献は何も記載していない。しかし、通常は
、ディジタル信号処理プロセッサ（ＤｉｌｉｔａＬ Ｓ
ｉｇ％ａｌ Ｐｒｅｃｅｐｔｏｒ以下ＤＳＰという）の
内部メモリの制約上、ＤＳＰの内部ＲＡＭに適応フィル
タ部を、ＤＳＦ外部に付加した外部ＲＡＩＬにデータ遅
延メモリ部を構成させるようにしている。以下、このＤ
ＳＰ及びＲＡＭを用いたエコーキャンセラの従来技術を
第３図で説明する。尚、ここでは第６図（、）の直列形
についてのみ説明する。
第３図において、１５はＤＳＰ、１６は演算及びデータ
転送制御部、１７は内部ＲＡＭ、 １Ｂは演算器、１９
は外部ＲＡＭである。内部ＲＡＭ１７には、近端。
転送制御部、１７は内部ＲＡＭ、 １Ｂは演算器、１９
は外部ＲＡＭである。内部ＲＡＭ１７には、近端。
遠端エコーキャンセラ用データメモリ領域２０．２１が
設けられ℃おり、それぞれのタップ数か、寓は固定値で
あり、取り得る最大値である。一方、外部データＲＡＭ
１９のタップ数６は可変値であり、通信毎にＣＣＩＴ
Ｔ勧告Ｖ、３２に示された方法等により測定する。さら
に、近端、遠端エコーキャンセラ用データメモリ領域２
０及び２１のタップ０＝ｘ＋１及び０〜准−１はディレ
ィレジスタの機能な持っているが、外部データＲＡＭ１
９はその機能がない。またポインタ３０〜３２はそれぞ
れ、近端エコーキャンセラ２０の古いデータタップのア
ドレスｆ＆−１．遠端エコーキャンセラ２１の新しいデ
ータタッグのアドレス０．外部データＲＡＭ２の新しい
データタッグのアドレス０を示すものである。
設けられ℃おり、それぞれのタップ数か、寓は固定値で
あり、取り得る最大値である。一方、外部データＲＡＭ
１９のタップ数６は可変値であり、通信毎にＣＣＩＴ
Ｔ勧告Ｖ、３２に示された方法等により測定する。さら
に、近端、遠端エコーキャンセラ用データメモリ領域２
０及び２１のタップ０＝ｘ＋１及び０〜准−１はディレ
ィレジスタの機能な持っているが、外部データＲＡＭ１
９はその機能がない。またポインタ３０〜３２はそれぞ
れ、近端エコーキャンセラ２０の古いデータタップのア
ドレスｆ＆−１．遠端エコーキャンセラ２１の新しいデ
ータタッグのアドレス０．外部データＲＡＭ２の新しい
データタッグのアドレス０を示すものである。
この第３図に示すエコーキャンセラの処理は、第２図（
ｂ）に示すように、近端エコーキャンセル用適応フィル
タの演算処理１．遠端エコーキャンセル用適応フィルタ
の演算処理■、外部データＲＡＭ１９から遠端エコー中
ヤンセラのタップメモリ２１への新規データ転送処理■
、近端エコーキャンセラのタップメモリ２０から外部デ
ータＲＡＭへの旧データ転送処理■をこの順に時系列的
に行なっ℃いる。
ｂ）に示すように、近端エコーキャンセル用適応フィル
タの演算処理１．遠端エコーキャンセル用適応フィルタ
の演算処理■、外部データＲＡＭ１９から遠端エコー中
ヤンセラのタップメモリ２１への新規データ転送処理■
、近端エコーキャンセラのタップメモリ２０から外部デ
ータＲＡＭへの旧データ転送処理■をこの順に時系列的
に行なっ℃いる。
第３図で説明した従来技術において、外部データＲＡＭ
との間のデータ転送処理がｎｓｐの内部演算処理にとっ
てオーバーヘッドになっている。外部データＲＡＭのア
クセスタイムが遅いものほどこの傾向がある。従りて、
サンプリング期間内にエコーキャンセル処理を終えるに
は、超高速のＤＳＰ Ｉケあるいは高速のＤＳＰの並列
使用、さらに、高速の外部データＲＡＭが必要となり、
装置が高価なものとなってしまうという問題がある。
との間のデータ転送処理がｎｓｐの内部演算処理にとっ
てオーバーヘッドになっている。外部データＲＡＭのア
クセスタイムが遅いものほどこの傾向がある。従りて、
サンプリング期間内にエコーキャンセル処理を終えるに
は、超高速のＤＳＰ Ｉケあるいは高速のＤＳＰの並列
使用、さらに、高速の外部データＲＡＭが必要となり、
装置が高価なものとなってしまうという問題がある。
本発明の目的は、安価な装置構成でしかもオーバーヘッ
ドが生じない二線全二重モデム用エコーキャンセラを提
供することにある。
ドが生じない二線全二重モデム用エコーキャンセラを提
供することにある。
上記目的は、ＤＳＰ内部データ演算制御及び外部データ
の入出力制御を並列処理可能な二階層命令となっている
ＤＳＰで、かつ、内部データＲＡＭの一部を、内部デー
タ演算用及び外部データＲＡＭとのＩ／Ｏ用として交替
にて使用可能なりＳＰを用い、さらに、交替バッファＲ
ＡＭの一方に近端エコーキャンセラ用データタップを、
他方に、遠端エコーキャンセラ用データタップを設ける
ことで、達成される。
の入出力制御を並列処理可能な二階層命令となっている
ＤＳＰで、かつ、内部データＲＡＭの一部を、内部デー
タ演算用及び外部データＲＡＭとのＩ／Ｏ用として交替
にて使用可能なりＳＰを用い、さらに、交替バッファＲ
ＡＭの一方に近端エコーキャンセラ用データタップを、
他方に、遠端エコーキャンセラ用データタップを設ける
ことで、達成される。
近端エコーキャンセラの演算処理を行うと同時に、遠端
エコーキャンセラに必要な新しいデータなりＳＰ外部メ
モリより入力できる。また反対に、遠端エコーキャンセ
ラの演算処理を行うと同時に近端エコーキャンセラにて
不要となった最も古いデータなりＳＦ外部メモリへ出力
できる。このためＤＳＦ内外間のデータ転送によるオー
バーヘッドがなくなる。
エコーキャンセラに必要な新しいデータなりＳＰ外部メ
モリより入力できる。また反対に、遠端エコーキャンセ
ラの演算処理を行うと同時に近端エコーキャンセラにて
不要となった最も古いデータなりＳＦ外部メモリへ出力
できる。このためＤＳＦ内外間のデータ転送によるオー
バーヘッドがなくなる。
以下、本発明の一実施例を第１図及び第２図（、）を参
照して説明する。
照して説明する。
第１図は本発明の一実施例に係るエコーキャンセラの構
成図であり、第１図中第３図に示した構成要素と同じ要
素には同一符号を付しである。第１図において、１５は
ＤＳＰ、 １９は外部データＲＡＭ２０は近端エコーキ
ャンセラのデータタップメモリ２１は遠端エコーキャン
セラのデータタッグメモリ３０〜５２はそれぞれ、近端
エコーキャンセラ２ｏの最古のデータタッグのアドレス
ｒａ−１、ａｆｉエコー中ヤンセラ２１の最新のデータ
タップアドレス０゜外部データＲＡＭ２の最新のデータ
タップアドレス０を示すポインタである。
成図であり、第１図中第３図に示した構成要素と同じ要
素には同一符号を付しである。第１図において、１５は
ＤＳＰ、 １９は外部データＲＡＭ２０は近端エコーキ
ャンセラのデータタップメモリ２１は遠端エコーキャン
セラのデータタッグメモリ３０〜５２はそれぞれ、近端
エコーキャンセラ２ｏの最古のデータタッグのアドレス
ｒａ−１、ａｆｉエコー中ヤンセラ２１の最新のデータ
タップアドレス０゜外部データＲＡＭ２の最新のデータ
タップアドレス０を示すポインタである。
第１図の実施例では、第３図の従来例に比して近端エコ
ーキャンセラのデータタッグメモリ２０と遠端エコーキ
ャンセラのデータタップメモリ２１とが切替スイッチ４
１．４２にて、演算器１８あるいは、外部ＲＡＭ １９
に交互に接がるような構成となっている。さらに、演算
制御１６ｇとデータ転送制御１６ｂが独立に動作する構
成となっている。
ーキャンセラのデータタッグメモリ２０と遠端エコーキ
ャンセラのデータタップメモリ２１とが切替スイッチ４
１．４２にて、演算器１８あるいは、外部ＲＡＭ １９
に交互に接がるような構成となっている。さらに、演算
制御１６ｇとデータ転送制御１６ｂが独立に動作する構
成となっている。
このことにより、第２図（α）に示した処理の流れが可
能となっ℃いる。つまり、１サンプル期間に■ 第１図
の演算制御部１６αの制御により、近端エコーキャンセ
ル用適応フィルタの演算処理Ｉを行い、これと並行して
、第１図のデータ転送制御部１６ｂの制御により、外部
データＲＡＭから遠端エコーキャンセラのタップメモリ
へ最新データを転送する処理■を行なう。
能となっ℃いる。つまり、１サンプル期間に■ 第１図
の演算制御部１６αの制御により、近端エコーキャンセ
ル用適応フィルタの演算処理Ｉを行い、これと並行して
、第１図のデータ転送制御部１６ｂの制御により、外部
データＲＡＭから遠端エコーキャンセラのタップメモリ
へ最新データを転送する処理■を行なう。
■ 第１図の内部データＲＡＭ切替スイッチ４１．４２
が切替る（交替バッファメモリの切替処理■）。
が切替る（交替バッファメモリの切替処理■）。
■ 後は■とは逆に、第１図の演算制御部１６αの制御
により、遠端エコー千ヤンセル用適応フィルタの演算処
理■を行い、これと並行して、第１図のデータ転送制御
部１６ｂの制御により、近端エコーキャンセラのタップ
メモリの最古データを外部ＲＡＭ転送する処理■を行な
う。
により、遠端エコー千ヤンセル用適応フィルタの演算処
理■を行い、これと並行して、第１図のデータ転送制御
部１６ｂの制御により、近端エコーキャンセラのタップ
メモリの最古データを外部ＲＡＭ転送する処理■を行な
う。
なお、交替バッファとして使用した内部データＲＡＭ
２０，２１ ｉｃは空き領域があるが、これは、定数用
ＲＡＭ、あるいは、ワークＩ？ＡＭとして使用すればメ
モリの使用効率がよい。
２０，２１ ｉｃは空き領域があるが、これは、定数用
ＲＡＭ、あるいは、ワークＩ？ＡＭとして使用すればメ
モリの使用効率がよい。
以上、説明したように、本実施例によれば、ＤＳＦ内外
部のデータＲＡＭ間のデータ転送によるオーバヘッドは
なくなる効果がある。
部のデータＲＡＭ間のデータ転送によるオーバヘッドは
なくなる効果がある。
本発明によれば、二線全二重モデムのエコーキャンセラ
において、ＤＳＰと外部メモリという構成にて実現でき
、安価なエコーキャンセラを提供テきるという効果があ
る。
において、ＤＳＰと外部メモリという構成にて実現でき
、安価なエコーキャンセラを提供テきるという効果があ
る。
第１図は本発明の一実施例に係るエコーキャンセラの構
成図、第２図（、）及び（ｈ）は夫々本発明及び従来方
式の処理の流れ図、第３図は従来方式のエコー中ヤンセ
ラの構成図、第４図はエコーの発生経路説明図、第５図
は送信パルス及びエコーのインパルス応答波形図、第６
図（、）及び（Ａ）は夫々本発明にて対象とするエコー
中ヤンセラの直列形及び並列形の基本構成図である。 １５ ・・・・・・・・・・・−・・・・・ ＤＳＦ１
９・・・・・・・・・・・−・・・・・外部データＲＡ
Ｍ１６ｇ・・−・・・・−・−・・・・・演算制御部１
６ｈ・・・・・・・・・・・・・・・・・・データ転送
制御部４１．４２・・・・・・・・・・・・交替バッフ
ァ切替スイッチ２０ ・・・・・・・・・・・・・・−
・・近端エコーキャンセラ用データメモリ ２１ ・・・・・・・・・・・−・・・・・遠端エコー
キャンセラ用データメモリ １．３１．５２・・・・・・ポインタ ／″−） 代理人 弁理士 小 川 勝 鼻、゛ ″″−
成図、第２図（、）及び（ｈ）は夫々本発明及び従来方
式の処理の流れ図、第３図は従来方式のエコー中ヤンセ
ラの構成図、第４図はエコーの発生経路説明図、第５図
は送信パルス及びエコーのインパルス応答波形図、第６
図（、）及び（Ａ）は夫々本発明にて対象とするエコー
中ヤンセラの直列形及び並列形の基本構成図である。 １５ ・・・・・・・・・・・−・・・・・ ＤＳＦ１
９・・・・・・・・・・・−・・・・・外部データＲＡ
Ｍ１６ｇ・・−・・・・−・−・・・・・演算制御部１
６ｈ・・・・・・・・・・・・・・・・・・データ転送
制御部４１．４２・・・・・・・・・・・・交替バッフ
ァ切替スイッチ２０ ・・・・・・・・・・・・・・−
・・近端エコーキャンセラ用データメモリ ２１ ・・・・・・・・・・・−・・・・・遠端エコー
キャンセラ用データメモリ １．３１．５２・・・・・・ポインタ ／″−） 代理人 弁理士 小 川 勝 鼻、゛ ″″−
Claims (1)
- １、エコーのインパルス応答波形推定用データタップと
してディジタル信号処理プロセッサ内部のデータＲＡＭ
と外部のデータＲＡＭとを用いる適応型トランスパーサ
ルフィルタ形状のエコーキャンセラにおいて、内部デー
タ演算制御と外部データの入出力制御とを並列に行ない
、かつ、内部データＲＡＭの一部を、内部データ演算用
と外部データＲＡＭとのＩ／Ｏ用とに交替にて使用可能
にしたディジタル信号処理プロセッサを用いると共に、
前記交替にて使用可能にした内部データＲＡＭの一部の
一方に近端エコーキャンセラ用データタップを、他方に
遠端エコーキャンセラ用データタップを設けたことを特
徴とする二線式全二重モデム用エコーキャンセラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6884087A JPS63236422A (ja) | 1987-03-25 | 1987-03-25 | 二線全二重モデム用エコ−キヤンセラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6884087A JPS63236422A (ja) | 1987-03-25 | 1987-03-25 | 二線全二重モデム用エコ−キヤンセラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63236422A true JPS63236422A (ja) | 1988-10-03 |
Family
ID=13385291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6884087A Pending JPS63236422A (ja) | 1987-03-25 | 1987-03-25 | 二線全二重モデム用エコ−キヤンセラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63236422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680293A1 (fr) * | 1991-08-09 | 1993-02-12 | Sgs Thomson Microelectronics | Annuleur d'echo lointain. |
| US5663955A (en) * | 1995-08-25 | 1997-09-02 | Lucent Technologies Inc. | Echo canceller system with shared coefficient memory |
-
1987
- 1987-03-25 JP JP6884087A patent/JPS63236422A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680293A1 (fr) * | 1991-08-09 | 1993-02-12 | Sgs Thomson Microelectronics | Annuleur d'echo lointain. |
| US5434849A (en) * | 1991-08-09 | 1995-07-18 | Sgs-Thomson Microelectronics S.A. | Duplex modem for processing data needed for cancelling far-end echo canceller |
| US5663955A (en) * | 1995-08-25 | 1997-09-02 | Lucent Technologies Inc. | Echo canceller system with shared coefficient memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1863244B (zh) | 传输线路的时域反射测试方法及装置 | |
| EP0464500B1 (en) | Echo canceler having adaptive digital filter unit associated with delta-sigma modulation circuit | |
| JP2776986B2 (ja) | 部分的なビーム形成 | |
| US5721782A (en) | Partitioned echo canceler utilizing decimation echo location | |
| GB2182829A (en) | High speed analog echo canceller for a data transmission line | |
| JPS59158630A (ja) | 遅延路における遅延量の推定値を発生させるための装置 | |
| EP0192359B1 (en) | Noise cancellation | |
| WO2001043409A2 (en) | Interference cancellation equipment | |
| CA1175521A (en) | Echo cancellation in two-wire full-duplex data transmission with estimation of far-end data components | |
| JPS63236422A (ja) | 二線全二重モデム用エコ−キヤンセラ | |
| JPH088691A (ja) | アダプティブフィルタの適応化方法及び装置 | |
| US3898387A (en) | Digital data switching system utilizing voice encoding and decoding circuitry | |
| EP0122594A2 (en) | Line circuit with echo compensation | |
| Amano et al. | A multirate acoustic echo canceler structure | |
| US20030214903A1 (en) | Method for hardware reduction in echo canceller and near-end crosstalk canceller | |
| KR100475771B1 (ko) | 2선 풀 듀플렉스 채널 송신 방법에서의 에코 보상 장치 및방법 | |
| PEREZ et al. | A new subband echo canceler structure | |
| Long et al. | Fast initialization of data-driven Nyquist in-band echo cancellers | |
| JPH0786991A (ja) | エコー消去方法およびエコーキャンセラ | |
| BE1001373A7 (nl) | Akoestische echo-uitschakelaar. | |
| JPH09275368A (ja) | エコー消去装置 | |
| JP2513015B2 (ja) | エコ―除去装置 | |
| JPH0621851A (ja) | データ送受信装置 | |
| Vainio et al. | Tachometer signal smoothing with analog discrete-time polynomial estimators | |
| JPS62268205A (ja) | 非線形補償型適応デイジタルフイルタ |