JPS63225818A - Display device - Google Patents

Display device

Info

Publication number
JPS63225818A
JPS63225818A JP62059535A JP5953587A JPS63225818A JP S63225818 A JPS63225818 A JP S63225818A JP 62059535 A JP62059535 A JP 62059535A JP 5953587 A JP5953587 A JP 5953587A JP S63225818 A JPS63225818 A JP S63225818A
Authority
JP
Japan
Prior art keywords
output
signal
amplitude
gate circuit
detecting means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62059535A
Other languages
Japanese (ja)
Other versions
JPH07120242B2 (en
Inventor
Masaaki Nakano
雅章 中野
Yusaku Saito
斉藤 雄作
Akihiro Watanabe
昭裕 渡辺
Shuji Iwata
修司 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5953587A priority Critical patent/JPH07120242B2/en
Publication of JPS63225818A publication Critical patent/JPS63225818A/en
Publication of JPH07120242B2 publication Critical patent/JPH07120242B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a display device where the coordinate detection precision is high even if the display screen is enlarged, by providing an amplitude detecting means and a gate circuit in the output part of the phase change detecting means of a magnetic flux detecting means and preventing the operation of the device if the input signal level to the phase change detecting means is low. CONSTITUTION:Amplitude detecting means 1001-1003 which detect the amplitude of the signal generated in a magnetic flux detecting means 40, the gate circuit which is opened when the amplitude reaches a prescribed threshold, and a means 1000 which closes the gate circuit by the output of the gate circuit are provided. The occurrence of an erroneous coincidence pulse is prevented by the gate circuit, and the coincidence pulse indicating phase inversion after the time when the amplitude level of the magnetic flux detecting means 40 exceeds a certain value is processed as a true coincidence pulse. Thus, the display device is obtained where coordinates are accurately detected with a high precision even if the display screen is enlarged.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示装置に関し、例えば電子計算機とその
操作者との対話の手段として、平面状表示パネル面上に
座標入力面としての機能を持たせた入力機能付の表示装
置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a display device, and relates to a display device that has a function as a coordinate input surface on a flat display panel surface, for example, as a means of interaction between a computer and its operator. The present invention relates to a display device with an input function.

[従来の技術] 従来、平面状表示パネル面に座標入力機能を持たせた入
力機能付の表示装置として一本出願人による特願昭61
−226767号明細書に示されるものが提案されてい
る。
[Prior Art] Conventionally, a display device with an input function in which a coordinate input function is provided on the surface of a flat display panel is disclosed in Japanese Patent Application No. 1986 by the present applicant.
The one shown in the specification of No.-226767 has been proposed.

第4図は、その入力機能付の表示装置の構成を示すブロ
ック図であり、図において、(1)は平板状表示パネル
で−例えばTNモードの表示用液晶セルで、X−Yマト
リクス電極構成になっており、例えばそれぞれが直交す
る複数のX透明電極αDとY透明電極(12とを有し、
それぞれの透明電極αD、(12の両端は外部から信号
を与えられるような構造となっている。(2)、箒はX
用ドライバ、C311,■はX用ドライバー(4)は入
力ペンで、例えばフェライトにコイルを巻いたピックア
ップコイル(4■とヘッドアンプ(4υとで構成されて
いる。(5)はメモリで、液晶セル(1)に表示するパ
ターンを書き込む。(6)は表示用信号印加手段を構成
する液晶表示コントローラで、液晶セル(1)の選択さ
れたX透明電極(2)に対応するX方向のパターンデー
タをメモリ(5)から読出し、X用ドライバ(社)、■
に転送するなどの表示制御を行う。
FIG. 4 is a block diagram showing the configuration of a display device with an input function. In the figure, (1) is a flat display panel, for example, a TN mode display liquid crystal cell, with an XY matrix electrode configuration. For example, it has a plurality of X transparent electrodes αD and Y transparent electrodes (12), each of which is perpendicular to each other.
Both ends of each transparent electrode αD (12 are structured so that a signal can be applied from the outside. (2), the broom is
The driver for C311,■ is the driver for A pattern to be displayed on the cell (1) is written. (6) is a liquid crystal display controller that constitutes display signal application means, and a pattern in the X direction corresponding to the selected X transparent electrode (2) of the liquid crystal cell (1) is written. Read the data from the memory (5), drive the X driver (company),
Perform display control such as forwarding to.

(7)は位置検出回路で、入力ペン(4)の信号より検
出信号を発生する。(8)は位置検出走査回路、(9)
は入出力モードコントローラで、表示モード時は液晶表
示コントローラ(6)よりの表示データや制卸信号をX
用ドライバ(社)、(2)−Y用ドライバI3υ、(2
)へそれぞれ供給し一位置検出モード時は、位置検出走
査回路(8)よりの各種信号をX用ドライバ+211.
■、X用ドライバ+311、■へそれぞれ加える為の切
換スイッチの役割を果たす。位置検出回路(7)の1部
及び位置検出走査回路(8)により位置検出手段を構成
する。0■はCPUであり、表示パターンをメモリ(5
)へ書き込んだり装置全体の制御を行う。
(7) is a position detection circuit which generates a detection signal from the signal from the input pen (4). (8) is a position detection scanning circuit, (9)
is the input/output mode controller, and in the display mode, the display data and control signals from the liquid crystal display controller (6) are
Driver for Y (2) - Y driver I3υ, (2
), and in one position detection mode, various signals from the position detection scanning circuit (8) are supplied to the X driver +211.
It plays the role of a changeover switch for adding to (1), X driver +311, and (2), respectively. A part of the position detection circuit (7) and the position detection scanning circuit (8) constitute a position detection means. 0■ is the CPU, and the display pattern is stored in the memory (5
) and control the entire device.

第5図は第4図の中で位置検出モードに関する構成を詳
細に示す回路図である。図中、(800)はクロックジ
ェネレータであり、その出力端は、入出力モードコント
ローラ(9)を介してX用ドライバ31)、■のクロッ
ク入力端子CK、分局器(801)の入力端及びカウン
タ(802)のクロック入力端子CKに接続される。ま
た分周器(801)の出力端は入出力モードコントロー
ラ(9)を介してX用ドライバC311−■のデータ入
力端子りとカウンタ(802)のスタート端子5(5)
とに接続される。
FIG. 5 is a circuit diagram showing in detail the configuration related to the position detection mode in FIG. 4. In the figure, (800) is a clock generator, and its output terminal is connected via the input/output mode controller (9) to the X driver 31), the clock input terminal CK of (802) is connected to the clock input terminal CK. The output terminal of the frequency divider (801) is connected to the data input terminal of the X driver C311-■ via the input/output mode controller (9) and the start terminal 5 (5) of the counter (802).
connected to.

(803)はラッチであり、カウンタ(802)の出力
をラッチパルス(1)によりラッチする。
A latch (803) latches the output of the counter (802) with a latch pulse (1).

(804)は正弦波発生器であり一周波数fOの正弦波
を発生する。(805)はエミッタ接地のトランジスタ
であり、正弦波発生器(804)の出力正弦波と位相の
180°異なる正弦波を発生する。
(804) is a sine wave generator that generates a sine wave of one frequency fO. (805) is a common emitter transistor, which generates a sine wave whose phase is 180° different from the output sine wave of the sine wave generator (804).

また、(700)は中心周波数がfOのバンドパスフィ
ルタである。(701)は位相比較手段を構成する位相
比較器であり、2つの入力端子P1、Pgに入力される
それぞれの正弦波の位相差を電圧レベルとして出力端P
Oから出力する。(702)は差動増幅器である。(7
03)はコンパレータであり、位相比較器(701)の
出力が一定レベルになった時に一致パルスを出力する。
Further, (700) is a bandpass filter whose center frequency is fO. (701) is a phase comparator constituting the phase comparison means, and output terminal P
Output from O. (702) is a differential amplifier. (7
03) is a comparator, which outputs a coincidence pulse when the output of the phase comparator (701) reaches a certain level.

(2)、(支)は第4図に示したものと同じX用ドライ
バであるが一実際は内部にn段のシフトレジスタを持ち
、クロック入力端子GKのクロックパルスによりデータ
入力端子りのデータを順次シフトする。またドライバの
出力端子(Oi )<i=1〜n)はシフトレジスタ内
のデータ(Di )<i=t〜n)と交流化端子(DF
)の値とにより電圧印加端子■1、■2、v3、V4に
印加された電圧の1つを出力する。その出力電圧の真理
値表を第1表に示す。
(2), (support) is the same X driver as shown in Figure 4, but it actually has an n-stage shift register inside, and data from the data input terminal is processed by clock pulses from the clock input terminal GK. Shift sequentially. In addition, the driver output terminal (Oi)<i=1 to n) is connected to the data in the shift register (Di)<i=t to n) and the alternating current terminal (DF
), one of the voltages applied to voltage application terminals 1, 2, v3, and V4 is output. The truth table of the output voltage is shown in Table 1.

またここで電圧印加端子■1、v2−v3には一定の直
流電圧El−E2、E3か印加され、端子V4には入出
力モードコントローラ(9)を介して表示モード時には
直流電圧E4が、位置検出モード時には第1表 位相の1800異なる2つの正弦波電圧が印加される、 また入出力モードコントローラ(9)の内部スイッチ群
は第5図に示すように表示モード時には破線で示す様に
、位置検出モード時には実線で示すように接続される。
Also, constant DC voltages El-E2 and E3 are applied to the voltage application terminals 1 and v2-v3, and DC voltage E4 is applied to the terminal V4 during the display mode via the input/output mode controller (9). In the detection mode, two sine wave voltages with 1800 different phases in Table 1 are applied, and as shown in Figure 5, the internal switch group of the input/output mode controller (9) is set to the position shown by the broken line in the display mode. In detection mode, they are connected as shown by solid lines.

また第5図ではX用ドライバ(9)、国、X透明電極(
121)〜(12n)Lか図示していないが、実際はこ
れらと直交する位置にX用ドライバ、X透明電極が設け
られており、位置検出モードではX用ドライバ、X透明
電極と同様の動作をする。
Figure 5 also shows the X driver (9), the country, and the X transparent electrode (
121) to (12n)L Although not shown in the figure, in reality, an X driver and an X transparent electrode are provided at positions perpendicular to these, and in the position detection mode, they operate in the same way as the X driver and X transparent electrode. do.

次いで動作について説明する。Next, the operation will be explained.

本出願人が提案した入力機能付の表示装置は。The present applicant proposed a display device with an input function.

表示モードと位置検出モードとを一定周期で時分割に繰
り返す。つまり第6図に示す様に横方向を時間の経過と
すると、1フレ一ム周期を(n+2)の期間に分割し、
期間TI からTnまでは表示モード、期間Tn++、
Tn+tは位置検出モードとして動作する。
The display mode and position detection mode are repeated in a time-sharing manner at regular intervals. In other words, if the horizontal direction is the passage of time as shown in Figure 6, one frame period is divided into (n+2) periods,
From period TI to Tn, display mode, period Tn++,
Tn+t operates as a position detection mode.

まず表示モードにおいては、入出力モードコントローラ
(9)の内部スイッチ群は第5図の破線で示すように接
続され、液晶表示コントローラ(6)は表示すべきパタ
ーンのデータをメモリ(5)から順次読み出し、従来よ
り周知の電圧平均化駆動法により表示を行う。つまり直
流電圧(El−E2、E3、E4)は電圧平均化駆動法
に適したバイアス電圧に設定され5期間T+、Tt、・
・・、Tn ごとにY透明電極(121)、(122)
、(・・・12n)に順次選択電圧が印加され、各期間
ごとに、選択されたX透明電極O11に印加される。こ
の時、各々のX透明電極(Ill、Y透明電極O2の両
端のドライバ出力は同じ電圧を出力する。
First, in the display mode, the internal switches of the input/output mode controller (9) are connected as shown by the broken lines in Figure 5, and the liquid crystal display controller (6) sequentially receives the data of the pattern to be displayed from the memory (5). Reading is performed and display is performed using a conventionally well-known voltage averaging driving method. In other words, the DC voltages (El-E2, E3, E4) are set to bias voltages suitable for the voltage averaging drive method, and the 5-period T+, Tt, .
..., Y transparent electrode (121), (122) for each Tn
, (...12n), and is applied to the selected X transparent electrode O11 in each period. At this time, the driver outputs at both ends of each X transparent electrode (Ill) and Y transparent electrode O2 output the same voltage.

次1こ一位置検出モードについて第7図を用いて説明す
る。第7図は第5図に示す各部から出力される信号の時
間的変化を示す波形図である。期間T n + 1で入
出力モードコントローラ(9)の内部スイッチ群は第5
図の実線で示すように接続され、入力ペン(4)のある
位置のY座標を検出する。
Next, the single position detection mode will be explained using FIG. 7. FIG. 7 is a waveform diagram showing temporal changes in signals output from each section shown in FIG. During period T n + 1, the internal switch group of the input/output mode controller (9) switches to the fifth
It is connected as shown by the solid line in the figure, and detects the Y coordinate of the position of the input pen (4).

位置検出モードでは、Y用ドライバ(9)の■4端子及
びY用ドライバ(支)のv4端子には正弦波発生器(8
04)で発生した正弦波電圧Vmsm(2πfOt)及
びそれをトランジスタ(805)で位相を180°ずら
せた一Vmain(2πfot)なる正弦波電圧が印加
される。さらにY用ドライバc111.■のDF端子は
接地されているので1L”となり、Y用ドライバC31
1,@の出力Of (i=1〜n ) +cハ、第1表
に示すように内部シフトレジスタのデータが1L”の時
は直流電圧Exが、1H”の時はV4端子に印加される
正弦波電圧Vmsin(2πfot)または−Vm+j
+s(27f Ot )が出力される。
In the position detection mode, a sine wave generator (8) is connected to the ■4 terminal of the Y driver (9) and the v4 terminal of the Y driver (support).
A sine wave voltage Vmsm (2πfOt) generated in step 04) and a sine wave voltage of 1Vmain (2πfot) whose phase is shifted by 180° by a transistor (805) are applied. Furthermore, Y driver c111. Since the DF terminal of ■ is grounded, it becomes 1L", and the Y driver C31
1, @ output Of (i=1~n) +c C, as shown in Table 1, when the data in the internal shift register is 1L", the DC voltage Ex is applied to the V4 terminal, and when it is 1H", it is applied to the V4 terminal. Sine wave voltage Vmsin (2πfot) or -Vm+j
+s (27f Ot ) is output.

クロックジェネレータ(8oo ”)で発生した基本ク
ロックC(第7図の信号C)を分周器(801)で(n
+2)分周して出力されるスタートパルスsp(第7図
の信号SP)はカウンタ(802)(S7図の信号CN
T)をリセットしカウントを開始させると共にY用ドラ
イバG11.@のシフトレジスタのデータ入力端子りに
供給される。その後、基本クロックパルスCが1つ発生
する毎にカウンタ(802)の出力値は1”ずつ増加し
−それに同期してY用ドライバ(9)−■の内部シフト
レジスタのデータが1つずつシフトされるので、両端に
±Vmth(2πfO【)の電圧の印加されたY透明電
極(17Jが1つずつ隣ヘシフトされる。つまりY透明
電極α2の抵抗値をROとすると−Y透明電極(121
)、(122)、・ (12m)に順番に(2Vm/R
o)・ain(2Zfo t)の正弦波電流が流れる。
The basic clock C (signal C in Figure 7) generated by the clock generator (8oo'') is converted to (n
+2) The start pulse sp (signal SP in Figure 7) which is frequency-divided and output is sent to the counter (802) (signal CN in Figure S7).
T) to start counting, and at the same time, the Y driver G11. It is supplied to the data input terminal of the @ shift register. After that, the output value of the counter (802) increases by 1" every time one basic clock pulse C is generated. In synchronization with this, the data in the internal shift register of the Y driver (9) -■ shifts one by one. Therefore, the Y transparent electrode (17J) to which a voltage of ±Vmth(2πfO
), (122), and (12m) in order (2Vm/R
A sinusoidal current of o)・ain(2Zfo t) flows.

この時、Y透明電極(12m>上のXの位置に置かれた
入力ペン(4)のピックアップコイル(4αには各透明
電極Oりに流れる正弦波電流により発生する交流磁束の
液晶セル1面に垂直な成分により起重力が生ずる。この
起重力は、Y透明電極uカを流れる正弦波電流と同じ周
波数で位相か90°異なり、そのレベルの大きさが点X
と正弦波電流の流れているY透明電極(1りとの距離に
反比例した正弦波となる。但し点XのY透明電極(12
m)に電流が流れている場合は距離は最短となるが、液
晶セル1面に垂直な成分の磁束はほぼゼロとなる為にピ
ックアップコイル+4Gの出力もほぼゼロとなる。この
ピックアップコイルf4olの出力信号はヘッドアンプ
1411で増幅され、SlN比を上げる為に中心周波数
fOのバンドパスフィルタ(700)を通る。上に述べ
た様にY透明電極(2)に順次1本ずつ電流を流してい
った時のバンドパスフィルタ(700)出力波形を第7
図の信号すに示す。
At this time, the pickup coil (4α) of the input pen (4) placed at the position An electromotive force is generated by a component perpendicular to .This electromotive force has the same frequency as the sinusoidal current flowing through the Y transparent electrode U, but has a phase difference of 90 degrees, and its level is at point X.
A sinusoidal wave is inversely proportional to the distance from the Y transparent electrode (12
m), the distance is the shortest, but since the magnetic flux of the component perpendicular to one surface of the liquid crystal cell is almost zero, the output of the pickup coil +4G is also almost zero. The output signal of this pickup coil f4ol is amplified by a head amplifier 1411, and passes through a bandpass filter (700) with a center frequency fO in order to increase the SIN ratio. As mentioned above, the output waveform of the band pass filter (700) when the current is passed through the Y transparent electrodes (2) one by one is shown in the seventh figure.
The signal is shown in the figure.

また差動アンプ(702)の2つの入力端子にはY用ド
ライバ13υ、国の■4端子に印加されるそれぞれの正
弦波発生器Vmsin(2πfot)が印加されるので
一出力iこはY透明電極uzに流れる電流に比例した正
弦波が出力される(第7図の信号r参照)。
In addition, the two input terminals of the differential amplifier (702) are applied with the Y driver 13υ and the respective sine wave generators Vmsin (2πfot) applied to the country's four terminals, so one output i is Y transparent. A sine wave proportional to the current flowing through the electrode uz is output (see signal r in FIG. 7).

第7図からも分かるようにバンドパスフィルタ(700
)の出力信号すの位相はY透明電極(121)から(1
2m)に電流を流している期間とX透明電極(12(m
+1))から(12rl)に電流を流している期間とで
は180度異なる。従って差動アンプ(702)の出力
信号rとバンドパスフィルタ(700)の出力信号すを
位相比較器(701)に入力すると出力信号Pの波形は
第7図の信号Pの様になる。そしてコンパレータ(70
3)の基準電位端子BをVRの電位に設定すると位相比
較器(701)の出力信号PのレベルシカV Rトなっ
た時にコンパレータ(703)は一致パルスjを出力し
ラッチ(803)がその時のカウンタ(802)出力を
ラッチする。
As can be seen from Fig. 7, the bandpass filter (700
) is the phase of the output signal from the Y transparent electrode (121) to (1
The period during which current is flowing through the X transparent electrode (12 (m
+1)) to (12rl) is 180 degrees different from the period in which the current is flowing. Therefore, when the output signal r of the differential amplifier (702) and the output signal S of the bandpass filter (700) are input to the phase comparator (701), the waveform of the output signal P becomes like the signal P in FIG. 7. and a comparator (70
When the reference potential terminal B of 3) is set to the potential of VR, when the level of the output signal P of the phase comparator (701) reaches VR, the comparator (703) outputs a coincidence pulse j, and the latch (803) Latch the counter (802) output.

つまり、順次X透明電極0りに交流電流を流して走査し
、入力ペン(4)の位置するm番目のY透明型i(12
m)を走査した時にコンパレータ(703)は一致パル
スを発生し、カウンタ(802)の出力値mをラッチす
る。このラッチ(803)の出力値をCPUQQが読取
る事により、入力ペン(4)°の位置のX座標を検出す
る。
In other words, an alternating current is sequentially applied to the X transparent electrode 0 to scan, and the m-th Y transparent type i (12
When m) is scanned, the comparator (703) generates a coincidence pulse and latches the output value m of the counter (802). By reading the output value of this latch (803), the CPUQQ detects the X coordinate of the position of the input pen (4)°.

以上述べた動作を第6図の期間Tm−zに行い、さらに
期間Tm+xに同様の動作をX用ドライバCD、@、X
透明電極(illに関して行い入力ペン(4)の位置の
X座標を検出する。
The above-mentioned operation is performed during the period Tm-z in FIG. 6, and the same operation is performed during the period Tm+x with the X driver CD,
The X coordinate of the position of the input pen (4) is detected by using the transparent electrode (ill).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の表示装置は以上のように構成されているので、表
示画面を大きくした場合、第7図に示した主な各部の信
号の出力波形図は、実際は第8図に示す様な出力波形図
となる。
Conventional display devices are configured as described above, so when the display screen is enlarged, the output waveform diagram of the signals of the main parts shown in Figure 7 actually becomes the output waveform diagram as shown in Figure 8. becomes.

m番目の電極の上にピックアップコイル(4■がある時
、カウンタ(802)の出力値がmの前後付近の値の時
は、バンドパスフィルタ(700)の出力信号すは一定
のレベルを持つので位相比較器(701)は正常に動作
するが、カウンタ(802)の出力値がmと大きな差を
持つ値の時は、ピックアップコイル囮のある位置と交流
成分電流の流れている電極の位置の距離が大きくなる為
に、バンドパスフィルタ(700)の出力信号すのレベ
ルが小さくなり位相情報のS/N比が悪くなるので、位
相比較器(701)の出力P(第8図の信号Pにおける
斜線部分)は不安定になってしまう。
When there is a pickup coil (4) above the m-th electrode, when the output value of the counter (802) is around the value of m, the output signal of the band-pass filter (700) has a constant level. Therefore, the phase comparator (701) operates normally, but when the output value of the counter (802) is a value that has a large difference from m, the position of the pickup coil decoy and the position of the electrode through which the AC component current flows As the distance between P and P of the phase comparator (701) increases, the level of the output signal of the band pass filter (700) decreases and the S/N ratio of the phase information deteriorates. The shaded area at P) becomes unstable.

従って、コンパレータ(703)は誤まった一致パルス
信号11を出力する。この誤まった一致パルス信号lf
でラッチ(803)がカウンタ(800)の値をラッチ
する事により検出座標が誤ってしまうという問題点があ
った。
Therefore, the comparator (703) outputs an erroneous coincidence pulse signal 11. This erroneous coincidence pulse signal lf
There was a problem in that the detected coordinates were incorrect because the latch (803) latched the value of the counter (800).

この発明は上記のような問題点を解消するためになされ
たもので、表示画面を大きくした場合でも誤まった一致
パルスの発生を防ぎ、精度よく正確な座標検出の行なえ
る表示装置を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and it is an object of the present invention to provide a display device that can prevent the generation of erroneous coincidence pulses even when the display screen is enlarged, and can perform accurate coordinate detection with high precision. With the goal.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る表示装置は、磁束検出手段に生じる信号
の振幅を検出する振幅検出手段と、振幅が所定のしきい
値に達した時に開くゲート回路とゲート回路の出力パル
スによってゲート回路を閉じる手段を備えたものである
The display device according to the present invention includes an amplitude detection means for detecting the amplitude of a signal generated in the magnetic flux detection means, a gate circuit that opens when the amplitude reaches a predetermined threshold, and a means for closing the gate circuit using an output pulse of the gate circuit. It is equipped with the following.

〔作用〕[Effect]

この発明における表示装置は、ゲート回路により誤った
一致パルスの発生を防ぎ、磁束検出手段の振幅レベルが
一定値を越えた後の位相反転を示す一致パルスを真の一
致パルスとして処理する。
The display device according to the present invention uses a gate circuit to prevent the generation of erroneous coincidence pulses, and processes coincidence pulses that indicate phase reversal after the amplitude level of the magnetic flux detection means exceeds a certain value as true coincidence pulses.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は、この発明の一実施例による表示装置の構成を
示すブロック図である。第1図において、(1000)
は振幅検出手段、ゲート回路及びゲート回路を閉じる手
段を備えたゲート制御回路であり、その他の各構成要素
は一従来例の第4図に示す各構成要素と同様であり、同
一符号はそれぞれ同−又は相当の動作をする。
FIG. 1 is a block diagram showing the configuration of a display device according to an embodiment of the present invention. In Figure 1, (1000)
is a gate control circuit equipped with an amplitude detection means, a gate circuit, and a means for closing the gate circuit; the other components are the same as those shown in FIG. - or make an equivalent action.

!i82図は、第1図に示す入力ペン(4)、位置検出
回路(7)、位置検出走査回路(8)及びゲート制御回
路(1000)の詳細を示す回路図である。
! Figure i82 is a circuit diagram showing details of the input pen (4), position detection circuit (7), position detection scanning circuit (8), and gate control circuit (1000) shown in Figure 1.

第2図において、入力ペン(4)、位置検出回路(7)
−位置検出定食回路(8)の各構成要素は、従来例の第
5図によるものと同様であり、同一符号はそれぞれ同−
又は相当の動作をする。
In Figure 2, the input pen (4), the position detection circuit (7)
- Each component of the position detection set meal circuit (8) is the same as that in the conventional example shown in FIG.
Or make a corresponding action.

図において、(1001)はダイオード、(1002)
は抵抗器、(1003)はコンデンサでありこれらで包
絡線検波回路を構成し、バンドハスフィルタ(700)
の交流成分を含んだ出力信号から振幅情報を取り出す振
幅検出手段である。(1004)はコンパレータであり
、入力端子A−Bの電位を比較しA)Bの時C端子から
ローレベルを出力する。(1005)は可変抵抗器であ
り、コンパレータ(1004)のB入力端子の比較電位
、すなわち所定のしきい値を決定する。(1006) 
 はインバーターゲート−(1007)は抵抗器、(1
008)はオアゲートで、微分回路を構成し、コンパレ
ータ(1004)の出力の立下がりを検出しパルスを発
生する。(1009)はオアゲート、(1010)、(
1011)はセット、リセット可能なりタイプのフリッ
プフロップ−(1012)はオアゲート、(1013)
はインバーターゲートである。
In the figure, (1001) is a diode, (1002)
is a resistor, (1003) is a capacitor, these constitute an envelope detection circuit, and a bandpass filter (700)
This is an amplitude detection means for extracting amplitude information from an output signal containing an AC component. (1004) is a comparator which compares the potentials of input terminals A and B and outputs a low level from the C terminal when A)B. (1005) is a variable resistor, which determines the comparison potential of the B input terminal of the comparator (1004), that is, a predetermined threshold value. (1006)
is the inverter gate - (1007) is the resistor, (1
008) is an OR gate that constitutes a differentiating circuit, detects the fall of the output of the comparator (1004), and generates a pulse. (1009) is or gate, (1010), (
1011) is a set/resettable type flip-flop, (1012) is an OR gate, (1013)
is an inverter gate.

また、第3図は第2図の主な各部における信号の時間に
対する変化を示す出力波形図であり、信号CNTはカウ
ンタ(802)の出力値、信号SPは分局器(801)
の出力するスタートパルス、信号すはバンドパスフィル
タ(700)の出力及びその振幅の包絡線、信号CAは
コンパレータ(1004)の八人力、信号s1はコンパ
レータ(1004)の出力、信号S2はオアゲート(1
008)の出力、信号S3はフリップフロップ(101
0)のQ出力−信号S4はフリップフロップ(1011
)のQ出力、信号lはコンパレータ(703)の出力、
信号7tはオアゲート(1012)の出力の波形である
Moreover, FIG. 3 is an output waveform diagram showing changes in signals over time in the main parts of FIG.
The signal is the output of the bandpass filter (700) and its amplitude envelope, the signal CA is the output of the comparator (1004), the signal s1 is the output of the comparator (1004), and the signal S2 is the output of the OR gate ( 1
The output of the flip-flop (101
0) Q output-signal S4 is a flip-flop (1011
), the signal l is the output of the comparator (703),
The signal 7t is the waveform of the output of the OR gate (1012).

次に動作について説明する。Next, the operation will be explained.

この発明の一実施例による表示装置は従来例と同様の動
作で、第6図に示すように表示モードと位置検出モード
を時分割で繰り返すが、位置検出モードでの動作を第2
図、第3図について説明する。
The display device according to the embodiment of the present invention operates in the same manner as the conventional example, repeating the display mode and the position detection mode in a time-sharing manner as shown in FIG.
3 and 3 will be explained.

第2図で入力ペン(4)の先端のピックアップコイル(
4Iは図示していなりが、例えば液晶セル(1)のm番
目のY透明電極(12m)の上に置かれている。
In Figure 2, the pickup coil (
Although not shown, 4I is placed, for example, on the m-th Y transparent electrode (12m) of the liquid crystal cell (1).

そして順次1本づつのY透明電極口に交流成分電流を流
した時、バンドパスフィルタ(700)の出力信号すは
第3図の信号すの様な波形となり、この信号の位相変化
点くP点)を元に座標検出を行なう。コンパレータ(7
03)の出力信号lは第3図の信号lに示すように1位
相の変化点でパルスを発生するが、真の位相変化点以外
に信号すのレベルの低い所でも誤ったパルス信号lfを
出力する。
When an alternating current component current is sequentially passed through each Y transparent electrode port, the output signal of the bandpass filter (700) has a waveform like the signal shown in Fig. 3, and the phase change point of this signal is P. coordinates are detected based on the point). Comparator (7
The output signal l of 03) generates a pulse at one phase change point as shown in signal l in Fig. 3, but in addition to the true phase change point, an erroneous pulse signal lf may also be generated at a low level of the signal. Output.

一方、バンドパスフィルタ(700)の出力信号すを包
路線検波回路(1001)、(1002)、(1003
)を通した後、コンパレータ(1004)のA端子に入
力される信号は第3図の信号CAに示す波形となる。従
って、コンパレータ(1004)の出力波形は所定のし
きい値に達した時にゲート回路が開かれることになり、
第3図の信号s1とナル。即ち、バンドパスフィルタ(
700)の出力の振幅が所定レベルより大きくなった時
だけローレベルとなる。そこで、フリップフロップ(1
011)のQ出力の信号S4は第3図の信号54Ic 
示t 様に一コンパレータ(1004)  の立下がり
エツジを示すパルス(第3図の信号S2)のうち。
On the other hand, the output signal of the bandpass filter (700) is processed by envelope line detection circuits (1001), (1002), (1003).
), the signal input to the A terminal of the comparator (1004) has the waveform shown in signal CA in FIG. Therefore, when the output waveform of the comparator (1004) reaches a predetermined threshold, the gate circuit will be opened.
Signal s1 and null in FIG. That is, a bandpass filter (
700) becomes low level only when the amplitude of the output becomes larger than a predetermined level. Therefore, the flip-flop (1
The signal S4 of the Q output of 011) is the signal 54Ic in FIG.
As shown, one of the pulses (signal S2 in FIG. 3) indicating the falling edge of one comparator (1004).

フリップフロップ(1010)のQ出力(信号S 3)
でゲートをかけて、得られるパルスでローレベルト?、
(リ、オア’7’−) (1012)のローレベルパル
スにより再びハイレベルとなり、ゲート回路を閉じる。
Q output of flip-flop (1010) (signal S3)
Apply the gate and use the resulting pulse to low level? ,
(Li, OR '7'-) The low level pulse of (1012) causes the signal to become high level again and close the gate circuit.

従って、コンパレータ(703)の出力パルス(第3図
の信号l)のうち、フリップフロップ(1011)のQ
出力(信号54)がローレベルの期間のものをだけをぬ
き取る様にオアゲート(1012)でゲートをかける事
によって真の位相変化を示すパルス信号!(を取り出す
事ができる。
Therefore, among the output pulses of the comparator (703) (signal l in FIG. 3), the Q of the flip-flop (1011) is
A pulse signal that shows a true phase change by applying a gate with an OR gate (1012) to remove only the period when the output (signal 54) is at a low level! (You can extract

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば磁束検出手段の位相変
化検出手段の出力部に、磁束検出手段の出力レベルを検
出する振幅検出手段と、この出力レベルが所定値を越え
た時に開くゲート回路を設け、位相変化検出手段への入
力信号レベルが低い時は動作しない構成としたので1表
示画面を大きくしても、座標検出精度の筒い表示装置が
得られる効果がある。
As described above, according to the present invention, the output section of the phase change detection means of the magnetic flux detection means includes an amplitude detection means for detecting the output level of the magnetic flux detection means, and a gate circuit that opens when this output level exceeds a predetermined value. Since the system is configured such that it does not operate when the input signal level to the phase change detection means is low, even if one display screen is enlarged, a cylindrical display device with coordinate detection accuracy can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による表示装置の構成を示
すブロック図、第2図は第1図における位置検出走査回
路、位置検出回路、ゲート制御回路、入力ペンを詳細に
示す回路図、第3図は第2図の主な各部の信号の時間に
対する変化を示す出力波形図、第4図は従来の表示装置
の構成を示すブロック図、第5図は従来の表示装置の位
置検出動作を説明するための説明図、第6図は表示モー
ドと位置検出モードとの時分割動作を説明する説明図、
第7図は第5図の各部の主な信号の時間に対する変化を
示す出力波形図、第8図は従来の表示装置の信号時間に
対する変化を示す波形図である。 (1)・・・平板状表示パネル、(4)・・・入力ペン
、(6)・・・表示用信号印加手段、[7) + +8
)・・・位置検出手段、uト・・X電極、UYilE極
、I41j・・・磁束検出手段−(701)・・・位相
比較手段、(804戸・・交流成分電流印加手段、(1
000)・・・ゲート回路及びゲート回路を閉じる手段
、(1001)、(1002)、(1003)・・・振
幅検出手段。 なお、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing the configuration of a display device according to an embodiment of the present invention; FIG. 2 is a circuit diagram showing details of the position detection scanning circuit, position detection circuit, gate control circuit, and input pen in FIG. 1; Fig. 3 is an output waveform diagram showing changes over time in the signals of the main parts in Fig. 2, Fig. 4 is a block diagram showing the configuration of a conventional display device, and Fig. 5 is a position detection operation of a conventional display device. FIG. 6 is an explanatory diagram illustrating time-sharing operation between display mode and position detection mode,
FIG. 7 is an output waveform diagram showing the changes over time of the main signals of each part in FIG. 5, and FIG. 8 is a waveform diagram showing the changes over time of the signals of the conventional display device. (1)...Flat display panel, (4)...Input pen, (6)...Display signal application means, [7) + +8
)... Position detection means, uto...
000)...Gate circuit and means for closing the gate circuit, (1001), (1002), (1003)...Amplitude detection means. Note that the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】 X−Yマトリクス電極構成の平板状表示パネルと、上記
X−Yマトリクス電極に表示用信号を印加する表示用信
号印加手段と、 上記X−Yマトリクス電極の少なくとも一方の電極群に
順次1本ずつ交流成分を有する電流を印加する交流成分
電流印加手段と、 磁束検出手段を具備する入力ペンと、 上記マトリクス電極に印加する交流成分電流の位相と上
記磁束検出手段に生じる信号の位相とを比較する位相比
較手段と、 上記位相比較手段の出力に基づき上記表示パネル上の入
力ペンの位置を検出する位置検出手段とを備えた表示装
置において、上記磁束検出手段に生じる信号の振幅を検
出する振幅検出手段と、上記振幅検出手段の出力がしき
い値に達した時に開くゲート回路と、 上記ゲート回路の出力パルスにより上記ゲート回路を閉
じる手段とを備えた事を特徴とする表示装置。
[Scope of Claims] A flat display panel having an X-Y matrix electrode configuration, a display signal applying means for applying a display signal to the X-Y matrix electrodes, and at least one electrode of the X-Y matrix electrodes. AC component current applying means for sequentially applying a current having an AC component to the group one by one; an input pen equipped with a magnetic flux detection means; and a signal generated in the phase of the AC component current applied to the matrix electrode and the magnetic flux detection means. and position detection means for detecting the position of the input pen on the display panel based on the output of the phase comparison means, the signal generated in the magnetic flux detection means is The present invention is characterized by comprising: amplitude detection means for detecting amplitude; a gate circuit that opens when the output of the amplitude detection means reaches a threshold; and means for closing the gate circuit using an output pulse of the gate circuit. Display device.
JP5953587A 1987-03-13 1987-03-13 Display device Expired - Fee Related JPH07120242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5953587A JPH07120242B2 (en) 1987-03-13 1987-03-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5953587A JPH07120242B2 (en) 1987-03-13 1987-03-13 Display device

Publications (2)

Publication Number Publication Date
JPS63225818A true JPS63225818A (en) 1988-09-20
JPH07120242B2 JPH07120242B2 (en) 1995-12-20

Family

ID=13116052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5953587A Expired - Fee Related JPH07120242B2 (en) 1987-03-13 1987-03-13 Display device

Country Status (1)

Country Link
JP (1) JPH07120242B2 (en)

Also Published As

Publication number Publication date
JPH07120242B2 (en) 1995-12-20

Similar Documents

Publication Publication Date Title
US4841290A (en) Display unit
US5357266A (en) Display-integrated type tablet device
JP3678801B2 (en) Integrated display tablet device
US8334852B2 (en) Position detecting device
US9692439B2 (en) Apparatus using a differential analog-to-digital converter
JP3817012B2 (en) Liquid crystal display device with coordinate detection function and drive circuit thereof
US5428192A (en) Method and apparatus for finding the location of a pointing instrument on a tablet
JPS63225818A (en) Display device
US4692568A (en) Digitizer using phase inversion detection system
JP3192522B2 (en) Display integrated tablet device and driving method thereof
JP3587391B2 (en) Position detection device
JPH086722A (en) Input united type liquid crystal display device and coordinate detecting method
JPS62165229A (en) Coordinates input device
JP2641205B2 (en) Display device
JPH01229316A (en) Display device
JPH0766116B2 (en) Display device
JPH034929B2 (en)
JP2792146B2 (en) Driving method and driving circuit for liquid crystal panel
JPS5914042A (en) System for controlling electronic blackboard
JPS63219022A (en) Coordinate detecting device
JPS63163296A (en) Time difference measuring circuit
JPS63131223A (en) Coordinate detector
JPH0431406B2 (en)
Nakano et al. A new LCD with an input function using conventional electrodes for both display and input
JPS61151730A (en) Resistance board drive system of coordinate reader

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees