JPH07120242B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH07120242B2 JPH07120242B2 JP5953587A JP5953587A JPH07120242B2 JP H07120242 B2 JPH07120242 B2 JP H07120242B2 JP 5953587 A JP5953587 A JP 5953587A JP 5953587 A JP5953587 A JP 5953587A JP H07120242 B2 JPH07120242 B2 JP H07120242B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- display
- display device
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Position Input By Displaying (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、表示装置に関し、例えば電子計算機とその
操作者との対話の手段として、平面状表示パネル面上に
座標入力面としての機能を持たせた入力機能付の表示装
置に関するものである。Description: TECHNICAL FIELD The present invention relates to a display device, for example, a function as a coordinate input surface on a flat display panel surface as a means of interaction between an electronic computer and its operator. The present invention relates to a display device having an input function.
従来、平面状表示パネル面に座標入力機能を持たせた入
力機能付の表示装置として、本出願人による特願昭61−
226767号明細書に示されるものが提案されている。Conventionally, as a display device with an input function in which a flat display panel surface is provided with a coordinate input function, Japanese Patent Application No. 61-
The one shown in the 226767 specification has been proposed.
第4図は、その入力機能付の表示装置の構成を示すブロ
ック図であり、図において、(1)は平板状表示パネル
で、例えばTNモードの表示用液晶セルで、X−Yマトリ
クス電極構成になつており、例えばそれぞれが直交する
複数のX透明電極(11)とY透明電極(12)とを有し、
それぞれの透明電極(11)、(12)の両端は外部から信
号を与えられるような構造となつている。(21)、(2
2)はX用ドライバ、(31)、(32)はY用ドライバ、
(4)は入力ペンで、例えばフエライトにコイルを巻い
たピツクアツプコイル(40)とヘツドアンプ(41)とで
構成されている。(5)はメモリで、液晶セル(1)に
表示するパターンを書き込む。(6)は表示用信号印加
手段を構成する液晶表示コントローラで、液晶セル
(1)の選択されたY透明電極(12)に対応するX方向
のパターンデータをメモリ(5)から読出し、X用ドラ
イバ(21)、(22)に転送するなどの表示制御を行う。FIG. 4 is a block diagram showing the configuration of a display device having the input function. In the figure, (1) is a flat panel display panel, for example, a TN mode display liquid crystal cell, and an XY matrix electrode configuration. And has, for example, a plurality of X transparent electrodes (11) and Y transparent electrodes (12) which are orthogonal to each other,
Both ends of each transparent electrode (11), (12) are structured so that a signal can be given from the outside. (21), (2
2) is for X driver, (31), (32) is for Y driver,
Reference numeral (4) is an input pen, which is composed of, for example, a pickup coil (40) in which a coil is wound around a ferrite and a head amplifier (41). (5) is a memory for writing a pattern to be displayed in the liquid crystal cell (1). (6) is a liquid crystal display controller which constitutes a display signal applying means, and reads out pattern data in the X direction corresponding to the selected Y transparent electrode (12) of the liquid crystal cell (1) from the memory (5) and Display control such as transfer to drivers (21) and (22) is performed.
(7)は位置検出回路で、入力ペン(4)の信号より検
出信号を発生する。(8)は位置検出走査回路、(9)
は入出力モードコントローラで、表示モード時は液晶表
示コントローラ(6)よりの表示データや制御信号をX
用ドライバ(21)、(22)、Y用ドライバ(31)、(3
2)へそれぞれ供給し、位置検出モード時は、位置検出
走査回路(8)よりの各種信号をX用ドライバ(21)、
(22)、Y用ドライバ(31)、(32)へそれぞれ加える
為の切換スイツチの役割を果たす。位置検出回路(7)
の一部及び位置検出走査回路(8)により位置検出手段
を構成する。(10)はCPUであり、表示パターンをメモ
リ(5)へ書き込んだり装置全体の制御を行う。A position detection circuit (7) generates a detection signal from a signal from the input pen (4). (8) is a position detection scanning circuit, (9)
Is an input / output mode controller, and displays data and control signals from the liquid crystal display controller (6) in the display mode.
Drivers (21), (22), Y drivers (31), (3
2) respectively, and in the position detection mode, various signals from the position detection scanning circuit (8) are supplied to the X driver (21),
(22), Y drivers (31), (32) play the role of a switching switch for adding to each. Position detection circuit (7)
The position detecting means is constituted by a part of the above and the position detecting scanning circuit (8). A CPU (10) writes a display pattern in the memory (5) and controls the entire device.
第5図は第4図の中で位置検出モードに関する構成を詳
細に示す回路図である。図中、(800)はクロツクジエ
ネレータであり、その出力端は、入出力モードコントロ
ーラ(9)を介してY用ドライバ(31)、(32)のクロ
ツク入力端子CK、分周器(801)の入力端及びカウンタ
(802)のクロツク入力端子CKに接続される。また分周
器(801)の出力端は入出力モードコントローラ(9)
を介してY用ドライバ(31)、(32)のデータ入力端子
Dとカウンタ(802)のスタート端子(S)とに接続さ
れる。(803)はラツチであり、カウンタ(802)の出力
をラツチパルス(l)によりラツチする。FIG. 5 is a circuit diagram showing in detail the configuration relating to the position detection mode in FIG. In the figure, (800) is a clock generator, the output end of which is connected via the input / output mode controller (9) to the Y driver (31), the clock input terminal CK of the (32), and the frequency divider (801). ) And the clock input terminal CK of the counter (802). The output terminal of the frequency divider (801) is the input / output mode controller (9).
Is connected to the data input terminal D of the Y drivers (31) and (32) and the start terminal (S) of the counter (802). Reference numeral (803) is a latch, and the output of the counter (802) is latched by the latch pulse (l).
(804)は正弦波発生器であり、周波数f0の正弦波を発
生する。(805)はエミツタ接地のトランジスタであ
り、正弦波発生器(804)の出力正弦波と位相の180°異
なる正弦波を発生する。(804) is a sine wave generator, which generates a sine wave of frequency f 0 . (805) is a transistor whose emitter is grounded, and generates a sine wave whose phase is 180 ° different from the output sine wave of the sine wave generator (804).
また、(700)は中心周波数がf0のバンドパスフイルタ
である。(701)は位相比較手段を構成する位相比較器
であり、2つの入力端子P1、P2に入力されるそれぞれの
正弦波の位相を電圧レベルとして出力端POから出力す
る。(702)は差動増幅器である。(703)はコンパレー
タであり、位相比較器(701)の出力が一定レベルにな
つた時に一定パルスを出力する。Further, (700) is a bandpass filter whose center frequency is f 0 . Reference numeral (701) is a phase comparator which constitutes a phase comparing means, and outputs the phase of each sine wave input to the two input terminals P 1 and P 2 as a voltage level from the output end PO. (702) is a differential amplifier. (703) is a comparator, which outputs a constant pulse when the output of the phase comparator (701) reaches a constant level.
(31)、(32)は第4図に示したものと同じY用ドライ
バであるが、実際は内部にn段のシフトレジスタを持
ち、クロツク入力端子CKのクロツクパルスによりデータ
入力端子Dのデータを順次シフトする。またドライバの
出力端子(Oi)(i=1〜n)はシフトレジスタ内のデ
ータ(Di)(i=1〜n)と交流化端子(DF)の値とに
より電圧印加端子V1、V2、V3、V4に印加された電圧の1
つを出力する。その出力電圧の真理値表を第1表に示
す。Although (31) and (32) are the same drivers for Y as shown in FIG. 4, in reality, they have an n-stage shift register, and the data of the data input terminal D is sequentially output by the clock pulse of the clock input terminal CK. shift. The output terminals (Oi) (i = 1 to n) of the driver are applied to the voltage application terminals V1, V2, V3 according to the data (Di) (i = 1 to n) in the shift register and the value of the alternating current terminal (DF). , One of the voltages applied to V4
Output one. Table 1 shows a truth table of the output voltage.
またここに電圧印加端子V1、V2、V3には一定の直流電圧
E1、E2、E3が印加され、端子V4には入出力モードコント
ローラ(9)を介して表示モード時には直流電圧E4、位
置検出モード時には 位相の180°異なる2つの正弦波電圧が印加される。In addition, a constant DC voltage is applied to the voltage application terminals V1, V2, and V3.
E1, E2, E3 are applied, and the terminal V4 via the input / output mode controller (9) is DC voltage E4 in the display mode, and in the position detection mode. Two sinusoidal voltages 180 ° out of phase are applied.
また入出力モードコントローラ(9)の内部スイツチ群
は第5図に示すように表示モード時には破線で示す様
に、位置検出モード時には実線で示すように接続され
る。Further, the internal switch group of the input / output mode controller (9) is connected as shown by a broken line in the display mode as shown in FIG. 5 and as shown by a solid line in the position detection mode.
また第5図ではY用ドライバ(31)、(32)、Y透明電
極(121)〜(12n)しか図示していないが、実際はこれ
らと直交する位置にX用ドライバ、X透明電極が設けら
れており、位置検出モードではY用ドライバ、Y透明電
極と同様の動作をする。Although FIG. 5 shows only the Y drivers (31), (32), and the Y transparent electrodes (121) to (12n), the X driver and the X transparent electrode are actually provided at positions orthogonal to these. Therefore, in the position detection mode, the same operations as the Y driver and the Y transparent electrode are performed.
次いで動作について説明する。Next, the operation will be described.
本出願人が提案した入力機能付の表示装置は、表示モー
ドと位置検出モードとを一定周期で時分割に繰り返す。
つまり第6図に示す様に横方向を時間の経過とすると、
1フレーム周期を(n+2)の期間に分割し、期間T1か
らTnまでは表示モード、期間Tn+1、Tn+2は位置検出
モードとして動作する。The display device with an input function proposed by the applicant of the present invention repeats the display mode and the position detection mode in a fixed cycle in a time-division manner.
In other words, as shown in FIG. 6, when the time passes in the horizontal direction,
One frame period is divided into (n + 2) periods, and the period T 1 to T n operates in the display mode, and the periods Tn + 1 and Tn + 2 operate in the position detection mode.
まず表示モードにおいては、入出力モードコントローラ
(9)の内部スイツチ群は第5図の破線で示すように接
続され、液晶表示コントローラ(6)は表示すべきパタ
ーンのデータをメモリ(5)から順次読出し、従来より
周知の電圧平均化駆動法により表示を行う。つまり直流
電圧(E1、E2、E3、E4)は電圧平均化駆動法に適したバ
イアス電圧に設定され、期間T1,T2,…,TnごとにY透
明電極(121),(122)、(…12n)に順次選択電圧が
印加され、各期間ごとに、選択されたX透明電極(11)
に印加される。この時、各々のX透明電極(11)、Y透
明電極(12)の両端のドライバ出力は同じ電圧を出力す
る。First, in the display mode, the internal switch group of the input / output mode controller (9) is connected as shown by the broken line in FIG. 5, and the liquid crystal display controller (6) sequentially outputs the data of the pattern to be displayed from the memory (5). Reading is performed and display is performed by a conventionally known voltage averaging driving method. That DC voltage (E 1, E 2, E 3, E 4) is set to a bias voltage suitable for the voltage averaging driving method, the period T 1, T 2, ..., Y transparent electrode each Tn (121), A selection voltage is sequentially applied to (122) and (... 12n), and the selected X transparent electrode (11) is selected for each period.
Applied to. At this time, the driver outputs at both ends of the X transparent electrode (11) and the Y transparent electrode (12) output the same voltage.
次に、位置検出モードについて第7図を用いて説明す
る。第7図は第5図に示す各部から出力される信号の時
間的変化を示す波形図である。期間Tn+1で入出力モー
ドコントローラ(9)の内部スイツチ群は第5図の実線
で示すように接続され、入力ペン(4)のある位置のY
座標を検出する。Next, the position detection mode will be described with reference to FIG. FIG. 7 is a waveform diagram showing changes with time of the signals output from the respective parts shown in FIG. During the period Tn + 1, the internal switch group of the input / output mode controller (9) is connected as shown by the solid line in FIG. 5, and the Y at the position where the input pen (4) is located.
Detect coordinates.
位置検出モードでは、Y用ドライバ(31)のV4端子及び
Y用ドライバ(32)のV4端子には正弦波発生器(804)
で発生した正弦波電圧Vmsin(2πf0t)及びそれをトラ
ンジスタ(805)で位相を180°ずらせた−Vmsin(2πf
0t)となる正弦波電圧が印加される。さらにY用ドライ
バ(31)、(32)のDF端子は接地されているので“L"と
なり、Y用ドライバ(31)、(32)の出力Oi(i=1〜
n)には、第1表に示すように内部シフトレジスタのデ
ータが“L"の時は直流電圧E2が、“H"の時はV4端子に印
加される正弦波電圧Vmsin(2πf0t)または−V
msin(2πf0t)が出力される。In the position detection mode, a sine wave generator (804) is connected to the V4 terminal of the Y driver (31) and the V4 terminal of the Y driver (32).
Generated sine wave voltage V msin (2πf 0t ) and -V msin (2πf 2t )
A sinusoidal voltage of 0t ) is applied. Furthermore, since the DF terminals of the Y drivers (31) and (32) are grounded, they become "L", and the outputs Oi (i = 1 to 1) of the Y drivers (31) and (32) are
In n), as shown in Table 1, when the data of the internal shift register is “L”, the DC voltage E 2 is applied, and when the data is “H”, the sine wave voltage V msin (2πf 0t ) Or −V
msin (2πf 0t ) is output.
クロツクジエネレータ(800)で発生した基本クロツク
C(第7図の信号C)を分周器(801)で(n+2)分
周して出力されるスタートパルスSP(第7図の信号SP)
はカウンタ(802)(第7図の信号CNT)をリセツトしカ
ウントを開始させると共にY用ドライバ(31)、(32)
のシフトレジスタのデータ入力端子Dに供給される。そ
の後、基本クロツクパルスCが1つ発生する毎にカウン
タ(802)の出力値は“1"ずつ増加し、それに同期して
Y用ドライバ(31)、(32)の内部シフトレジスタのデ
ータが1つずつシフトされるので、両端に±Vmsin(2
πf0t)の電圧の印加されたY透明電極(12)が1つず
つ隣へシフトされる。つまりY透明電極(12)の抵抗値
をR0とすると、Y透明電極(121),(122),…(12
m)に順番に(2Vm/R0)・sin(2πf0t)の正弦波電流
が流れる。Start pulse SP (signal SP in FIG. 7) that is output by dividing the basic clock C (signal C in FIG. 7) generated in the clock generator (800) by (n + 2) in the frequency divider (801).
Resets the counter (802) (signal CNT in FIG. 7) and starts counting, and Y drivers (31), (32)
Is supplied to the data input terminal D of the shift register. After that, each time one basic clock pulse C is generated, the output value of the counter (802) is incremented by "1", and in synchronization with it, one data is stored in the internal shift register of the Y drivers (31) and (32). Since it is shifted by ± V msin (2
The Y transparent electrodes (12) to which a voltage of πf 0t ) is applied are shifted to the adjacent one by one. That is, assuming that the resistance value of the Y transparent electrode (12) is R 0 , the Y transparent electrodes (121), (122), ... (12
A sinusoidal current of (2Vm / R 0 ) ・sin (2πf 0t ) flows sequentially in m).
この時、Y透明電極(12m)上のXの位置に置かれた入
力ペン(4)のピツクアツプコイル(40)には各透明電
極(12)に流れる正弦波電流により発生する交流磁束の
液晶セル1面に垂直な成分により起電力が生ずる。この
起電力は、Y透明電極(12)を流れる正弦波電流と同じ
周波数で位相が90°異なり、そのレベルの大きさが点X
と正弦波電流の流れているY透明電極(12)との距離に
反比例した正弦波となる。但し点XのY透明電極(12
m)に電流が流れている場合は距離は最短となるが、液
晶セル1面に垂直な成分の磁束はほぼゼロとなる為にピ
ツクアツプコイル(40)の出力もほぼゼロとなる。この
ピツクアツプコイル(40)の出力信号はヘツドアンプ
(41)で増幅され、S/N比を上げる為に中心周波数f0の
バンドパスフイルタ(700)を通る。上に述べた様にY
透明電極(12)に順次1本ずつ電流を流していつた時の
バンドパスフイルタ(700)出力波形を第7図の信号b
に示す。At this time, the pick-up coil (40) of the input pen (4) placed at the X position on the Y transparent electrode (12m) has a liquid crystal cell of an AC magnetic flux generated by a sinusoidal current flowing through each transparent electrode (12). An electromotive force is generated by a component perpendicular to one surface. This electromotive force has the same frequency as the sinusoidal current flowing through the Y transparent electrode (12) but a phase difference of 90 °, and the magnitude of the level is point X.
And a sine wave that is inversely proportional to the distance between the Y transparent electrode (12) through which the sine wave current flows. However, Y transparent electrode (12
When the current flows in m), the distance is the shortest, but the magnetic flux of the component perpendicular to the surface of the liquid crystal cell is almost zero, so the output of the pick-up coil (40) is also almost zero. The output signal of the pickup coil (40) is amplified by the head amplifier (41) and passes through a bandpass filter (700) having a center frequency f 0 in order to increase the S / N ratio. Y as mentioned above
Figure 7 shows the output waveform of the bandpass filter (700) when the current is passed through the transparent electrode (12) one by one.
Shown in.
また差動アンプ(702)の2つの入力端子にはY用ドラ
イバ(31)、(32)のV4端子に印加されるそれぞれの正
弦波電圧±Vmsin(2πf0t)が印加されるので、出力に
はY透明電極(12)に流れる電流に比例した正弦波が出
力される(第7図の信号r参照)。Moreover, since the respective sine wave voltages ± V msin (2πf 0t ) applied to the V4 terminals of the Y drivers (31) and (32) are applied to the two input terminals of the differential amplifier (702), the output A sinusoidal wave proportional to the current flowing through the Y transparent electrode (12) is output to (see signal r in FIG. 7).
第7図からも分かるようにバンドパスフイルタ(700)
の出力信号bの位相はY透明電極(121)から(12m)に
電流を流している期間とY透明電極(12(m+1))か
ら(12n)に電流を流している期間とでは180度異なる。
従つて差動アンプ(702)の出力信号rとバンドパスフ
イルタ(700)の出力信号bを位相比較器(701)に入力
すると出力信号pの波形は第7図の信号pの様になる。
そしてコンパレータ(703)の基準電位端子BをVRの電
位に設定すると位相比較器(701)の出力信号pのレベ
ルがVRとなつた時にコンパレータ(703)は一致パルス
lを出力しラツチ(803)がその時のカウンタ(802)出
力をラツチする。Band pass filter (700)
The phase of the output signal b of is different by 180 degrees between the period in which a current is passed from the Y transparent electrode (121) to (12m) and the period in which a current is passed from the Y transparent electrode (12 (m + 1)) to (12n). .
Therefore, when the output signal r of the differential amplifier (702) and the output signal b of the band pass filter (700) are input to the phase comparator (701), the waveform of the output signal p becomes like the signal p of FIG.
When the reference potential terminal B of the comparator (703) is set to the potential of VR, the comparator (703) outputs the coincidence pulse 1 when the level of the output signal p of the phase comparator (701) becomes VR and the latch (803). Latches the counter (802) output at that time.
つまり、順次Y透明電極(12)に交流電流を流して走査
し、入力ペン(4)の位置するm番目のY透明電極(12
m)を走査した時にコンパレータ(703)は一致パルスを
発生し、カウンタ(802)の出力値mをラツチする。こ
のラツチ(803)の出力値をCPU(10)が読取る事によ
り、入力ペン(4)の位置のY座標を検出する。That is, an alternating current is sequentially passed through the Y transparent electrode (12) to perform scanning, and the m-th Y transparent electrode (12) at which the input pen (4) is located.
When scanning m), the comparator (703) generates a coincidence pulse and latches the output value m of the counter (802). The CPU (10) reads the output value of the latch (803) to detect the Y coordinate of the position of the input pen (4).
以上述べた動作を第6図の期間Tn+1に行い、さらに期
間Tn+2に同様の動作をX用ドライバ(21)、(22)X
透明電極(11)に関して行い入力ペン(4)の位置のX
座標を検出する。The above-described operation is performed in the period Tn + 1 of FIG. 6, and the same operation is performed in the period Tn + 2 as X drivers (21) and (22) X.
Do with respect to the transparent electrode (11), X at the position of the input pen (4)
Detect coordinates.
従来の表示装置は以上のように構成されているので、表
示画面を大きくした場合、第7図に示した主な各部の信
号の出力波形図は、実際は第8図に示す様な出力波形図
となる。Since the conventional display device is configured as described above, when the display screen is enlarged, the output waveform diagram of the signal of each main part shown in FIG. 7 is actually the output waveform diagram shown in FIG. Becomes
m番目の電極の上にピツクアツプコイル(40)がある
時、カウンタ(802)の出力値がmの前後付近の値の時
は、バンドパスフイルタ(700)の出力信号bは一定の
レベルを持つので位相比較器(701)は正常に動作する
が、カウンタ(802)の出力値がmと大きな差を持つ値
の時は、ピツクアツプコイル(40)のある位置と交流成
分電流の流れている電極の位置の距離が大きくなる為
に、バンドパスフイルタ(700)の出力信号bのレベル
が小さくなり位相情報のS/N比が悪くなるので、位相比
較器(701)の出力p(第8図の信号pにおける斜線部
分)は不安定になつてしまう。When the pick-up coil (40) is on the m-th electrode and the output value of the counter (802) is around m, the output signal b of the bandpass filter (700) has a constant level. Therefore, the phase comparator (701) operates normally, but when the output value of the counter (802) has a large difference from m, the position where the pick-up coil (40) is located and the electrode where the AC component current flows. Since the distance of the position becomes large, the level of the output signal b of the bandpass filter (700) becomes small and the S / N ratio of the phase information becomes poor. Therefore, the output p of the phase comparator (701) (see FIG. 8). The shaded part in the signal p) becomes unstable.
従つて、コンパレータ(703)は誤まつた一致パルス信
号lfを出力する。この誤まつた一致パルス信号lfでラツ
チ(803)がカウンタ(800)の値をラツチする事により
検出座標が誤つてしまうという問題点があつた。Therefore, the comparator (703) outputs the erroneous coincidence pulse signal lf. The latch (803) latches the value of the counter (800) with this erroneous coincidence pulse signal lf, which causes a problem that the detected coordinates are erroneous.
この発明は上記のような問題点を解消するためになされ
たもので、表示画面を大きくした場合でも誤まつた一致
パルスの発生を防ぎ、精度よく正確な座標検出の行なえ
る表示装置を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems, and it is possible to obtain a display device capable of preventing an incorrect coincidence pulse even when the display screen is enlarged and performing accurate coordinate detection. With the goal.
この発明に係る表示装置は、磁束検出手段に生じる信号
の振幅を検出する振幅検出手段と、振幅が所定のしきい
値に達した時に開くゲート回路とゲート回路の出力パル
スによつてゲート回路を閉じる手段を備えたものであ
る。A display device according to the present invention includes an amplitude detection unit that detects the amplitude of a signal generated in a magnetic flux detection unit, a gate circuit that opens when the amplitude reaches a predetermined threshold value, and a gate circuit that uses an output pulse of the gate circuit. It is equipped with a means for closing.
この発明における表示装置は、ゲート回路により誤つた
一致パルスの発生を防ぎ、磁束検出手段の振幅レベルが
一定値を越えた後の位相反転を示す一致パルスを真の一
致パルスとして処理する。The display device according to the present invention prevents the generation of an erroneous coincidence pulse by the gate circuit, and processes the coincidence pulse indicating the phase inversion after the amplitude level of the magnetic flux detecting means exceeds a certain value as a true coincidence pulse.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図は、この発明の一実施例による表示装置の構成を
示すブロツク図である。第1図において、(1000)は振
幅検出手段、ゲート回路及びゲート回路を閉じる手段を
備えたゲート制御回路であり、その他の各構成要素は、
従来例の第4図に示す各構成要素と同様であり、同一符
号はそれぞれ同一又は相当の動作をする。FIG. 1 is a block diagram showing the structure of a display device according to an embodiment of the present invention. In FIG. 1, (1000) is a gate control circuit provided with an amplitude detecting means, a gate circuit and a means for closing the gate circuit, and the other respective constituent elements are:
This is the same as each component shown in FIG. 4 of the conventional example, and the same reference numerals perform the same or corresponding operations.
第2図は、第1図に示す入力ペン(4)、位置検出回路
(7)、位置検出走査回路(8)及びゲート制御回路
(1000)の詳細を示す回路図である。FIG. 2 is a circuit diagram showing details of the input pen (4), the position detection circuit (7), the position detection scanning circuit (8) and the gate control circuit (1000) shown in FIG.
第2図において、入力ペン(4)、位置検出回路
(7)、位置検出走査回路(8)の各構成要素は、従来
例の第5図によるものと同様であり、同一符号はそれぞ
れ同一又は相当の動作をする。In FIG. 2, the components of the input pen (4), the position detection circuit (7), and the position detection scanning circuit (8) are the same as those of the conventional example shown in FIG. Performs a considerable operation.
図において、(1001)はダイオード、(1002)は抵抗
器、(1003)はコンデンサでありこれらで包絡線検波回
路を構成し、バンドパスフイルタ(700)の交流成分を
含んだ出力信号から振幅情報を取り出す振幅検出手段で
ある。(1004)はコンパレータであり、入力端子A、B
の電位を比較しA>Bの時C端子からローレベルを出力
する。(1005)は可変抵抗器であり、コンパレータ(10
04)のB入力端子の比較電位、すなわち所定のしきい値
を決定する。(1006)はインバーターゲート、(1007)
は抵抗器、(1008)はオアゲートで、微分回路を構成
し、コンパレータ(1004)の出力の立下がりを検出しパ
ルスを発生する。(1009)はオアゲート、(1010)、
(1011)はセツト、リセツト可能なDタイプのフリツプ
フロツプ、(1012)はオアゲート、(1013)はインバー
ターゲートである。In the figure, (1001) is a diode, (1002) is a resistor, and (1003) is a capacitor, which form an envelope detection circuit. Amplitude information is output from the output signal containing the AC component of the bandpass filter (700). Is an amplitude detecting means for taking out. (1004) is a comparator, which has input terminals A and B
The potentials are compared, and when A> B, a low level is output from the C terminal. (1005) is a variable resistor and a comparator (10
04) The comparison potential of the B input terminal, that is, a predetermined threshold value is determined. (1006) is an inverter gate, (1007)
Is a resistor, and (1008) is an OR gate, which constitutes a differentiating circuit and detects the falling edge of the output of the comparator (1004) and generates a pulse. (1009) is the OR gate, (1010),
(1011) is a settable and resettable D type flip-flop, (1012) is an OR gate, and (1013) is an inverter gate.
また、第3図は第2図の主な各部における信号の時間に
対する変化を示す出力波形図であり、信号CNTはカウン
タ(802)の出力値、信号SPは分周器(801)の出力する
スタートパルス、信号bはバンドパスフイルタ(700)
の出力及びその振幅の包絡線、信号CAはコンパレータ
(1004)のA入力、信号S1はコンパレータ(1004)の出
力、信号S2はオアゲート(1008)の出力、信号S3はフリ
ツプフロツプ(1010)のQ出力、信号S4はフリツプフロ
ツプ(1011)のQ出力、信号lはコパレータ(703)の
出力、信号ltはオアゲート(1012)の出力の波形であ
る。Further, FIG. 3 is an output waveform diagram showing changes with time of the signal in each main part of FIG. 2, where the signal CNT is the output value of the counter (802) and the signal SP is the output of the frequency divider (801). Start pulse, signal b is bandpass filter (700)
Output and envelope of its amplitude, signal CA is A input of comparator (1004), signal S1 is output of comparator (1004), signal S2 is output of OR gate (1008), signal S3 is Q output of flip-flop (1010) , The signal S4 is the Q output of the flip-flop (1011), the signal l is the output of the comparator (703), and the signal lt is the output of the OR gate (1012).
次に動作について説明する。Next, the operation will be described.
この発明の一実施例による表示装置は従来例と同様の動
作で、第6図に示すように表示モードと位置検出モード
を時分割で繰り返すが、位置検出モードでの動作を第2
図、第3図について説明する。The display device according to the embodiment of the present invention operates in the same manner as the conventional example, and as shown in FIG. 6, the display mode and the position detection mode are repeated in a time division manner.
FIG. 3 and FIG. 3 will be described.
第2図で入力ペン(4)の先端のピツクアツプコイル
(40)は図示していないが、例えば液晶セル(1)のm
番目のY透明電極(12m)の上に置かれている。そして
順次1本づつのY透明電極(12)に交流成分電流を流し
た時、バンドパスフイルタ(700)の出力信号bは第3
図の信号bの様な波形となり、この信号の位相変化点
(P点)に元に座標検出を行なう。コンパレータ(70
3)の出力信号lは第3図の信号lに示すように、位相
の変化点でパルスを発生するが、真の位相変化点以外に
信号bのレベルの低い所でも誤つたパルス信号lfを出力
する。Although the pick-up coil (40) at the tip of the input pen (4) is not shown in FIG. 2, for example, m in the liquid crystal cell (1).
It is placed on the second Y transparent electrode (12 m). Then, when an AC component current is passed through the Y transparent electrodes (12) one by one, the output signal b of the band pass filter (700) is the third signal.
A waveform like the signal b in the figure is obtained, and coordinate detection is performed based on the phase change point (point P) of this signal. Comparator (70
The output signal l of 3) generates a pulse at the phase change point, as shown in the signal l of FIG. 3, but the erroneous pulse signal lf is generated at a low level of the signal b other than the true phase change point. Output.
一方、バンドパスフイルタ(700)の出力信号bを包絡
線検波回路(1001)、(1002)、(1003)を通した後、
コンパレータ(1004)のA端子に入力される信号は第3
図の信号CAに示す波形となる。従つて、コンパレータ
(1004)の出力波形は所定のしきい値に達した時にゲー
ト回路が開かれることになり、第3図の信号S1となる。
即ち、バンドパスフイルタ(700)の出力の振幅が所定
レベルより大きくなつた時だけローレベルとなる。そこ
で、フリツプフロツプ(1011)のQ出力の信号S4は第3
図の信号S4に示す様に、コンパレータ(1004)の立下が
りエツジを示すパルス(第3図の信号S2)のうち、フリ
ツプフロツプ(1010)のQ出力(信号S3)でゲートをか
けて、得られるパルスでローレベルとなり、オアゲート
(1012)のローレベルパルスにより再びハイレベルとな
り、ゲート回路を閉じる。On the other hand, after passing the output signal b of the band pass filter (700) through the envelope detection circuits (1001), (1002), (1003),
The signal input to the A terminal of the comparator (1004) is the third
It has the waveform shown in signal CA in the figure. Therefore, when the output waveform of the comparator (1004) reaches a predetermined threshold value, the gate circuit is opened and becomes the signal S1 in FIG.
That is, it becomes low level only when the amplitude of the output of the band pass filter (700) becomes larger than a predetermined level. Therefore, the signal S4 of the Q output of the flip-flop (1011) is the third
As shown by the signal S4 in the figure, of the pulse (signal S2 in FIG. 3) indicating the falling edge of the comparator (1004), the gate is obtained by the Q output (signal S3) of the flip-flop (1010). It goes low with a pulse and goes high again with a low-level pulse from the OR gate (1012), closing the gate circuit.
従つて、コンパレータ(703)の出力パルス(第3図の
信号l)のうち、フリツプフロツプ(1011)のQ出力
(信号S4)がローレベルの期間のものだけをぬき取る様
にオアゲート(1012)でゲートをかける事によつて真の
位相変化を示すパルス信号ltを取り出す事ができる。Therefore, of the output pulse (signal l in FIG. 3) of the comparator (703), the OR gate (1012) is used to remove only the Q output (signal S4) of the flip-flop (1011) in the low level period. By applying the gate, the pulse signal lt showing the true phase change can be taken out.
以上のように、この発明によれば磁束検出手段の位相変
化検出手段の出力部に、磁束検出手段の出力レベルを検
出する振幅検出手段と、この出力レベルが所定値を越え
た時に開くゲート回路を設け、位相変化検出手段への入
力信号レベルが低い時は動作しない構成としたので、表
示画面を大きくしても、座標検出精度の高い表示装置が
得られる効果がある。As described above, according to the present invention, the amplitude detecting means for detecting the output level of the magnetic flux detecting means and the gate circuit opened when the output level exceeds a predetermined value are provided at the output part of the phase change detecting means of the magnetic flux detecting means. Is provided so that it does not operate when the input signal level to the phase change detecting means is low. Therefore, even if the display screen is enlarged, a display device with high coordinate detection accuracy can be obtained.
第1図はこの発明の一実施例による表示装置の構成を示
すブロツク図、第2図は第1図における位置検出走査回
路、位置検出回路、ゲート制御回路、入力ペンを詳細に
示す回路図、第3図は第2図の主な各部の信号の時間に
対する変化を示す出力波形図、第4図は従来の表示装置
の構成を示すブロツク図、第5図は従来の表示装置の位
置検出動作を説明するための説明図、第6図は表示モー
ドと位置検出モードとの時分割動作を説明する説明図、
第7図は第5図の各部の主な信号の時間に対する変化を
示す出力波形図、第8図は従来の表示装置の信号時間に
対する変化を示す波形図である。 (1)……平板状表示パネル、(4)……入力ペン、
(6)……表示用信号印加手段、(7)、(8)……位
置検出手段、(11)……X電極、(12)……Y電極、
(40)……磁束検出手段、(701)……位相比較手段、
(804)……交流成分電流印加手段、(1000)……ゲー
ト回路及びゲート回路を閉じる手段、(1001)、(100
2)、(1003)……振幅検出手段。 なお、同一符号は同一、又は相当部分を示す。1 is a block diagram showing the configuration of a display device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing in detail the position detection scanning circuit, position detection circuit, gate control circuit, and input pen shown in FIG. FIG. 3 is an output waveform diagram showing changes of signals of respective main parts of FIG. 2 with respect to time, FIG. 4 is a block diagram showing a configuration of a conventional display device, and FIG. 5 is a position detection operation of the conventional display device. FIG. 6 is an explanatory view for explaining the time division operation in the display mode and the position detection mode,
FIG. 7 is an output waveform diagram showing changes with time of main signals of the respective parts of FIG. 5, and FIG. 8 is a waveform diagram showing changes with time of signals of the conventional display device. (1) ... flat panel display panel, (4) ... input pen,
(6) ... Display signal applying means, (7), (8) ... position detecting means, (11) ... X electrode, (12) ... Y electrode,
(40) …… Magnetic flux detection means, (701) …… Phase comparison means,
(804) ... means for applying alternating current component, (1000) ... means for closing gate circuit and gate circuit, (1001), (100
2), (1003) ... Amplitude detection means. The same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩田 修司 兵庫県尼崎市塚口本町8丁目1番1号 三 菱電機株式会社応用機器研究所内 (56)参考文献 特開 昭60−79219(JP,A) 特開 昭58−84339(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shuji Iwata 8-1-1 Tsukaguchihonmachi, Amagasaki-shi, Hyogo Sanryo Electric Co., Ltd. Applied Equipment Research Laboratory (56) Reference JP-A-60-79219 (JP, A) ) JP-A-58-84339 (JP, A)
Claims (1)
ネルと、上記X−Yマトリクス電極に表示用信号を印加
する表示用信号印加手段と、 上記X−Yマトリクス電極の少なくとも一方の電極群に
順次1本ずつ交流成分を有する電流を印加する交流成分
電流印加手段と、 磁束検出手段を具備する入力ペンと、 上記マトリクス電極に印加する交流成分電流の位相と上
記磁束検出手段に生じる信号の位相とを比較する位相比
較手段と、 上記位相比較手段の出力に基づき上記表示パネル上の入
力ペンの位置を検出する位置検出手段とを備えた表示装
置において、上記磁束検出手段に生じる信号の振幅を検
出する振幅検出手段と、 上記振幅検出手段の出力がしきい値に達した時に開くゲ
ート回路と、 上記ゲート回路の出力パルスにより上記ゲート回路を閉
じる手段とを備えた事を特徴とする表示装置。1. A flat panel display panel having an XY matrix electrode structure, display signal applying means for applying a display signal to the XY matrix electrodes, and at least one electrode group of the XY matrix electrodes. An alternating current component current applying means for sequentially applying a current having an alternating current component, an input pen having a magnetic flux detecting means, a phase of the alternating current component current applied to the matrix electrode, and a signal generated in the magnetic flux detecting means. In a display device including a phase comparison means for comparing the phase and a position detection means for detecting the position of the input pen on the display panel based on the output of the phase comparison means, the amplitude of the signal generated in the magnetic flux detection means. A gate circuit that opens when the output of the amplitude detection means reaches a threshold value; Display device, characterized in that and means for closing the road.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5953587A JPH07120242B2 (en) | 1987-03-13 | 1987-03-13 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5953587A JPH07120242B2 (en) | 1987-03-13 | 1987-03-13 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63225818A JPS63225818A (en) | 1988-09-20 |
JPH07120242B2 true JPH07120242B2 (en) | 1995-12-20 |
Family
ID=13116052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5953587A Expired - Fee Related JPH07120242B2 (en) | 1987-03-13 | 1987-03-13 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07120242B2 (en) |
-
1987
- 1987-03-13 JP JP5953587A patent/JPH07120242B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63225818A (en) | 1988-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0738152B2 (en) | Display device | |
US5357266A (en) | Display-integrated type tablet device | |
TWI479396B (en) | Position detecting device | |
US4423417A (en) | Capacitance type distance detecting apparatus | |
JPH10269020A (en) | Liquid crystal display device with coordinate detection function and its driving circuit | |
JPH07120242B2 (en) | Display device | |
JPS59153184A (en) | Magnetic field sensor | |
JP3061404B2 (en) | Display integrated tablet | |
JP2638331B2 (en) | Coordinate input device | |
JP3587391B2 (en) | Position detection device | |
JP2747429B2 (en) | Display integrated tablet device | |
JPH0766116B2 (en) | Display device | |
JP3051270B2 (en) | Tablet device and display integrated tablet device | |
JP3192522B2 (en) | Display integrated tablet device and driving method thereof | |
JPS62165229A (en) | coordinate input device | |
JPH09204259A (en) | Wireless coordinate detecting device | |
JPH07295726A (en) | Coordinate detector | |
JPS6028978Y2 (en) | information input device | |
JPS587422Y2 (en) | Display status reading device for magnetic reversal type display device | |
JP3316689B2 (en) | Electronic compass | |
JPH086722A (en) | Input integrated liquid crystal display device and coordinate detection method | |
SU1638744A1 (en) | Device for registration of time characteristics of commutation equipment | |
JPH07152486A (en) | Coordinate detection pulse application method for panel-integrated tablet | |
JPH0769529B2 (en) | Display device | |
JPH0749669A (en) | Matrix panel coordinate position detection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |