JPS63224665A - Generating circuit for substrate voltage - Google Patents
Generating circuit for substrate voltageInfo
- Publication number
- JPS63224665A JPS63224665A JP62059811A JP5981187A JPS63224665A JP S63224665 A JPS63224665 A JP S63224665A JP 62059811 A JP62059811 A JP 62059811A JP 5981187 A JP5981187 A JP 5981187A JP S63224665 A JPS63224665 A JP S63224665A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate voltage
- charge pump
- substrate
- pump circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100081489 Drosophila melanogaster Obp83a gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の基板電圧を発生する基板電圧発
生回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a substrate voltage generation circuit that generates a substrate voltage of a semiconductor device.
第2図に基板電圧発生回路の基本回路を示し、図におい
て、1はリングオシレータ、2はドライバであり、リン
グオシレータ1は例えばインバータを縦列接続して構成
したものである。またC0はキャパシタ、Q、、Q、は
チャージポンプ回路3を構成するNチャネルMOS F
ETである。又V、はこのNチャネk M OS F
E T Q r 、 Qtを接続するノード、■□は
本基板電圧発生回路の出力端子である。FIG. 2 shows the basic circuit of the substrate voltage generation circuit. In the figure, 1 is a ring oscillator, 2 is a driver, and the ring oscillator 1 is constructed by, for example, inverters connected in series. Further, C0 is a capacitor, Q, , Q are N-channel MOS F constituting the charge pump circuit 3.
It is ET. Also, V is this N channel k M OS F
The node connecting E T Q r and Qt, ■□ is the output terminal of the substrate voltage generation circuit.
第3図に第2図に示したφOr v、 、Vlmの電圧
波形の概略を示゛す。図中、φ。はチャージポンプ回路
駆動信号であり、ドライバ2より出力されその発振周期
はリングオシレータ1によって決まっている。FIG. 3 schematically shows the voltage waveforms of φOr v, , Vlm shown in FIG. 2. In the figure, φ. is a charge pump circuit drive signal, which is output from the driver 2 and whose oscillation period is determined by the ring oscillator 1.
次に動作について説明する。駆動信号φ0の電圧がOか
らvl−になった時ノード■。の電圧はキャパシタC0
による容量結合のために、OからV、に上昇する。しか
しこの時、トランジスタQ2がON状態になり、このた
め該トランジスタQ2のしきい値電圧をV THE と
すると該ノード■。の電圧は■、□に下がる。その後駆
動信号φ。がV、からOに下がると、キャパシタC0に
よる容量結合のために、ノードv0の電圧は上記v7H
2からVTH2v、に下がる。この時トランジスタQ2
はOFF状態であるが、トランジスタQ、がON状態に
なるため、基板電圧■、lは下がる。Next, the operation will be explained. When the voltage of the drive signal φ0 changes from O to vl-, the node ■. The voltage of capacitor C0
rises from O to V due to capacitive coupling by. However, at this time, the transistor Q2 is turned on, and therefore, if the threshold voltage of the transistor Q2 is V THE, then the node ■. The voltage of decreases to ■ and □. Then the drive signal φ. When V drops from V to O, the voltage at node v0 increases to the above v7H due to capacitive coupling by capacitor C0.
2 to VTH2v. At this time transistor Q2
is in the OFF state, but since the transistor Q is in the ON state, the substrate voltages .
以上のような動作を繰り返し、トランジスタQ1のしき
い値電圧をVTMI とすると基板電圧■。By repeating the above operation and assuming that the threshold voltage of transistor Q1 is VTMI, the substrate voltage becomes ■.
は最終的に■ア□ +Vrxt V、となって安定す
る。しかるに、実際は基板電圧は半導体チップ上に構成
された様々な回路の動作の影響を受けて変動する。eventually becomes ■A□ +Vrxt V, and becomes stable. However, in reality, the substrate voltage fluctuates under the influence of the operations of various circuits configured on the semiconductor chip.
このような変動を速やかに補償する基板電圧発生回路と
して、例えば第4図に示すような回路が提案されている
。図中、1はリングオシレータであり、la、lb、l
c、ldは3亥リングオシレータ1を構成するインバー
タである。また4a。For example, a circuit as shown in FIG. 4 has been proposed as a substrate voltage generating circuit that quickly compensates for such fluctuations. In the figure, 1 is a ring oscillator, la, lb, l
c and ld are inverters constituting the 3-ring oscillator 1. Also 4a.
4bはリングオシレータ1の出力を反転してチャージポ
ンプ回路3a、3bに出力するインバータであり、03
s* Q3>はPチャネルMOS F ET。4b is an inverter that inverts the output of the ring oscillator 1 and outputs it to the charge pump circuits 3a and 3b;
s*Q3> is a P-channel MOS FET.
Q、、、Q、b、Q、□ Qzb、Q4□ Q4bはN
チャネルMO3FETである。またco、、co、はキ
ャパシタである。Q,,,Q,b,Q,□ Qzb,Q4□ Q4b is N
Channel MO3FET. Further, co,,co, are capacitors.
このM OS F E T Q 3 、Q aからなる
インバータ4は第2図でいうドライバに相当する部分で
ある。The inverter 4 consisting of the MOSFET Q3 and Qa corresponds to the driver in FIG.
この基板電圧発生回路はチャージポンプ回路を2個備え
た例であり、図中、2つのチャージポンプ回路駆動信号
φ1.φ2は位相がほぼ180 ″ずれている。This substrate voltage generation circuit is an example including two charge pump circuits, and in the figure, two charge pump circuit drive signals φ1. φ2 is approximately 180″ out of phase.
第5図にこの回路動作を示す波形の概略を示す。FIG. 5 schematically shows waveforms illustrating the operation of this circuit.
各々のチャージポンプ回路3a、3bの動作は第2図の
場合と同様であり、基板電圧V□も第2図の場合と同様
に最終的にはVTMI +VrHt VPとなるが、
駆動信号φ、とφ2との位相が180 ”ずれているの
で、基板電圧VllがVTHl +vtoz−V、の安
定電位に到達するまでに短い時間で済む。したがって、
他の回路の影響で基板電圧■。The operation of each charge pump circuit 3a, 3b is the same as in the case of FIG. 2, and the substrate voltage V□ ultimately becomes VTMI +VrHt VP as in the case of FIG.
Since the driving signals φ and φ2 are out of phase by 180'', it takes only a short time for the substrate voltage Vll to reach the stable potential of VTHL +vtoz-V. Therefore,
■ Board voltage due to influence of other circuits.
が変動し、VlllがVTMI +Vt)lz Vp
より高くなった場合には、この基板電圧発生回路はその
変動を速やかに補償することができる。fluctuates, Vllll becomes VTMI +Vt)lz Vp
If it becomes higher, this substrate voltage generation circuit can quickly compensate for the variation.
しかしながら基板電圧V1mが他の回路の影響でVy、
l+ +Vア。−■、より低くなった場合にはチャージ
ポンプ回路はVoに寄与しなくなり、上記第4図の回路
ではチャージポンプ回路を2個備えているためドライバ
も2個あり、チャージポンプ回路を1つしか備えていな
い基板電圧発生回路に比べてドライバで消費する電力が
多い分だけ無駄な電力を消費している事になるという問
題点があった。However, the substrate voltage V1m becomes Vy due to the influence of other circuits.
l+ +Va. -■, if it becomes lower, the charge pump circuit will no longer contribute to Vo, and the circuit in Figure 4 above has two charge pump circuits, so there are also two drivers, and only one charge pump circuit. There is a problem in that the driver consumes more power than a substrate voltage generation circuit which is not equipped with the driver, resulting in wasted power consumption.
この発明は上記のような問題点を改善するためになされ
たもので、基板電圧の変動を速やかに補償でき、しかも
消費電力の低減化を達成できる基板電圧発生回路を提供
することを目的とする。This invention was made to improve the above-mentioned problems, and an object of the present invention is to provide a substrate voltage generation circuit that can quickly compensate for fluctuations in substrate voltage and further reduce power consumption. .
この発明に係る基板電圧発生回路は、基板電圧が設定値
より高い場合には、1つのリングオシレータに対して複
数個設けられ駆動信号の位相が全て異なる全てのチャー
ジポンプ回路を動作させ、基板電圧が設定値より低い場
合には、一部のチャージポンプ回路の動作を停止させる
動作制御手段を設けたものである。In the substrate voltage generation circuit according to the present invention, when the substrate voltage is higher than a set value, all the charge pump circuits, which are provided in plurality for one ring oscillator and whose drive signals are all different in phase, are operated, and the substrate voltage is increased. The charge pump circuit is provided with an operation control means that stops the operation of a part of the charge pump circuit when the charge pump circuit is lower than a set value.
この発明においては、基板電圧が設定値より高い場合に
は全てのチャージポンプ回路を動作させ、基板電圧が設
定値より低い場合には一部のチャージポンプ回路の動作
を停止させるようにしたから、基板電圧の変動を速やか
に補償できるだけでなく、消費電力の低減化を図ること
ができる。In this invention, all the charge pump circuits are operated when the substrate voltage is higher than the set value, and some of the charge pump circuits are stopped when the substrate voltage is lower than the set value. Not only can fluctuations in substrate voltage be quickly compensated for, but also power consumption can be reduced.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例による基板電圧発主回路を
示す図で、チャージポンプ回路を2個備えた例を示して
いる。図中、第4図と同一符号は同一部分を示し、Q、
はPチャネルMO3FET。FIG. 1 is a diagram showing a substrate voltage generator circuit according to an embodiment of the present invention, and shows an example including two charge pump circuits. In the figure, the same symbols as in FIG. 4 indicate the same parts, Q,
is a P-channel MO3FET.
Qb 、Q7 、QeはNチャネルMOS F ETで
あり、6はこれらのMO3FETQs 、’Qa 、Q
? 。Qb , Q7 , Qe are N-channel MOS FETs, and 6 is these MO3FETs Qs , 'Qa , Q
? .
Q、により構成されたv0レベル検出回路6である。5
はこのvIIllレベル検出回路の出力が第1゜第2の
インバータ7.82段を介してその一方の入力に接続さ
れた2人力AND回路で、そのもう一方の入力にはリン
グオシレータ1のインバータICの出力が接続されてお
り、その出力はインバータ4bに接続されている。This is a v0 level detection circuit 6 composed of Q. 5
is a two-man power AND circuit in which the output of this vIIll level detection circuit is connected to one input of the first and second inverters 7.82, and the other input is connected to the inverter IC of ring oscillator 1. The output of the inverter 4b is connected to the inverter 4b.
本実施例による基板電圧発生回路の基本的な考え方は、
基板電圧が必要以上に小さくなった場合には、複数個備
えているチャージポンプ回路のうちのいくつかを動作さ
せないようにすることにより、消費電力を減らそうとい
うものである。The basic idea of the substrate voltage generation circuit according to this embodiment is as follows.
The idea is to reduce power consumption by disabling some of the plurality of charge pump circuits when the substrate voltage becomes lower than necessary.
次に動作について説明する。Next, the operation will be explained.
第1図において、チャージポンプ駆動信号φ。In FIG. 1, charge pump drive signal φ.
は、基板電圧■□の値にかかわらず常に発振されている
が、チャージポンプ駆動信号φ2はV−の値によって発
振したり、しなかったりする。すなわち、今Nチャネル
トランジスタQs 、 Qb 、 Q7、Q、のしきい
値電圧を■7とすると、トランジスタQ、のゲートが接
地されているので、VBm≦−3vyO時はQb 、Q
? 、QsはON状9 Lなり、v0レベル検出回路の
出力は”L”レベルになりAND回路5の一方の入力が
“L″レベルなるから駆動信号φ2は″H″レベルに固
定される。一方Va++> 3Vアの時はに1.、(
1,、Q、が3つともON状態ではあり得ないから、■
。is always oscillated regardless of the value of the substrate voltage ■□, but the charge pump drive signal φ2 may or may not oscillate depending on the value of V-. That is, if the threshold voltages of N-channel transistors Qs, Qb, Q7, and Q are set to ■7, the gate of transistor Q is grounded, so when VBm≦−3vyO, Qb, Q
? , Qs are in the ON state 9L, the output of the v0 level detection circuit goes to the "L" level, and one input of the AND circuit 5 goes to the "L" level, so the drive signal φ2 is fixed at the "H" level. On the other hand, when Va++> 3Va, 1. ,(
Since it is impossible for all three 1,,Q, to be in the ON state, ■
.
レベル検出回路の出力は°H″レベルとなり、駆動信号
φオは発振する。従って■7二lvとすると、■□<−
3Vの時には、駆動信号φ1によって駆動されるチャー
ジポンプ回路3aだけが動作し、このため消費電力は従
来の回路より小さくすることができる。The output of the level detection circuit becomes °H'' level, and the drive signal φO oscillates. Therefore, if ■72 lv, ■□<-
When the voltage is 3V, only the charge pump circuit 3a driven by the drive signal φ1 operates, and therefore the power consumption can be lower than that of the conventional circuit.
このように本実施例によれば、基板電圧V0≦−3Vの
時にはL”レベルをV sit > 3 Vの時には
“H”レベルを出力する。V□レベル検出回路を設け、
さらに該回路の出力とリングオシレータICの出力との
ANDをとるAND回路を第2のチャージポンプ回路の
前段に設けたので、基板電圧V□が一3vより低い時に
は、第2のチャージポンプ回路を停止して消費電力を低
減でき、さらにVlmが一3■より大きい時には、第1
.第2のチャージポンプ回路を作動させてVBmをすみ
やかに所望の値にすることができる。As described above, according to this embodiment, when the substrate voltage V0≦-3V, the L" level is output, and when V sit > 3 V, the "H" level is output. A V□ level detection circuit is provided,
Furthermore, since an AND circuit that ANDs the output of this circuit and the output of the ring oscillator IC is provided before the second charge pump circuit, when the substrate voltage V□ is lower than -3V, the second charge pump circuit is activated. can be stopped to reduce power consumption, and when Vlm is greater than 13
.. By activating the second charge pump circuit, VBm can be quickly brought to a desired value.
なお、上記実施例ではチャージポンプ回路が2個備わっ
ている場合を示したが、これは3個以上備わっていても
よい。又キャパシタC0の値は各々のチャージポンプ回
路で全く同じ値をとる必要もない。またトランジスタQ
lのしきい値電圧−VT)lI&びトランジスタQtの
しきい値電圧VTイ2も各々のチャージポンプ回路で全
く同じ値をとる必要はない。又本実施例にあげたVBB
レベル検出回路はレベル検出回路の一例にすぎず、他の
回路構成をとったものでも構わない。Note that although the above embodiment shows a case where two charge pump circuits are provided, three or more charge pump circuits may be provided. Further, the value of the capacitor C0 does not need to be exactly the same in each charge pump circuit. Also transistor Q
It is not necessary that the threshold voltage of transistor Qt -VT) and the threshold voltage of transistor Qt take exactly the same value in each charge pump circuit. Also, the VBB mentioned in this example
The level detection circuit is only an example of a level detection circuit, and other circuit configurations may be used.
以上のように、この発明に係る基板電圧発生回路によれ
ば、基板電圧V□の値が設定値以上の場合にはすべての
チャージポンプ回路を動作させ、基板電圧v0の値が設
定値以下の場合にはその一部のチャージポンプ回路の動
作を停止させる動作制御手段を設けたので、消費電力を
低減することができ、さらに基板電圧VlBをすみやか
に所望の値にすることもできる。As described above, according to the substrate voltage generation circuit according to the present invention, all the charge pump circuits are operated when the value of the substrate voltage V□ is equal to or higher than the set value, and when the value of the substrate voltage v0 is equal to or lower than the set value. In this case, since an operation control means for stopping the operation of a part of the charge pump circuit is provided, power consumption can be reduced and the substrate voltage VlB can be quickly brought to a desired value.
第1図は本発明の一実施例による基板電圧発生回路を示
す図、第2図は基板電圧発生回路の基本回路を示す図、
第3図は第2図に示した基板電圧発生回路の動作を示す
波形の概略図、第4図はV■の変動を速やかに補償する
基板電圧発生回路の一例を示す図、第5図はその回路動
作を示す波形の概略図である。
図において、1はリングオシレータ(発振器)、1a〜
1dはインバータ、3a、3bはチャージポンプ回路、
4a、4bはインバータ(ドライバ)、5はAND回路
、6はv□レベル検出回路である。
なお図中同一符号は同−又は相当部分を示す。
第1図
1:タノグ7シムータ
1o〜1d:/ン//−夕
3G、3b:fp−シ1°〃βυγ
5:AND#5
4a、4b: ダン/l−夕
6 : vss 1/’$lI$Δ775第2図
篇3図
■BB−−−、エエヨエ、−〇FIG. 1 is a diagram showing a substrate voltage generation circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing a basic circuit of the substrate voltage generation circuit,
FIG. 3 is a schematic diagram of waveforms showing the operation of the substrate voltage generation circuit shown in FIG. 2, FIG. 4 is a diagram showing an example of a substrate voltage generation circuit that quickly compensates for fluctuations in V FIG. 2 is a schematic diagram of waveforms showing the circuit operation. In the figure, 1 is a ring oscillator (oscillator), 1a~
1d is an inverter, 3a and 3b are charge pump circuits,
4a and 4b are inverters (drivers), 5 is an AND circuit, and 6 is a v□ level detection circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts. Fig. 1 1: Tanog 7 simulator 1o~1d:/n//-Y3G, 3b: fp-shi1°〃βυγ 5: AND#5 4a, 4b: Dan/l-Y6: vss 1/'$ lI$Δ775 Figure 2 Part 3 ■BB---, Eeyoe, -〇
Claims (2)
おいて、 周期的なパルスを発生する1つの発振器と、該発振器よ
りドライバを介して伝達される、位相が全て相異なるパ
ルスにより各々駆動され、その出力電圧を上記基板に供
給する複数のチャージポンプ回路と、 上記基板電圧が設定値より高い場合には全てのチャージ
ポンプ回路を動作させ、上記基板電圧が上記設定値より
低い場合には一部のチャージポンプ回路のみを動作させ
る動作制御手段とを備えたことを特徴とする基板電圧発
生回路。(1) In a circuit that generates a voltage to be applied to a substrate of a semiconductor device, one oscillator generates periodic pulses, and each of the circuits is driven by pulses having different phases that are transmitted from the oscillator via a driver, A plurality of charge pump circuits that supply the output voltage to the board, and when the board voltage is higher than the set value, all the charge pump circuits are operated, and when the board voltage is lower than the set value, some of the charge pump circuits are operated. and operation control means for operating only the charge pump circuit.
のチャージポンプ回路を駆動するパルスは位相がほぼ1
80°異なるものであることを特徴とする特許請求の範
囲第1項記載の基板電圧発生回路。(2) Two charge pump circuits are provided, and the pulses driving each charge pump circuit have a phase of approximately 1.
The substrate voltage generating circuit according to claim 1, wherein the substrate voltage generating circuits are different by 80 degrees.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62059811A JPS63224665A (en) | 1987-03-13 | 1987-03-13 | Generating circuit for substrate voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62059811A JPS63224665A (en) | 1987-03-13 | 1987-03-13 | Generating circuit for substrate voltage |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63224665A true JPS63224665A (en) | 1988-09-19 |
Family
ID=13123992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62059811A Pending JPS63224665A (en) | 1987-03-13 | 1987-03-13 | Generating circuit for substrate voltage |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63224665A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02126666A (en) * | 1988-11-07 | 1990-05-15 | Sanyo Electric Co Ltd | Generation circuit of substrate bias voltage |
JPH04249359A (en) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | Substrate bias generator |
US5191235A (en) * | 1991-01-29 | 1993-03-02 | Nec Corporation | Semiconductor integrated circuit device having substrate potential detection circuit |
JPH05122925A (en) * | 1991-10-25 | 1993-05-18 | Nec Corp | Circuit for generating bias voltage of substrate |
US5999009A (en) * | 1997-03-07 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area |
KR100557981B1 (en) * | 1999-02-05 | 2006-03-07 | 주식회사 하이닉스반도체 | Substrate voltage generator |
KR100706834B1 (en) | 2005-12-26 | 2007-04-13 | 주식회사 하이닉스반도체 | Circuit for controlling substrate bias voltage in semiconductor memory apparatus |
-
1987
- 1987-03-13 JP JP62059811A patent/JPS63224665A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02126666A (en) * | 1988-11-07 | 1990-05-15 | Sanyo Electric Co Ltd | Generation circuit of substrate bias voltage |
US5191235A (en) * | 1991-01-29 | 1993-03-02 | Nec Corporation | Semiconductor integrated circuit device having substrate potential detection circuit |
JPH04249359A (en) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | Substrate bias generator |
JPH05122925A (en) * | 1991-10-25 | 1993-05-18 | Nec Corp | Circuit for generating bias voltage of substrate |
US5999009A (en) * | 1997-03-07 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area |
KR100557981B1 (en) * | 1999-02-05 | 2006-03-07 | 주식회사 하이닉스반도체 | Substrate voltage generator |
KR100706834B1 (en) | 2005-12-26 | 2007-04-13 | 주식회사 하이닉스반도체 | Circuit for controlling substrate bias voltage in semiconductor memory apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635776A (en) | Charge pump voltage converter | |
US5493249A (en) | System powered with inter-coupled charge pumps | |
US6121822A (en) | Charge pump circuit for generating a substrated bias | |
US5113088A (en) | Substrate bias generating circuitry stable against source voltage changes | |
US4074148A (en) | Address buffer circuit in semiconductor memory | |
US6239650B1 (en) | Low power substrate bias circuit | |
JPH0828965B2 (en) | Voltage conversion circuit | |
KR100234713B1 (en) | Substrate voltage generator circuit for semiconductor memory device | |
US4019178A (en) | CMOS drive system for liquid crystal display units | |
JPS63224665A (en) | Generating circuit for substrate voltage | |
KR100478866B1 (en) | Low power oscillator | |
US7492647B2 (en) | Voltage generation circuit and semiconductor memory device including the same | |
US6285241B1 (en) | Internal voltage boosting circuit | |
JP3315286B2 (en) | Pulse voltage doubler circuit | |
JP2006025241A (en) | Voltage level conversion circuit | |
KR970023357A (en) | Substrate Voltage Supply Control Circuit of Memory | |
US5587956A (en) | Semiconductor memory device having function of generating boosted potential | |
JP2000134047A (en) | Signal level conversion circuit | |
US20030222701A1 (en) | Level shifter having plurality of outputs | |
JP2001044819A (en) | High-voltage output inverter | |
JP2601978B2 (en) | CMOS receiver circuit for converting TTL input signal level | |
US20240097564A1 (en) | Charge pump circuit and drive device | |
JPS62120122A (en) | Reference voltage generating circuit | |
KR100518240B1 (en) | Circuit for generating substrate voltage of semiconductor memory | |
JPH0620177B2 (en) | Internal bias generation circuit for semiconductor device |