JPS6322107B2 - - Google Patents
Info
- Publication number
- JPS6322107B2 JPS6322107B2 JP54151231A JP15123179A JPS6322107B2 JP S6322107 B2 JPS6322107 B2 JP S6322107B2 JP 54151231 A JP54151231 A JP 54151231A JP 15123179 A JP15123179 A JP 15123179A JP S6322107 B2 JPS6322107 B2 JP S6322107B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- length
- address
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 39
- 238000001514 detection method Methods 0.000 claims description 12
- 238000005259 measurement Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000001186 cumulative effect Effects 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/241—Testing correct operation using pseudo-errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、データ伝送系におけるデータ伝送品
質の評価を行うためのデータ伝送特性測定装置に
関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission characteristic measuring device for evaluating data transmission quality in a data transmission system.
例えば、デジタル・データすなわち符号化され
た情報の品質は最終的に誤り率で評価されるの
で、上記デジタル・データの伝送を行うデジタ
ル・データ伝送系の伝送特性も誤り率にて規定さ
れている。従来、デジタル・データ伝送系の誤り
率を測定するには、所定の測定時間中に伝送され
たデータについて、エラーの発生長さの長短にか
かわらず１ビツトのデータ毎に正誤を判定して、
そのエラーの発生回数を積算することにより、エ
ラーの発生長さの累積長さを求め、上記測定時間
中に伝送されたデータの総ビツト数に対する上記
累積エラー発生長さの割合すなわち平均のビツト
誤り率を算出するような誤り率測定装置が用いら
れている。 For example, since the quality of digital data, that is, encoded information, is ultimately evaluated by the error rate, the transmission characteristics of the digital data transmission system that transmits the digital data are also specified by the error rate. . Conventionally, in order to measure the error rate of a digital data transmission system, it is necessary to determine whether each bit of data transmitted during a predetermined measurement time is correct or incorrect, regardless of the length of the error occurrence.
By adding up the number of times these errors occur, the cumulative length of error occurrence is calculated, and the ratio of the cumulative length of error occurrence to the total number of bits of data transmitted during the measurement time, that is, the average bit error. An error rate measuring device is used to calculate the error rate.
ところで、上述の如き従来の誤り率測定装置に
よる測定結果では、単一ビツト・エラー等の比較
的に短い長さのランダム・エラーしか発生しない
伝送特性の良好なデジタル・データ伝送系につい
ての伝送特性の評価を行うことができるものの、
磁気記録再生装置等のように長いエラーも比較的
に多く発生するような伝送特性について十分な評
価を行うことができない。すなわち、従来の誤り
率測定装置では、所定の測定時間t1〜to中にどれ
だけのビツトが誤つたかを単に測定しているだけ
なので、例えば第１図に示すようにエラー発生回
数ρ1（ｔ）が略均一なデータ伝送系と、第２図に
示すようにエラー発生回数ρ2（ｔ）がある時間に
集中的に大きくなつているようなデータ伝送系と
の各エラー発生長さが
to
〓t=t1
ρ1（ｔ）to
〓t=t1
ρ2（ｔ）
にて求められ、本来異なる伝送特性であるにもか
かわらず、等しい誤り率を算出するような測定が
行われてしまう。 By the way, the measurement results using the conventional error rate measuring device as described above show that the transmission characteristics of a digital data transmission system with good transmission characteristics in which only relatively short-length random errors such as single bit errors occur are not shown. Although it is possible to evaluate
It is not possible to sufficiently evaluate the transmission characteristics of magnetic recording and reproducing devices, where long errors occur relatively often. In other words, the conventional error rate measuring device simply measures how many bits are erroneous during a predetermined measurement time t1 to t0 , so for example, as shown in Fig. 1, the number of error occurrences ρ 1 (t) is approximately uniform, and a data transmission system in which the number of error occurrences ρ 2 (t) increases intensively at a certain time as shown in Figure 2. is obtained from to 〓 t=t1 ρ 1 (t) to 〓 t=t1 ρ 2 (t), and measurements are performed to calculate the same error rate despite the originally different transmission characteristics. I end up.
上述の如きエラーがある時間に集中的に発生す
るようなデータ伝送系例えば磁気テープの損傷等
によるデータ信号のドロツプアウトを含み易い磁
気記録再生系では、短い測定時間Ｔ毎にエラーの
発生状況を分析すれば、上記第２図中に示すよう
に誤り率の小さな時間t1〜t5および時間t8〜t12と
誤り率の極端に大きな時間t5〜t8とを判別して、
ドロツプアウトにより誤り率が大きくなつている
上記時間t5〜t8を求めるとともに、この時間t5〜
t8の測定データを除いて誤り率を算出すれば、上
記データ伝送系の伝送特性をより適確に評価でき
る。 In a data transmission system where the above-mentioned errors occur intensively at a certain time, for example, in a magnetic recording/reproducing system which is prone to data signal dropouts due to damage to the magnetic tape, etc., it is necessary to analyze the occurrence of errors at each short measurement time T. Then, as shown in FIG. 2 above, distinguish between times t 1 to t 5 and times t 8 to t 12 where the error rate is small and times t 5 to t 8 where the error rate is extremely large,
In addition to finding the above-mentioned time t 5 to t 8 during which the error rate increases due to dropout, this time t 5 to
If the error rate is calculated excluding the measurement data at t8 , the transmission characteristics of the data transmission system can be evaluated more accurately.
そこで、本発明は、上述の如き従来の問題点に
鑑み、被測定データ伝送系を介した伝送データが
入力され、その伝送データに１または連続するエ
ラーが発生する毎にその１または連続するエラー
のエラー長を検出し、そのエラー長をエラー長デ
ータとして出力するエラー検出手段と、アドレ
ス・データによつて指定されるアドレス領域のデ
ータ読み出しおよびデータ書き込みがなされ、上
記エラー長データが上記アドレス・データとして
供給される記憶手段と、この記憶手段の上記供給
されたアドレス・データによつて指定されるアド
レス領域から読み出されたデータの値に１単位の
値を加算して加算データ値を出力し、上記記憶手
段に供給するようにした加算手段とを備え、エラ
ー分布特性を上記記憶手段に得られるようにした
ことを特徴とすることによつて、デジタル・デー
タ伝送系におけるエラー発生状況をエラー発生長
さとエラー発生回数とで示されるエラー分布特性
にて表わすようなデータの得られるようにした新
規な構成の測定装置を提供するものである。 Therefore, in view of the conventional problems as described above, the present invention provides that transmission data via a data transmission system under test is input, and each time one or a series of errors occur in the transmission data, that one or the series of errors occurs. Error detection means detects the error length of the address area and outputs the error length as error length data, and data reading and data writing are performed in the address area specified by the address data, and the error length data is transferred to the address area specified by the address data. A value of 1 unit is added to the value of the data read from the address area specified by the storage means supplied as data and the address data of the storage means supplied above, and the added data value is output. and an addition means configured to supply the data to the storage means, so that error distribution characteristics can be obtained in the storage means, thereby making it possible to detect error occurrence conditions in a digital data transmission system. The object of the present invention is to provide a measuring device with a novel configuration that can obtain data expressed by error distribution characteristics represented by the length of error occurrence and the number of times of error occurrence.
以下、本発明について一実施例を示す図面に従
い詳細に説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings showing one embodiment.
第３図のブロツク図に示す実施例は、デジタ
ル・データ伝送系としてデジタル磁気記録・再生
システム１の伝送特性の評価を行うためのデータ
伝送特性測定装置２に本発明を適用したものであ
る。この実施例において、磁気記録再生システム
１は、疑似ランダム信号がデータ信号として磁気
テープにデジタル記録されており、該磁気テープ
からの再生データ信号をエラー検出回路３に供給
する。上記エラー検出回路３は、リフアレンスメ
モリ４から上記再生データ信号のクロツクと同じ
速さで１ビツトずつ順次に読出されるリフアレン
ス信号と上記再生データ信号とを１ビツト毎に比
較して正誤の判定を行つて、エラー検出信号を出
力する。なお、上記リフアレンスメモリ４は、例
えばランダムアクセスメモリから成り、上記磁気
テープにデジタル記録したデータ信号と同一の情
報内容のリフアレンス信号が予め書込まれてい
る。 In the embodiment shown in the block diagram of FIG. 3, the present invention is applied to a data transmission characteristic measuring device 2 for evaluating the transmission characteristics of a digital magnetic recording/reproducing system 1 as a digital data transmission system. In this embodiment, the magnetic recording and reproducing system 1 has a pseudorandom signal digitally recorded as a data signal on a magnetic tape, and supplies a reproduced data signal from the magnetic tape to an error detection circuit 3. The error detection circuit 3 compares the reference signal, which is sequentially read bit by bit from the reference memory 4 at the same speed as the clock of the reproduced data signal, with the reproduced data signal bit by bit, and determines whether the signal is correct or incorrect. and outputs an error detection signal. The reference memory 4 is made of, for example, a random access memory, and has previously written therein a reference signal having the same information content as the data signal digitally recorded on the magnetic tape.
上記エラー検出回路３からのエラー検出信号は
第１のカウンタ回路５に供給されている。この第
１のカウンタ回路５は、上記エラー検出回路３か
ら連続してエラー検出信号が供給され続ける間中
加算動作を行つて、該エラー検出信号の供給が中
断される毎にエラー発生長さのデータを示す例え
ば16ビツトの計数出力信号を、アドレス信号とし
てグラフメモリ６のアドレス入力端子に供給す
る。なお、上記第１のカウンタ回路５は、エラー
検出信号の供給が中断されてから再び供給された
ときには、「０」から加算動作を行うようになつ
ているとともに、上記計数出力信号を第２のカウ
ンタ回路７にも供給している。この第２のカウン
タ回路７は、上記計数出力信号にて与えられるエ
ラー発生長さのデータを順次に積算して累積エラ
ー発生長さを算出するとともに、該計数出力信号
が供給される毎に１カウントの加算動作を行うこ
とによりエラー発生回数の総計を算出している。
この場合、上記第２のカウンタ回路７は、所定の
単位測定時間毎にクリアされる。 The error detection signal from the error detection circuit 3 is supplied to the first counter circuit 5. This first counter circuit 5 performs an addition operation while the error detection signal is continuously supplied from the error detection circuit 3, and calculates the length of the error occurrence every time the supply of the error detection signal is interrupted. For example, a 16-bit count output signal indicating data is supplied to the address input terminal of the graph memory 6 as an address signal. The first counter circuit 5 is designed to perform an addition operation from "0" when the error detection signal is supplied again after being interrupted, and also converts the counting output signal to the second counter circuit 5. It is also supplied to the counter circuit 7. This second counter circuit 7 calculates the cumulative error occurrence length by sequentially integrating the data of the error occurrence length given by the counting output signal, and also calculates the cumulative error occurrence length by adding up the error occurrence length data given by the counting output signal. The total number of error occurrences is calculated by performing a count addition operation.
In this case, the second counter circuit 7 is cleared every predetermined unit measurement time.
また、上記第１のカウンタ回路５からの計数出
力信号がアドレス信号として供給されているグラ
フメモリ６は、上記アドレス信号が供給される毎
に、該アドレス信号にて指定される記憶場所のデ
ータ信号が読出されて１カウント加算器８にて該
データ信号に１カウントだけ加算されて、再び元
の記憶場所に書込まれる。なお、このグラフメモ
リ６は、測定の開始時に全てのデータがクリアさ
れてから上記アドレス信号にて指定される記憶場
所のデータ信号について１カウントずつの加算が
行われる。すなわち、上記グラフメモリ６には、
上記第１のカウント回路５からの計数出力信号に
て示されるエラー発生長さにて指定される記憶場
所に、該エラー発生長さのエラーの発生回数が書
込まれることになる。従つて、測定終了後に上記
グラフメモリ６に書込まれている情報内容を、１
番地から順次に読出せば、エラー発生長さとエラ
ー発生回数とで示されるエラー分布特性を示すグ
ラフを得ることができる。 Furthermore, the graph memory 6 to which the count output signal from the first counter circuit 5 is supplied as an address signal receives a data signal at the storage location specified by the address signal every time the address signal is supplied. is read out, one count is added to the data signal by one count adder 8, and the data signal is written back to the original memory location. Note that in this graph memory 6, after all data is cleared at the start of measurement, one count is added to the data signal of the storage location specified by the address signal. That is, in the graph memory 6,
The number of occurrences of an error of the error occurrence length is written in the storage location specified by the error occurrence length indicated by the count output signal from the first counting circuit 5. Therefore, the information content written in the graph memory 6 after the measurement is completed is 1
By sequentially reading data starting from the address, a graph showing the error distribution characteristic represented by the length of error occurrence and the number of times of error occurrence can be obtained.
上述の如き実施例により測定されたエラーに関
する諸特性を以下に説明する。 Various characteristics related to errors measured by the embodiments described above will be described below.
すなわち、第４図Ａは、30秒を測定単位とした
ときの、単位測定時間毎に上記第２のカンウタ回
路７に得られる累積エラー発生長さを「誤り率／
時間特性」として示しており、第４図Ｂは同じく
単位測定時間毎に上記第２のカンウタ回路７に得
られるエラー発生回数の総計で上記累積エラー発
生長さを割り算することによつて得られる「平均
エラー発生長さ／時間特性」を示している。さら
に、上記第４図Ａおよび第４図Ｂに示された時点
Ａにおけるグラフメモリ６の記憶内容、すなわち
「エラー発生回数／エラー発生長さ特性」として
の「エラー分布特性」を第４図Ｃに示し、また、
上記第４図Ａおよび第４図Ｂに示された時点Ｂに
おけるグラフメモリ６の記憶内容、すなわちエラ
ー発生回数／エラー発生長さ特性」としての「エ
ラー分布特性」を第４図Ｄに示している。一般
に、データ伝送系におけるエラー発生長さとエラ
ー発生回数とは、第５図に示すような関係を有し
ているので、各測定時間毎に得られる上述の第４
図Ｃや第４図Ｄの如きエラー分布図と標準のエラ
ー分布図とを比較することにより、被測定データ
伝送系の伝送特性の評価を行うことができる。 That is, FIG. 4A shows the cumulative error length obtained by the second counter circuit 7 for each unit measurement time when 30 seconds is the measurement unit.
4B is similarly obtained by dividing the cumulative error occurrence length by the total number of error occurrences obtained by the second counter circuit 7 for each unit measurement time. It shows "average error occurrence length/time characteristics". Furthermore, the stored contents of the graph memory 6 at time A shown in FIGS. 4A and 4B, that is, the "error distribution characteristics" as "number of error occurrences/error occurrence length characteristics" are shown in FIG. 4C. and also,
The stored contents of the graph memory 6 at time B shown in FIGS. 4A and 4B above, that is, the "error distribution characteristic" as the error occurrence count/error occurrence length characteristic are shown in FIG. 4D. There is. Generally, the length of error occurrence and the number of error occurrences in a data transmission system have a relationship as shown in Figure 5.
By comparing error distribution diagrams such as those shown in Figures C and 4D with standard error distribution diagrams, the transmission characteristics of the data transmission system under test can be evaluated.
上述の如く本発明によれば、データ伝送系にお
けるエラー分布図が各測定時間毎に得られるの
で、磁気記録再生装置等のエラー発生長さの長い
データ伝送系であつても、その伝送特性について
十分な評価を行うことができ、所期の目的を十分
に達成できる。 As described above, according to the present invention, an error distribution diagram in a data transmission system can be obtained for each measurement time, so even if the data transmission system has a long error occurrence length, such as a magnetic recording/reproducing device, it is possible to obtain information about the transmission characteristics of the data transmission system. It is possible to perform sufficient evaluation and fully achieve the intended purpose.
第１図は伝送特性の良好なデータ伝送系におけ
るエラーの発生状況を示す特性図である。第２図
は伝送特性の悪いデータ伝送系におけるエラーの
発生状況を示す特性図である。第３図は、本発明
の一実施例の構成を示すブロツク図である。第４
図Ａないし第４図Ｄは上記実施例による測定結果
を示す特性図であり、第４図Ａは誤り率を示し、
第４図Ｂは平均エラー発生長さを示し、第４図Ｃ
および第４図Ｄはエラー分布を示している。第５
図は標準的なエラー分布図である。
１……デジタル磁気記録再生装置、２……デー
タ伝送特性測定装置、３……エラー検出回路、４
……リフアレンスメモリ、５，７，８……カウン
タ、６……グラフメモリ。
FIG. 1 is a characteristic diagram showing how errors occur in a data transmission system with good transmission characteristics. FIG. 2 is a characteristic diagram showing how errors occur in a data transmission system with poor transmission characteristics. FIG. 3 is a block diagram showing the configuration of one embodiment of the present invention. Fourth
Figures A to 4D are characteristic diagrams showing the measurement results according to the above embodiment, and Figure 4A shows the error rate;
Figure 4B shows the average length of error occurrence; Figure 4C
and FIG. 4D shows the error distribution. Fifth
The figure is a standard error distribution diagram. DESCRIPTION OF SYMBOLS 1... Digital magnetic recording/reproducing device, 2... Data transmission characteristic measuring device, 3... Error detection circuit, 4
...Reference memory, 5, 7, 8...Counter, 6...Graph memory.
Claims (1)
力され、その伝送データに１または連続するエラ
ーが発生する毎にその１または連続するエラーの
エラー長を検出し、そのエラー長をエラー長デー
タとして出力するエラー検出手段と、アドレス・
データによつて指定されるアドレス領域のデータ
読み出しおよびデータ書き込みがなされ、上記エ
ラー長データが上記アドレス・データとして供給
される記憶手段と、この記憶手段の上記供給され
たアドレス・データによつて指定されるアドレス
領域から読み出されたデータの値に１単位の値を
加算して加算データ値を出力し、上記記憶手段に
供給するようにした加算手段とを備え、エラー分
布特性を上記記憶手段に得られるようにしたこと
を特徴とするデータ伝送特性測定装置。1 Transmission data via the data transmission system under test is input, and each time one or consecutive errors occur in the transmission data, detect the error length of that one or consecutive errors, and use the error length as error length data. Error detection means to output and address/
A storage means for reading and writing data in an address area specified by the data, and to which the error length data is supplied as the address data, and a storage means specified by the supplied address data of the storage means. an addition means configured to add one unit value to the value of data read from the address area to be read, output an added data value, and supply the added data value to the storage means, and the error distribution characteristic is stored in the storage means. A data transmission characteristic measuring device characterized in that the data transmission characteristics can be obtained.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15123179A JPS5673938A (en) | 1979-11-21 | 1979-11-21 | Measuring device for data transmission characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15123179A JPS5673938A (en) | 1979-11-21 | 1979-11-21 | Measuring device for data transmission characteristic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5673938A JPS5673938A (en) | 1981-06-19 |
| JPS6322107B2 true JPS6322107B2 (en) | 1988-05-10 |
Family
ID=15514101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15123179A Granted JPS5673938A (en) | 1979-11-21 | 1979-11-21 | Measuring device for data transmission characteristic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5673938A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019135511A1 (en) * | 2018-01-08 | 2019-07-11 | 삼성전자주식회사 | Electronic device and control method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576975B2 (en) * | 1986-10-31 | 1997-01-29 | 日本電信電話株式会社 | Bit error distribution measuring device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53115254A (en) * | 1977-03-17 | 1978-10-07 | Nec Corp | Bit error rate measuring instrument |
-
1979
- 1979-11-21 JP JP15123179A patent/JPS5673938A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53115254A (en) * | 1977-03-17 | 1978-10-07 | Nec Corp | Bit error rate measuring instrument |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019135511A1 (en) * | 2018-01-08 | 2019-07-11 | 삼성전자주식회사 | Electronic device and control method thereof |
| KR20190084421A (en) * | 2018-01-08 | 2019-07-17 | 삼성전자주식회사 | Electronic device and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5673938A (en) | 1981-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6192475A (en) | Asymmetrical timing measuring method for magnetic memory | |
| JPS6322107B2 (en) | ||
| KR890002871A (en) | Digital signal reproducing device | |
| US20060103961A1 (en) | Digital recording and reproducing apparatus, recording medium used therefor, and error factor estimating method and error factor estimating system thereof | |
| US5822331A (en) | Bit error measuring apparatus | |
| US4449154A (en) | Sampling time control circuit for use in an audio cassette tape data processor | |
| JPS59113511A (en) | Digital magnetic recording device | |
| JPS6322108B2 (en) | ||
| JPS59144013A (en) | Error measuring device of multi-track recorder | |
| JP4123422B2 (en) | Time measuring device | |
| SU698052A1 (en) | Device for checking the fidelity of magnetic recording of primary information | |
| JP2902835B2 (en) | Information recording / reproducing device | |
| KR100243504B1 (en) | Measuring method for real time bit error rate using high density digital recording/reproducing apparatus | |
| JPS6128191B2 (en) | ||
| SU1016829A1 (en) | Device for checking digital data recording and reproduction validity | |
| JPH04138319A (en) | Measuring apparatus for gas concentration and the like | |
| JPS61123066A (en) | Testing method of magnetic tape device | |
| JP2762489B2 (en) | Test method of magnetic disk | |
| JPS5925407B2 (en) | Pulse number counting device | |
| JPH0887838A (en) | Bit error measuring unit | |
| JPH11144244A (en) | Data processing method for inspection of magnetic disk medium | |
| JPS6236269B2 (en) | ||
| JPS58200483A (en) | Method for testing magnetic bubble memory element | |
| JPH1050003A (en) | Digital signal recording and reproducing device | |
| JPS63124209A (en) | Inspecting method for characteristics of magnetic head |